DE102019101999B4 - Halbleitervorrichtung mit mehreren polaritätsgruppen - Google Patents

Halbleitervorrichtung mit mehreren polaritätsgruppen Download PDF

Info

Publication number
DE102019101999B4
DE102019101999B4 DE102019101999.0A DE102019101999A DE102019101999B4 DE 102019101999 B4 DE102019101999 B4 DE 102019101999B4 DE 102019101999 A DE102019101999 A DE 102019101999A DE 102019101999 B4 DE102019101999 B4 DE 102019101999B4
Authority
DE
Germany
Prior art keywords
conductive
vias
bumps
semiconductor device
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019101999.0A
Other languages
English (en)
Other versions
DE102019101999A1 (de
Inventor
Ying-Cheng Tseng
Yu-Chih Huang
Chih-Hsuan Tai
Ting-Ting KUO
Chi-Hui Lai
Ban-Li Wu
Chiahung Liu
Hao-Yi Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/215,325 external-priority patent/US10861841B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019101999A1 publication Critical patent/DE102019101999A1/de
Application granted granted Critical
Publication of DE102019101999B4 publication Critical patent/DE102019101999B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/013—Thick-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

Halbleitervorrichtung (100; 100A, 100B; 400), die Folgendes umfasst:passive elektrische Komponenten (103) in einem Substrat (101); undeine Interconnect-Struktur (110) über den passiven elektrischen Komponenten (103), wobei leitfähige Strukturelemente (107, 111, 115, 119, 121G, 121P) der Interconnect-Struktur (110) elektrisch mit den passiven elektrischen Komponenten (103) gekoppelt sind, wobei die leitfähigen Strukturelemente (107, 111, 115, 119, 121G, 121P) der Interconnect-Struktur (110) Folgendes umfassen:eine erste leitfähige Leitung (115) über dem Substrat (101);einen leitfähigen Höcker (121G, 121P) über der ersten leitfähigen Leitung (115), wobei der leitfähige Höcker (121G, 121P) in einer Draufsicht eine erste längliche Form hat und vollständig innerhalb von Grenzen der ersten leitfähigen Leitung (115) angeordnet ist; undeine erste Durchkontaktierung (119) zwischen der ersten leitfähigen Leitung (115) und dem leitfähigen Höcker (121G, 121P), wobei die erste Durchkontaktierung (119) elektrisch mit der ersten leitfähigen Leitung (115) und dem leitfähigen Höcker (121G, 121P) verbunden ist, wobei die erste Durchkontaktierung (119) in der Draufsicht eine zweite längliche Form hat und vollständig innerhalb von Grenzen der leitfähigen Höcker (121G, 121P) angeordnet ist,wobei die erste Durchkontaktierung (119) in der Draufsicht eine Fläche hat, die zwischen etwa 50 % und etwa 90 % einer Fläche des leitfähigen Höckers (121G, 121P) beträgt.

Description

  • HINTERGRUND
  • Die Halbleiter-Industrie hat aufgrund ständiger Verbesserungen bei der Erhöhung der Integrationsdichte einer Vielzahl verschiedener elektronischer Komponenten (zum Beispiel Transistoren, Dioden, Widerstände, Kondensatoren usw.) ein schnelles Wachstum erfahren. Größtenteils ist diese Verbesserung der Integrationsdichte auf eine wiederholte Reduzierung der Mindestgröße der Strukturelemente zurückzuführen, wodurch mehr Komponenten innerhalb einer bestimmten Fläche integriert werden können. In dem Maße, wie in der jüngeren Vergangenheit die Nachfrage nach immer kleineren elektronischen Geräten zugenommen hat, hat sich die Notwendigkeit immer kleinerer und kreativerer Packaging-Techniken von Halbleiter-Dies herausgebildet.
  • Ein Beispiel dieser Packaging-Technologien ist die integrierte Fan-out (InFO)-Package-Technologie. In einem InFO-Package ist ein Die in ein Vergussmaterial eingebettet. Eine Umverteilungsstruktur wird auf einer ersten Seite des Dies ausgebildet und wird elektrisch mit dem Die gekoppelt. Die Umverteilungsstruktur erstreckt sich über seitliche Erstreckungen des Dies hinaus. Elektrisch leitfähige Strukturelemente der Umverteilungsstruktur, wie zum Beispiel leitfähige Leitungen oder leitfähige Kontaktpads, erlauben eine elektrische Verbindung mit dem Die an Positionen, die jenseits der Grenzen des Dies liegen.
  • Integrierte passive Vorrichtungen (Integrated Passive Devices, IPDs) und Technologien erfreuen sich seit kurzem zunehmender Beliebtheit. Eine breite Vielfalt verschiedener passiver Bauelemente, wie zum Beispiel Kondensatoren, Widerstände, Induktionsspulen, Baluns, Koppler, Splitter, Filter oder Diplexer, können in einem IPD integriert werden. Aufgrund des hohen Integrationsgrades können IDPs eine signifikante Verringerung des Platzbedarfs beispielsweise im Vergleich zu oberflächenmontierten Vorrichtungen (SMDs) erreichen. Gleichzeitig können IPDs signifikante Kostensenkungen und Leistungsverbesserungen gegenüber SMDs realisieren.
  • DE 10 2015 113185 A1 beschreibt eine Gehäusestruktur mit einem integrierten Schaltungs-Die, der in ein Verkapselungsmaterial eingebettet ist, und einer Umverteilungsstruktur auf dem Verkapselungsmaterial. Die Umverteilungsstruktur umfasst eine Metallisierungsschicht distal von dem Kapselungsmaterial und dem integrierten Schaltungs-Die und eine dielektrische Schicht distal von dem Kapselungsmaterial und dem integrierten Schaltungs-Die und auf der Metallisierungsschicht. Die Gehäusestruktur umfasst auch eine erste Unter-Metallisierungsstruktur auf der dielektrischen Schicht und ein SMD/ IPD, das an der ersten Unter-Metallisierungsstruktur angebracht ist. Die erste Unter-Metallisierungsstruktur umfasst Abschnitte, die sich durch eine jeweilige Öffnung der dielektrischen Schicht hin zu der Metallisierungsstruktur erstrecken. Die Öffnungen sind physisch voneinander getrennt.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den beiliegenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Merkmale können vielmehr beliebig vergrößert oder verkleinert werden, um die Besprechung besser verständlich zu machen.
    • 1A-1D veranschaulichen verschiedene Ansichten eines Abschnitts einer Halbleitervorrichtung gemäß einer Ausführungsform.
    • 2A veranschaulicht eine Draufsicht einer Halbleitervorrichtung in einer Ausführungsform.
    • 2B veranschaulicht eine vergrößerte Ansicht eines Abschnitts der Halbleitervorrichtung von 2A.
    • 3A veranschaulicht mehrere Strompfade einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • 3B veranschaulicht eine schematische Ansicht von sechs Induktionsspulen, die parallel geschaltet sind.
    • 4 veranschaulicht eine Draufsicht einer Halbleitervorrichtung gemäß einer Ausführungsform.
    • 5 veranschaulicht eine Querschnittsansicht eines Halbleiter-Package gemäß einigen Ausführungsformen.
    • 6 veranschaulicht ein Flussdiagramm eines Verfahrens zum Bilden einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die Erfindung ist durch den Gegenstand der unabhängigen Ansprüche gegeben. Die abhängigen Ansprüche definieren besondere Ausführungsformen der Erfindung. Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Konkrete Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele, und sie sollen nicht einschränkend sein. Zum Beispiel kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Merkmale in direktem Kontakt ausgebildet werden, und können auch Ausführungsformen enthalten, bei denen weitere Merkmale zwischen den ersten und zweiten Merkmalen ausgebildet sein können, so dass die ersten und zweiten Merkmale möglicherweise nicht in direktem Kontakt stehen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „darunterliegend“, „unter“, „unterer“, „darüberliegend“, „oberer“ und dergleichen im vorliegenden Text zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmalen, wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen verschiedene Ausrichtungen des Bauelements im Gebrauch oder Betrieb neben der in den Figuren gezeigten Ausrichtung umfassen. Die Vorrichtung kann auch anders ausgerichtet sein (um 90 Grad gedreht, oder sonstige Ausrichtungen), und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden. In der gesamten Beschreibung im vorliegenden Text, sofern nicht anders angegeben, beziehen sich gleiche Bezugszahlen auf gleiche Elemente.
  • In einer Ausführungsform enthält eine integrierte passive Vorrichtung (IPD) passive elektrische Komponenten (zum Beispiel Kondensatoren), die in einem Substrat der IPD ausgebildet sind, und eine Interconnect-Struktur über, und in elektrischer Kopplung mit, den passiven elektrischen Komponenten. Die Interconnect-Struktur umfasst leitfähige Leitungen, Durchkontaktierungen und leitfähige Höcker. In einigen Ausführungsformen enthalten die leitfähigen Höcker der IPD drei oder mehr Polaritätsgruppen, wobei jede Polaritätsgruppe leitfähige Höcker enthält, die dafür konfiguriert sind, mit derselben Polarität (zum Beispiel mit einer Versorgungsspannung, wie zum Beispiel +5 V, oder einer Bezugsspannung, wie zum Beispiel der elektrischen Erde) einer Stromversorgung gekoppelt zu werden. Indem drei oder mehr Polaritätsgruppen vorhanden sind, wird die äquivalente Reiheninduktivität (Equivalent Series Inductance, ESL) der IPD reduziert. In einigen Ausführungsformen sind Durchkontaktierungen in einer obersten Durchkontaktierungsschicht der Interconnect-Struktur mit den leitfähigen Höckern verbunden, und eine Fläche (zum Beispiel eine Querschnittsfläche) der Durchkontaktierungen beträgt zwischen etwa 50 % und etwa 90 % einer Fläche (zum Beispiel einer Querschnittsfläche) der leitfähigen Höcker. Durch das Vorhandensein großer Durchkontaktierungen in der obersten Durchkontaktierungsschicht wird der äquivalente Reihenwiderstand (Equivalent Series Resistance, ESR) der IPD reduziert.
  • 1A bis 1D veranschaulichen verschiedene Ansichten (zum Beispiel Querschnittsansichten und Draufsichten) eines Abschnitts einer Halbleitervorrichtung 100 gemäß einigen Ausführungsformen. Genauer gesagt, veranschaulicht 1A eine Querschnittsansicht der Halbleitervorrichtung 100 entlang dem Querschnitt B-B in 1B, und 1B veranschaulicht eine Draufsicht der Halbleitervorrichtung 100 entlang des Querschnitts A-A in 1A. 1C veranschaulicht eine Draufsicht der Halbleitervorrichtung 100 entlang des Querschnitts C-C in 1A in einer Ausführungsform. 1D veranschaulicht eine Draufsicht der Halbleitervorrichtung 100 entlang des Querschnitts C-C in 1A in einer weiteren Ausführungsform. Es ist zu beachten, dass, da die 1A-1D einen Abschnitt der Halbleitervorrichtung 100 veranschaulichen, die Halbleitervorrichtung 100 zusätzliche Elemente (zum Beispiel 103,121) haben kann, die in Bereichen jenseits des veranschaulichten Abschnitts angeordnet sind.
  • Die Halbleitervorrichtung 100 kann eine integrierte passive Vorrichtung (IPD) mit einem Array elektrischer Komponenten 103 sein, wie zum Beispiel Kondensatoren, die in die Halbleitervorrichtung 100 integriert sind. Darum kann die Halbleitervorrichtung 100 auch als eine IPD bezeichnet werden. Die folgende Besprechung verwendet Kondensatoren als Beispiele der passiven elektrischen Komponenten (zum Beispiel 103), die in die Halbleitervorrichtung 100 integriert sind. Das Prinzip der vorliegenden Offenbarung kann ebenfalls auf IPDs mit anderen Arten passiver elektrischer Komponenten, wie zum Beispiel Widerstände, Induktionsspulen und dergleichen, angewendet werden.
  • Wie in 1A veranschaulicht, enthält die Halbleitervorrichtung 100 elektrische Komponenten 103, die in oder auf einem Substrat 101 ausgebildet sind. Eine Interconnect-Struktur 110, die elektrisch leitfähige Strukturelemente wie zum Beispiel leitfähige Leitungen (zum Beispiel 107, 115) und Durchkontaktierungen (zum Beispiel 111, 119) enthält, die in mehreren dielektrischen Schichten (zum Beispiel 105, 109, 113 und 117) ausgebildet sind, wird über den elektrischen Komponenten 103 und über dem Substrat 101 ausgebildet. Die Interconnect-Struktur 110 enthält außerdem leitfähige Höcker 121 (zum Beispiel 121P/121G). Die Interconnect-Struktur 110 ist elektrisch mit den elektrischen Komponenten 103 gekoppelt. Wie in 1A veranschaulicht, werden die leitfähigen Höcker 121 (zum Beispiel 121P, 121G) über, und in elektrischer Kopplung mit, einer obersten Schicht der Durchkontaktierungen 119 der Interconnect-Struktur 110 gebildet. Lotregionen 123, die optional sein können, werden über den leitfähigen Höckern 121 gebildet.
  • Das Substrat 101 kann aus einem Halbleitermaterial wie zum Beispiel Silizium, dotiert oder undotiert, oder einer aktiven Schicht eines Halbleiter-auf-Isolator (SOI)-Substrats gebildet werden. Das Substrat 101 kann andere Halbleitermaterialien enthalten, wie zum Beispiel Germanium; einen Verbundhalbleiter, einschließlich Siliziumcarbid, Gallium-Arsen, Gallium-Phosphid, Gallium-Nitrid, Indium-Phosphid, Indium-Arsenid und/oder Indium-Antimonid; einen Legierungshalbleiter, einschließlich SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon. Andere Substrate, wie zum Beispiel Mehrschicht- oder Gradientensubstrate, können ebenfalls verwendet werden.
  • In 1A werden elektrische Komponenten 103, wie zum Beispiel passive elektrische Komponenten, in oder auf dem Substrat 101 unter Verwendung geeigneter Fertigungstechniken gebildet. In den veranschaulichten Ausführungsformen sind die elektrischen Komponenten 103 Kondensatoren, und jeder der Kondensatoren hat zwei Kontaktpads 102 (zum Beispiel 102G, 102P), die als die zwei Anschlüsse des Kondensators dienen. Jede der elektrischen Komponenten 103 kann ein Substrat und eine oder mehrere dielektrische Schichten über dem Substrat umfassen. Die Kontaktpads 102 repräsentieren Kontakte für eine elektrische Verbindung mit der elektrischen Komponente 103. Das Kontaktpad 102 kann Aluminium umfassen, aber auch andere Materialien, wie zum Beispiel Kupfer, können alternativ verwendet werden. Die Kontaktpads 102 jeder elektrischen Komponente 103 (zum Beispiel Kondensatoren) sind dafür konfiguriert, elektrisch mit zwei verschiedenen Polaritäten einer Stromversorgung gekoppelt zu werden. Zum Beispiel können die Kontaktpads 102P dafür konfiguriert sein, mit einer Versorgungsspannung gekoppelt zu werden, wie zum Beispiel +5 V oder +3 V, und das Kontaktpad 102G kann dafür konfiguriert sein, mit einer Bezugsspannung gekoppelt zu werden, wie zum Beispiel der elektrischen Erde. In der gesamten Besprechung im vorliegenden Text wird der Buchstabe „P“ nach einer Zahl (zum Beispiel 102P) dafür verwendet anzugeben, dass ein leitfähiges Strukturelement (zum Beispiel 102P) dafür konfiguriert ist, mit einer Versorgungsspannung (zum Beispiel +5 V, +3 V) gekoppelt zu werden, und der Buchstabe „G“ nach einer Zahl (zum Beispiel 102G) wird dafür verwendet anzugeben, dass ein leitfähiges Strukturelement (zum Beispiel 102G) dafür konfiguriert ist, mit einer Bezugsspannung (zum Beispiel der elektrischen Erde) gekoppelt zu werden.
  • In dem Beispiel von 1A enthält die Interconnect-Struktur 110 mehrere Metallisierungsschichten, wie zum Beispiel Schichten von leitfähigen Leitungen (zum Beispiel 107, 115) und Schichten von Durchkontaktierungen (zum Beispiel 111, 119), die in den mehreren elektrischen Schichten (zum Beispiel 105, 109, 113 und 117) ausgebildet sind. Die Interconnect-Struktur enthält außerdem die leitfähigen Höcker 121 (zum Beispiel 121P/121G). In 1A enthält die Interconnect-Struktur 110 abwechselnde Schichten von leitfähigen Leitungen und Durchkontaktierungen, wobei die unterste Metallisierungsschicht eine Schicht von leitfähigen Leitungen 107 ist. In einigen Ausführungsformen werden die Höcker 121 und die Durchkontaktierungen 119 im selben Verarbeitungsschritt gebildet; in diesem Fall kann die oberste Metallisierungsschicht der Interconnect-Struktur 110 die Höcker 121 und die Durchkontaktierungen 119 enthalten. In der gesamten Besprechung im vorliegenden Text können die Durchkontaktierungen 119 als die oberste Schicht von Durchkontaktierungen der Interconnect-Struktur 110 bezeichnet werden. Die Struktur der in 1A gezeigten Interconnect-Struktur 110 (zum Beispiel Anzahl und Position der Metallisierungsschichten in der Interconnect-Struktur 110) ist lediglich ein Beispiel und nicht einschränkend. Andere Strukturen sind ebenfalls möglich und sollen vollständig im Schutzumfang der vorliegenden Offenbarung enthalten sein.
  • Wir bleiben bei 1A. Die dielektrischen Schichten 105,109,113 und 117 der Interconnect-Struktur 110 können gebildet werden aus: einem Polymer wie zum Beispiel Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen; einem Nitrid wie zum Beispiel Siliziumnitrid oder dergleichen; einem Oxid wie zum Beispiel Siliziumoxid, Phosphosilikatglas (PSG), Borsilikatglas (BSG), Bor-dotiertes Phosphosilikatglas (BPSG) oder dergleichen; oder einer Kombination davon, und können zum Beispiel durch Aufschleudern, Laminieren, chemische Aufdampfung (CVD) oder dergleichen gebildet werden. Die leitfähigen Strukturelemente der Interconnect-Struktur, wie zum Beispiel die leitfähigen Leitungen 107/115 und die Durchkontaktierungen 111/119, können durch jeden geeigneten Prozess, wie zum Beispiel Abscheidung, Damaszen, Dualdamaszen oder dergleichen gebildet werden.
  • 1B veranschaulicht eine Draufsicht eines Abschnitts der Halbleitervorrichtung 100 von 1A entlang des Querschnitts A-A in einer Ausführungsform. Wie in 1B veranschaulicht, wird ein Array von elektrischen Komponenten 103 in oder auf dem Substrat 101 gebildet, und jede der elektrischen Komponenten 103 hat ein Kontaktpad 102P und ein Kontaktpad 102G. 1B veranschaulicht des Weiteren die leitfähigen Leitungen 107 in der untersten Schicht der Interconnect-Struktur 110, die nicht in dem Querschnitt A-A enthalten ist und in Strichlinien veranschaulicht ist. Wie in 1B veranschaulicht, ist jedes der Kontaktpads 102 elektrisch mit einer leitfähigen Leitung 107 gekoppelt, und die Kontaktpads 102G (das zum Beispiel mit der elektrischen Erde verbunden ist) von zwei benachbarten elektrischen Komponenten 103 werden durch eine leitfähige Leitung 107 gekoppelt. Die Form und die Größe des Arrays von elektrischen Komponenten 103 sowie die elektrischen Verbindungen, die in 1B veranschaulicht sind, sind lediglich nicht-einschränkende Beispiele. Andere Formen, Größen und elektrische Verbindungen sind ebenfalls möglich und sollen vollständig innerhalb des Schutzumfangs der vorliegenden Offenbarung enthalten sein. Zum Beispiel können die elektrischen Komponenten 103 der Halbleitervorrichtung 100 in einer Reihe (zum Beispiel entlang einer Linie ausgerichtet) gebildet werden, wie in 1D veranschaulicht.
  • Wir kehren zu 1A zurück. Die leitfähigen Höcker 121 (zum Beispiel 121P, 121G) werden über, und in elektrischer Kopplung mit, den Durchkontaktierungen 119 der Interconnect-Struktur 110 gebildet. Die leitfähigen Höcker 121 dienen als die Lötmetallisierungs (Under-Bump Metallurgy, UBM)-Strukturen der Halbleitervorrichtung 100 und können darum auch als die UMB-Strukturen der Halbleitervorrichtung 100 bezeichnet werden. Jedes geeignete Verfahren zum Bilden leitfähiger Höcker 121 kann verwendet werden. Die leitfähigen Höcker 121P und 121G sind dafür konfiguriert, mit zwei verschiedene Polaritäten einer Stromversorgung gekoppelt zu werden. Zum Beispiel kann der leitfähige Höcker 121P dafür konfiguriert sein, mit einer Versorgungsspannung gekoppelt zu werden, zum Beispiel +5 V oder +3 V, und der leitfähige Höcker 121G kann dafür konfiguriert sein, mit einer Bezugsspannung gekoppelt zu werden, wie zum Beispiel der elektrischen Erde.
  • In einer beispielhaften Ausführungsform werden die leitfähigen Höcker 121 und die Durchkontaktierungen 119 im selben Verarbeitungsschritt gebildet. Zum Beispiel werden, nachdem die dielektrische Schicht 117 ausgebildet wurde, mehrere erste Öffnungen in der dielektrischen Schicht 117 gebildet, um die darunterliegenden leitfähigen Leitungen 115 freizulegen. Die Positionen der ersten Öffnungen entsprechen Positionen der anschließend auszubildenden Durchkontaktierungen 119. Als Nächstes wird eine Keimschicht über der dielektrischen Schicht 117 und entlang des Inneren der ersten Öffnung in der dielektrischen Schicht 117 ausgebildet. Als Nächstes wird eine strukturierte Maskenschicht (zum Beispiel ein Photoresist) über der Keimschicht ausgebildet, und ein oder mehrere leitfähige Materialien, wie zum Beispiel Kupfer, werden (zum Beispiel durch Plattieren) in den Öffnungen der strukturierten Maskenschicht und über der Keimschicht ausgebildet. Als Nächstes wird die Maskenschicht entfernt, und Abschnitte der Keimschicht, auf denen das oder die leitfähigen Materialien nicht ausgebildet sind, werden ebenfalls entfernt.
  • In der veranschaulichten Ausführungsform umfasst die Interconnect-Struktur 110 mehrere elektrisch parallele leitfähige Pfade 143. (zum Beispiel 143A, 143B, 143C), von denen jeder leitfähige Strukturelemente (zum Beispiel leitfähige Leitungen und Durchkontaktierungen) enthält, die elektrisch zwischen einem leitfähigen Höcker 121 und mindestens einem Kontaktpad 102 der elektrischen Komponente 103 gekoppelt sind. In dem Beispiel von 1A bilden leitfähige Leitungen (zum Beispiel 115 und 107) und Durchkontaktierungen (zum Beispiel 119 und 111) unter dem leitfähigen Höcker 121G einen ersten leitfähigen Pfad 143A zwischen dem leitfähigen Höcker 121G und dem Kontaktpad 102G. In dem Beispiel von 1A ist der erste leitfähige Pfad 143A mit den Kontaktpads 102G der zwei benachbarten elektrischen Komponenten 103 gekoppelt. In ähnlicher Weise werden zwei zusätzliche leitfähige Pfade 143B und 143C durch leitfähige Leitungen (zum Beispiel 115 und 107) und Durchkontaktierungen (zum Beispiel 119 und 111) gebildet, die zwischen den leitfähigen Höckern 121P und den jeweiligen Kontaktpads 102P gekoppelt sind.
  • In einigen Ausführungsformen gibt es kein elektrisch leitfähiges Strukturelement (zum Beispiel leitfähige Leitungen oder Durchkontaktierungen) in der Interconnect-Struktur 110, das die verschiedenen leitfähigen Pfade 143. der Interconnect-Struktur 110 verbindet. Oder anders ausgedrückt: Die leitfähigen Pfade 143. der Interconnect-Strukturen 110 kreuzen einander nicht (überschneiden sich zum Beispiel nicht physisch), weshalb die leitfähigen Pfade 143. als elektrisch parallele leitfähige Pfade bezeichnet werden. Infolge dessen kann ein elektrischer Strom (zum Beispiel ein positiver elektrischer Strom, siehe Strompfad 141A oder 141B in 1A), der in der Halbleitervorrichtung 100 fließt, nachdem er die leitfähigen Höcker 121P verlassen hat, erst dann in den leitfähigen Höcker 121G zurückkehren, nachdem er die elektrische Komponente 103 durchquert hat. Wenn wir uns zum Beispiel den Strompfad 141A in 1A ansehen, so fließt ein elektrischer Strom von dem leitfähigen Höcker 121P abwärts, durch den leitfähigen Pfad 143B in Richtung des Kontaktpads 102P, durch die elektrische Komponente 103, fließt von dem Kontaktpad 102G aufwärts, durch den leitfähigen Pfad 143A, und kehrt an dem leitfähigen Höcker 121G zurück.
  • In der veranschaulichten Ausführungsform besteht das Array von elektrischen Komponenten 103 aus Kondensatoren, die parallel geschaltet sind. Wie im Folgenden noch ausführlicher besprochen wird, sind die Kontaktpads 102P elektrisch mit der Versorgungsspannung durch den leitfähigen Höcker 121P gekoppelt, und die Kontaktpads 102G sind elektrisch mit den elektrischen Erden durch die leitfähigen Höcker 121G gekoppelt. Dem Fachmann ist klar, dass die äquivalente Kapazität von N parallel geschalteten Kondensatoren, die jeweils eine Kapazität von C aufweisen, N×C beträgt. Darum ist die Halbleitervorrichtung 100 durch Parallelschalten der mehreren Kondensatoren in der Lage, eine viel größere äquivalente Kapazität (zum Beispiel 0,001 µF bis 100 µF) für einen externen Schaltkreis oder eine externe Vorrichtung bereitzustellen.
  • In dem Maße, wie die Größe von Halbleitervorrichtungen in hochentwickelten Verarbeitungstechniken weiter schrumpft und die Geschwindigkeit (zum Beispiel Taktgeschwindigkeit) von Halbleitervorrichtungen weiter zunimmt, können die parasitischen Eigenschaften einer Halbleitervorrichtung eine nicht-vernachlässigbare Auswirkung auf die Leistung der Halbleitervorrichtung entwickeln und müssen darum beim Entwurf und der Herstellung der Halbleitervorrichtung berücksichtigt werden. Zum Beispiel kann im Fall einer IPD mit integrierten Kondensatoren die äquivalente Reiheninduktivität (ESL) der IPD die Betriebsfrequenz der IPD begrenzen (zum Beispiel senken), weil sich die IPD beim Betrieb mit Frequenzen oberhalb der Resonanzfrequenz aufgrund der ESL als eine Induktionsspule anstelle eines Kondensators verhalten. Außerdem kann der äquivalente Reihenwiderstand (ESR) der IPD die Effizienz der IPD durch Stromverbrauch verringern. Verschiedene im vorliegenden Text offenbarte Ausführungsform-Designs reduzieren vorteilhafterweise die ESL und den ESR der Halbleitervorrichtungen, wodurch die Leistung der Halbleitervorrichtungen verbessert wird.
  • 1C veranschaulicht eine Draufsicht der Halbleitervorrichtung 100 entlang des Querschnitts C-C in 1A in einer Ausführungsform. Der Einfachheit halber sind nicht alle Strukturelemente der Halbleitervorrichtung 100 in 1C veranschaulicht. Um die relative Position verschiedener Strukturelemente zu veranschaulichen, sind des Weiteren einige Strukturelemente, die nicht in dem Querschnitt C-C zu sehen sind (zum Beispiel 119, 115, 111 und 107), in Strichlinien veranschaulicht.
  • In 1C ist jeder der leitfähigen Höcker 121 (zum Beispiel 121P, 121G) elektrisch mit einer jeweiligen leitfähigen Leitung 115 über eine jeweilige Durchkontaktierung 119 gekoppelt, und jede der leitfähigen Leitungen 115 ist elektrisch mit einer jeweiligen leitfähigen Leitung 107 über eine jeweilige Durchkontaktierung 111 gekoppelt. In 1C kann jede der leitfähigen Leitungen 115 zusätzliche Segmente enthalten, die nicht veranschaulicht sind. Wie im Folgenden mit Bezug auf die 2A, 2B, 3A, 3B und 4 noch ausführlicher besprochen wird, bilden die leitfähigen Höcker 121 drei oder mehr Polaritätsgruppen, wodurch vorteilhafterweise die ESL der Halbleitervorrichtung 100 reduziert wird. Außerdem sind die Form der leitfähigen Höcker 121 und das Verhältnis zwischen der Fläche der Durchkontaktierung 119 und der Fläche des jeweiligen leitfähigen Höckers 121 dafür ausgelegt, den ESR der Halbleitervorrichtung zu reduzieren.
  • 1D veranschaulicht eine Draufsicht der Halbleitervorrichtung 100 entlang des Querschnitts C-C in 1A gemäß einer weiteren Ausführungsform. Der Einfachheit halber sind nicht alle Strukturelemente der Halbleitervorrichtung 100 in 1D veranschaulicht. Um die relative Position verschiedener Strukturelemente zu veranschaulichen, sind des Weiteren einige Strukturelemente, die nicht in dem Querschnitt C-C zu sehen sind (zum Beispiel 119, 115, 111 und 107), in Strichlinien veranschaulicht.
  • In dem Beispiel von 1D sind die elektrischen Komponenten 103 entlang einer Linie ausgerichtet. Die leitfähige Leitung 107 kann die Kontaktpads 102G (oder 102P) von zwei benachbarten elektrischen Komponenten 103 elektrisch miteinander koppeln. Wie in 1D veranschaulicht, ist jeder der leitfähigen Höcker 121 (zum Beispiel 121P, 121G) elektrisch mit einer jeweiligen leitfähigen Leitung 115 über eine jeweilige Durchkontaktierung 119 gekoppelt, und jeder der leitfähigen Leitungen 115 ist elektrisch mit einer jeweiligen leitfähigen Leitung 107 über eine jeweilige Durchkontaktierung 111 gekoppelt. In 1D kann jede der leitfähigen Leitungen 115 zusätzliche Segmente enthalten, die nicht veranschaulicht sind. Wie im Folgenden noch ausführlicher besprochen wird, bilden die leitfähigen Höcker 121 drei oder mehr Polaritätsgruppen, was vorteilhafterweise die ESL der Halbleitervorrichtung 100 reduziert. Außerdem sind die Form der leitfähigen Höcker 121 und das Verhältnis zwischen der Fläche der Durchkontaktierung 119 und der Fläche der jeweiligen leitfähigen Höcker 121 dafür ausgelegt, den ESR der Halbleitervorrichtung zu reduzieren.
  • An dem Beispiel der 1C und 1D sind Variationen möglich; diese sollen vollständig innerhalb des Schutzumfangs der vorliegenden Offenbarung enthalten sein. Zum Beispiel ist in 1D eine erste Reihe von elektrischen Komponenten 103 veranschaulicht. Es kann eine zweite Reihe von elektrischen Komponenten 103 vorhanden sein, die parallel zu der ersten Reihe von elektrischen Komponenten 103 angeordnet ist. Die leitfähigen Leitungen 115, die elektrisch mit jeweiligen elektrischen Komponenten 103 in der zweiten Reihe gekoppelt sind, können die Positionen jeweiliger Durchkontaktierungen 119 und die Positionen jeweiliger leitfähiger Höcker 121 dergestalt umleiten, dass alle Durchkontaktierungen 119 und leitfähigen Höcker 121 in einer ähnlichen Struktur angeordnet sein können, wie in 2A veranschaulicht ist.
  • Die folgende Besprechung mit Bezug auf die 2A, 2B und 4 konzentrieren sich auf das Design der leitfähigen Höcker 121 und bestimmter Strukturelemente (zum Beispiel Durchkontaktierungen 119, 111) der Interconnect-Struktur 110 der Halbleitervorrichtung (zum Beispiel 100A in den 2A und 2B, 100B in 4). Darum sind die elektrischen Komponenten 103 in den 2A, 2B und 4 weggelassen, um ein Überfrachten der Darstellung zu vermeiden.
  • 2A veranschaulicht eine Draufsicht einer Halbleitervorrichtung 100A in einer Ausführungsform. Die Draufsicht der Halbleitervorrichtung 100A in 2A ähnelt der Draufsicht der Halbleitervorrichtung 100 in 1D, aber - unter anderem - mit einer anderen Anzahl elektrischer Komponenten 103 und leitfähiger Höcker 121. Es ist zu beachten, dass zur besseren Erkennbarkeit nicht alle Strukturelemente der Halbleitervorrichtung 100A in 2A veranschaulicht sind. Um die relativen Positionen verschiedener Strukturelemente zu veranschaulichen, sind des Weiteren einige Strukturelemente (zum Beispiel 119, 115, 111 und 103), die in dem Querschnitt nicht sichtbar sind, in 2A ebenfalls veranschaulicht. 2B ist eine vergrößerte Ansicht, die einen leitfähigen Höcker 121 von 2A und bestimmte leitfähige Strukturelemente (zum Beispiel 119, 111) zeigt, die mit dem leitfähigen Höcker 121 gekoppelt sind.
  • Wir wenden uns nun 2A zu. 2A veranschaulicht die leitfähigen Höcker 121 (zum Beispiel 121G, 121P) und einige leitfähige Strukturelemente der Interconnect-Struktur 110 (siehe 1A), die elektrisch mit den leitfähigen Höckern 121 gekoppelt sind, wie zum Beispiel Durchkontaktierungen 119, leitfähige Leitungen 115 und Durchkontaktierungen 111. Es ist zu beachten, dass in dem veranschaulichten Beispiel von 1A die Interconnect-Struktur 110 zwei Durchkontaktierungsschichten (zum Beispiel 111, 119), zwei Leitfähige-Leitungs-Schichten (zum Beispiel 107, 115) und eine Schicht von leitfähigen Höckern 121 hat, wobei die Durchkontaktierungen 119 die oberste Durchkontaktierungsschicht der Interconnect-Struktur 110 sind, die leitfähigen Leitungen 115 die oberste Leitfähige-Leitungs-Schicht der Interconnect-Struktur 110 sind und die Durchkontaktierungen 111 die zweit-oberste Durchkontaktierungsschicht der Interconnect-Struktur 110 sind. Im Fall von Ausführungsformen, bei denen die Interconnect-Struktur 110 mehr Durchkontaktierungsschichten und Leitfähige-Leitungs-Schichten hat, als in 1A veranschaulicht ist, sind in einigen Ausführungsformen die Durchkontaktierungen 119 als die oberste Durchkontaktierungsschicht der Interconnect-Struktur zu interpretieren, die leitfähigen Leitungen 115 sind als die oberste Leitfähige-Leitungs-Schicht der Interconnect-Struktur zu interpretieren, und die Durchkontaktierungen 111 sind als die zweit-oberste Durchkontaktierungsschicht der Interconnect-Struktur zu interpretieren.
  • In 2A ist jeder der leitfähigen Höcker 121 über einer jeweiligen leitfähigen Leitung 115 angeordnet. Die leitfähigen Höcker 121 können innerhalb der Grenzen (zum Beispiel Seitenwände) der jeweiligen leitfähigen Leitung 115 angeordnet sein. Wie in 2A veranschaulicht, hat jeder der leitfähigen Höcker 121 eine längliche Form. Die leitfähigen Höcker 121 sind in 2A so veranschaulicht, dass sie die Form eines Stadion-Ovals haben. Dies ist lediglich ein nichteinschränkendes Beispiel. Andere geeignete Formen, wie zum Beispiel rechteckig, oval oder dergleichen, sind ebenfalls möglich und sollen vollständig innerhalb des Schutzumfangs der vorliegenden Offenbarung enthalten sein. In einigen Ausführungsformen hat jeder der leitfähigen Höcker 121 ein Länge L2 (siehe 2B) und eine Breite W2 (siehe 2B), und ein Verhältnis zwischen der Länge L2 und der Breite W2 ist größer als etwa 3, wie zum Beispiel zwischen etwa 3 und etwa 100. Die längliche Form des leitfähigen Höckers 121, zusammen mit dem großen Verhältnis zwischen der Länge L2 und der Breite W2, vergrößert die Fläche des leitfähigen Höckers 121 und hilft, den ESR der Halbleitervorrichtung 100 zu reduzieren, wie im Folgenden noch ausführlicher besprochen wird.
  • 2A veranschaulicht außerdem die Durchkontaktierungen 119 der Interconnect-Struktur 110. Jede der Durchkontaktierungen 119 ist elektrisch mit einem jeweiligen leitfähigen Höcker 121 gekoppelt. In der Draufsicht von 2A (oder 2B) hat jede der Durchkontaktierungen 119 in einigen Ausführungsformen eine Fläche, die zwischen etwa 20 % und etwa 95 %, wie zum Beispiel zwischen etwa 50 % und etwa 90 %, einer Fläche des leitfähigen Höckers 121 beträgt. In einigen Ausführungsformen hat die Durchkontaktierung 119 ein Länge L1 (siehe 2B) und eine Breite W1 (siehe 2B), wobei L1 zwischen etwa 50 % und etwa 90 % von L2 beträgt und W1 zwischen etwa 50 % und etwa 90 % von W2 beträgt. Zum Beispiel beträgt in einem Ausführungsform-Design die Länge L2 etwa 340 µm, die Breite W2 beträgt etwa 40 µm, die Länge L1 beträgt etwa 330 µm, und die Breite W1, beträgt etwa 30 µm. Die längliche Form des leitfähigen Höckers 121 vergrößert die Fläche des leitfähigen Höckers 121, und da die Durchkontaktierung 119 eine Fläche hat, die zum Beispiel 50 % bis 90 % der Fläche des leitfähigen Höckers 121 beträgt, wird die Fläche der Durchkontaktierung 119 ebenfalls im Vergleich zu konventionellen Designs vergrößert. Die großen Flächen (zum Beispiel Querschnittsflächen) der Durchkontaktierungen 119 reduzieren vorteilhafterweise den ESR der gebildeten Halbleitervorrichtung (zum Beispiel 100, 100A, 100B), wodurch die Effizienz (zum Beispiel ein reduzierter Stromverbrauch) der Halbleitervorrichtung verbessert wird.
  • Obgleich eine große Fläche (zum Beispiel größer als etwa 50 % der Fläche des leitfähigen Höckers 121) der Durchkontaktierung 119 hilft, den ESR zu reduzieren, stimmt die Fläche der Durchkontaktierung 119 nicht unbedingt mit der des leitfähigen Höckers 121 (zum Beispiel = 100 %) überein. Der Fertigungsprozess kann beschränken, wie genau die Fläche der Durchkontaktierung 119 mit der Fläche des leitfähigen Höckers 121 übereinstimmt, zum Beispiel aufgrund der Fehlermarge in dem Fotolithografieprozess, der dafür verwendet wird, die Öffnung für den leitfähigen Höcker 121 zu bilden. Falls die Fläche der Durchkontaktierung 119 nahe 100 % der Fläche des leitfähigen Höckers 121 liegt (zum Beispiel größer als 95 % ist), kann es sein, dass nicht genug Fehlermarge für den Fotolithografieprozess zur Verfügung steht. Oder anders ausgedrückt: Ein Fehler (zum Beispiel eine Fehlausrichtung) in dem Fotolithografieprozess kann zur Bildung defekter leitfähiger Höcker 121 mit schlechten elektrischen Verbindungen führen. Darum erreicht der oben genannte Bereich (zum Beispiel 50 % bis 90 % der Fläche des leitfähigen Höckers 121) für die Fläche der Durchkontaktierungen 119 eine gute ESR-Verringerung, während die Bildung defekter leitfähiger Höcker 121 verhindert oder reduziert wird.
  • In der veranschaulichten Ausführungsform der 2A und 2B hat die Durchkontaktierung 119 eine Form, die der Form des leitfähigen Höckers 121 geometrisch ähnelt. Oder anders ausgedrückt: Die Form der Durchkontaktierung 119 kann eine skalierte (zum Beispiel geschrumpfte) Version der Form des leitfähigen Höckers 121 sein. Jedoch ist dies lediglich ein Beispiel und nicht einschränkend. Zum Beispiel kann die Durchkontaktierung 119 eine Form haben, die sich von der Form des leitfähigen Höckers 121 unterscheidet, aber kann immer noch eine Fläche haben, die beispielsweise zwischen etwa 50 % und etwa 90 % der Fläche des leitfähigen Höckers 121 beträgt.
  • 2A und 2B veranschaulichen des Weiteren die Durchkontaktierungen 111, die mit jeweiligen Durchkontaktierungen 119 durch leitfähige Leitungen 115 (zum Beispiel 115G, 115P, siehe auch 1A) gekoppelt sind. In der veranschaulichten Ausführungsform hat die Durchkontaktierung 111 eine Fläche, die kleiner ist als die Fläche der Durchkontaktierung 119. Zum Beispiel kann die Fläche der Durchkontaktierung 111 zwischen etwa 10 % und etwa 90 % der Fläche der jeweiligen Durchkontaktierung 119 betragen. Wie in 2B veranschaulicht, hat die Durchkontaktierung 111 eine Länge L3 und eine Breite W3, die kleiner sind als die Länge L1 bzw. die Breite W1 der Durchkontaktierung 119. In einigen Ausführungsformen beträgt die Länge L3 zwischen etwa 0,1 µm und etwa 10 µm, und die Breite W3 beträgt zwischen etwa 0,1 µm und etwa 10 µm.
  • In einigen Ausführungsformen wird der ESR der Halbleitervorrichtung 100 reduziert, indem die Flächen (zum Beispiel Querschnittsflächen) der obersten Schicht von Durchkontaktierungen (zum Beispiel 119) vergrößert werden, aber die Flächen (zum Beispiel Querschnittsflächen) der unteren Schichten von Durchkontaktierungen (zum Beispiel 111) beeinflussen nicht signifikant den ESR. Darum kann die Fläche der Durchkontaktierungen 111 (und einer sonstigen niedrigeren Schicht von Durchkontaktierungen, falls vorhanden) kleiner ausgebildet werden als die Fläche der Durchkontaktierungen 119, was bedeutet, dass die Durchkontaktierungen 111 mit einer kürzeren Verarbeitungszeit und weniger Material (zum Beispiel Kupfer) gebildet werden können als die Durchkontaktierung 119. Indem man also die Durchkontaktierungen 119 größer (zum Beispiel mit größeren Querschnittsflächen) ausbildet als die Durchkontaktierungen 111, wird eine gute Balance zwischen niedrigerem ESR und weniger Verarbeitungszeit und Materialkosten in der Produktion der Halbleitervorrichtung erreicht.
  • In dem Beispiel der 2A und 2B hat die Durchkontaktierung 111 eine andere Form als die Durchkontaktierung 119. Zum Beispiel hat die Durchkontaktierung 111 eine Kreisform, und die Durchkontaktierung 119 hat die Form eines Stadion-Ovals. In anderen Ausführungsformen haben die Durchkontaktierung 111 und die Durchkontaktierung 119 ähnliche Formen (zum Beispiel geometrisch ähnliche Formen). Außerdem ist die Durchkontaktierung 111 zwar so veranschaulicht, dass sie eine Kreisform hat, doch die Durchkontaktierung 111 kann auch andere geeignete Formen haben, wie zum Beispiel quadratisch, rechteckig, achteckig oder dergleichen.
  • Unter Bezug auf 2A werden die leitfähigen Höcker 121 in mehrere Polaritätsgruppen PolG gruppiert (zum Beispiel PolG_P, PolG_G), wobei jede Polaritätsgruppe einen oder mehrere leitfähige Höcker 121 enthält, die dafür konfiguriert sind, mit derselben Polarität der Stromversorgung gekoppelt zu werden. Zum Beispiel enthält die Polaritätsgruppe PolG_P einen oder mehrere leitfähige Höcker 121P, die dafür konfiguriert sind, mit der Spannungsversorgung (zum Beispiel +5 V, +3 V) gekoppelt zu werden, und die Polaritätsgruppe PolG_G enthält einen oder mehrere leitfähige Höcker 121G, die dafür konfiguriert sind, mit der Bezugsspannung (zum Beispiel elektrischer Erde) gekoppelt zu werden. Der eine oder die mehreren leitfähigen Höcker 121 in denselben Polaritätsgruppen (zum Beispiel PolG_P oder PolG_G) sind in einigen Ausführungsformen in einer rechteckigen Region entlang der Oberseite der Halbleitervorrichtung 100A angeordnet. In 2A sind zwei der rechteckigen Regionen durch das Strichlinienrechteck um die leitfähigen Höcker 121 herum veranschaulicht, und die Bezeichner PolG_P und PolG_G zeigen darauf. Weitere fünf rechteckige Regionen, die jeweils um einen jeweiligen leitfähigen Höcker 121 herum verlaufen, sind nicht bezeichnet, um ein Überfrachten der Darstellung zu vermeiden.
  • In der veranschaulichten Ausführungsform sind alle leitfähigen Höcker 121 einer Polaritätsgruppe dafür konfiguriert, mit der gleichen Polarität der Stromversorgung gekoppelt zu werden. Oder anders ausgedrückt: Eine Polaritätsgruppe sollte keine leitfähigen Höcker enthalten, die dafür konfiguriert sind, mit verschiedenen Polaritäten der Stromversorgung gekoppelt zu werden. Polaritätsgruppen, die sich unmittelbar nebeneinander befinden, sind dafür konfiguriert, mit anderen Polaritäten der Stromversorgung gekoppelt zu werden, und in einigen Ausführungsformen gibt es keinen eigenständigen leitfähigen Höcker (zum Beispiel einen leitfähigen Höcker, der nicht zu einer Polaritätsgruppe gehört) zwischen zwei unmittelbar benachbarten Polaritätsgruppen. Ein leitfähiger Höcker 121 kann nur zu einer einzelnen Polaritätsgruppe gehören, oder anders ausgedrückt: Kein leitfähiger Höcker 121 gehört zu zwei verschiedenen Polaritätsgruppen. Darum gibt es in einigen Ausführungsformen keinen gemeinsam genutzten (zum Beispiel gemeinsamen) leitfähigen Höcker zwischen verschiedenen Polaritätsgruppen. In einigen Ausführungsformen überschneiden Polaritätsgruppen einander nicht. In einigen Ausführungsformen überlappen die rechteckigen Regionen (siehe zum Beispiel PolG_P und PolG_G in 2A) von zwei unmittelbar benachbarten Polaritätsgruppen sich nicht.
  • In dem Beispiel von 2A gibt es sieben Polaritätsgruppen (nur zwei Polaritätsgruppen sind bezeichnet, um ein Überfrachten der Darstellung zu vermeiden) für die leitfähigen Höcker 121, wobei jede Polaritätsgruppe einen einzigen leitfähigen Höcker 121 enthält. Genauer gesagt, gibt es drei Polaritätsgruppen PolG_P, von denen jede durch eine rechteckige Region um einen jeweiligen leitfähigen Höcker 121P herum begrenzt wird, und es gibt vier Polaritätsgruppen PolG_G, von denen jede durch eine rechteckige Region um einen jeweiligen leitfähigen Höcker 121G herum begrenzt wird. Die Anzahl von Polaritätsgruppen und die Anzahl von leitfähigen Höckern in jeder Polaritätsgruppe, wie in 2A veranschaulicht, ist lediglich ein Beispiel und ist nicht-einschränkend. Es kann mehr als ein leitfähiger Höcker in einer Polaritätsgruppe vorhanden sein (siehe 4), und die Anzahl von Polaritätsgruppen für die leitfähigen Höcker 121 kann drei, vier oder mehr sein. Indem drei oder mehr Polaritätsgruppen für die leitfähigen Höcker 121 vorhanden sind, wird die ESL der Halbleitervorrichtung 100 vorteilhafterweise reduziert, wie im Folgenden ausführlich besprochen wird.
  • Wir bleiben bei 2A. Die leitfähigen Höcker 121G sind aufeinander ausgerichtet, und die leitfähigen Höcker 121P sind aufeinander ausgerichtet. Jedoch gibt es einen Versatz d1 zwischen einem Ende eines leitfähigen Höckers 121G und einem Ende eines leitfähigen Höckers 121P. Oder anders ausgedrückt: Die leitfähigen Höcker 121G sind mit den leitfähigen Höckern 121P mit einem Versatz d1 gestaffelt. In einigen Ausführungsformen beträgt der Versatz d1 zwischen etwa 5 % und etwa 50 %, wie zum Beispiel zwischen etwa 10 % und etwa 20 %, der Länge L2 (siehe 2B) des leitfähigen Höckers 121. Der Versatz d1 zwischen dem leitfähigen Höcker 121G und dem leitfähigen Höcker 121P hilft, die Neigung (zum Beispiel Unebenheit) der Halbleitervorrichtung (zum Beispiel 100, 100A oder 100B) zu reduzieren, wenn die Halbleitervorrichtung an einer anderen Vorrichtung oder einem anderen Package angebracht wird (siehe zum Beispiel 5). Sehen wir kurz auf 5. Wenn ein Wiederaufschmelzprozess ausgeführt wird, um Lotregionen 123 zu schmelzen (siehe Bezeichner in 1A), um die leitfähigen Höcker 121 der Halbleitervorrichtung 400/100/100A/100B an leitfähigen Strukturelementen 149 (zum Beispiel Kontaktpads) eines untersten Package 200\ anzubringen, so kann das schmelzflüssige Lot auf allen leitfähigen Höckern 121 ungleichmäßig zu einer Seite hin fließen (zum Beispiel kann das gesamte schmelzflüssige Lot zu den linken Enden oder den rechten Enden der leitfähigen Höcker 121 fließen, siehe 2A), falls die leitfähigen Höcker 121P und 121G alle aufeinander ausgerichtet sind. Darum kann aufgrund der verschiedenen Mengen an Lot an verschiedenen Enden der leitfähigen Höcker 121 die Halbleitervorrichtung (zum Beispiel 400/100/100A/100B) mit Bezug auf das unterste Package 200 geneigt werden (zum Beispiel nicht zu ihm parallel sein), wodurch unzuverlässige elektrische Verbindungen zwischen den zwei Vorrichtungen entstehen können. Dank des Versatzes d1 zwischen dem leitfähigen Höcker 121G und dem leitfähigen Höcker 121P reduziert oder verhindert die gestaffelte Verteilung der leitfähigen Höcker 121 in der vorliegenden Offenbarung die Möglichkeit, dass das schmelzflüssige Lot zum selben Ende des leitfähigen Höckers 121 fließt, wodurch die Neigung der Halbleitervorrichtung reduziert oder vermieden wird. In einigen Ausführungsformen kann es immer noch zu einer Neigung der Halbleitervorrichtung können, falls der Versatz d1 kleiner als etwa 5 % der Länge L2 ist. Falls der Versatz d1 größer als etwa 50 % der Länge L2 ist, so kann die Verringerung der ESL beeinträchtigt (zum Beispiel reduziert) werden. Ein großer Versatz d1 (zum Beispiel > 50 %) kann ebenfalls die Größe der gebildeten IPD begrenzen. Verschiedene Strukturen und Verfahren zum Verringern oder Vermeiden der Neigung der Halbleitervorrichtung während des Bondungsprozesses sind in der US-Patentanmeldung Nr. xx/xxx,xxx offenbart, die hiermit durch Bezugnahme in vollem Umfang in den vorliegenden Text aufgenommen wird.
  • 3A veranschaulicht mehrere Strompfade 141 der Halbleitervorrichtung (zum Beispiel 100A und 100B), die gemäß einigen Ausführungsformen sieben Polaritätsgruppen hat. Es ist zu beachten, dass der Einfachheit halber nur die leitfähigen Höcker 121P und 121G in 3A veranschaulicht sind. Mehr Details der Strompfade 141 (zum Beispiel 141A 141B) sind in 1A veranschaulicht. Wie in 3A veranschaulicht, gibt es insgesamt sechs parallele Strompfade 141 zwischen leitfähigen Höckern 121P und jeweiligen benachbarten leitfähigen Höckern 121G. In einigen Ausführungsformen gibt es eine parasitische Induktivität zwischen jedem Paar leitfähiger Höcker 121P und 121G, und darum hat die Halbleitervorrichtung 100, indem sieben Polaritätsgruppen und sechs parallele Strompfade 141 vorhanden sind, eine parasitische Induktivität (zum Beispiel ESL), die gleich der äquivalenten Induktivität von sechs parallel geschalteten parasitischen Induktionsspulen ist.
  • 3B veranschaulicht eine schematische Ansicht von sechs Induktionsspulen 133, die parallel geschaltet sind. Dem Fachmann ist klar, dass die äquivalente Induktivität mehrerer parallel geschalteter Induktionsspulen kleiner ist als die Induktivität einer jeden der mehreren parallel geschalteten Induktionsspulen. Wenn wir zum Beispiel annehmen, dass jede der Induktionsspulen 133 die gleiche Induktivität hat, die als L bezeichnet ist, dann ist die äquivalente Induktivität der sechs parallel geschalteten Induktionsspulen 133 L/6. Indem also drei oder mehr Polaritätsgruppen für die leitfähigen Höcker 121 vorhanden sind (darum zwei oder mehr parallele Strompfade 141), wird die ESL der Halbleitervorrichtung 100 im Vergleich zu einem konventionellen Design mit zwei Anschlüssen (das zum Beispiel nur zwei Polaritätsgruppen umfasst) für leitfähige Höcker reduziert (zum Beispiel um mehr als die Hälfte).
  • 4 veranschaulicht eine Draufsicht einer weiteren Halbleitervorrichtung 100B ähnlich der Halbleitervorrichtung 100A von 2A gemäß einer Ausführungsform. Es gibt sieben Polaritätsgruppen für die leitfähigen Höcker 121 in 4, und nur zwei sind bezeichnet, um ein Überfrachten der Darstellung zu vermeiden. Die Polaritätsgruppen in 4 ähneln denen in 2A, aber mit mehr leitfähigen Höckern 121 in jeder Polaritätsgruppe. Genauer gesagt, enthält in 4 jede Polaritätsgruppe (zum Beispiel PolG_G oder PolG_P) der leitfähigen Höcker 121 zwei leitfähige Höcker 121 (zum Beispiel zwei leitfähige Höcker 121G oder zwei leitfähige Höcker 121P). In 4 ist jeder leitfähige Höcker 121 elektrisch mit einer jeweiligen Durchkontaktierung 119, einer jeweiligen leitfähigen Leitung 115 und einer jeweiligen Durchkontaktierung 111 gekoppelt. Die obige Besprechung bezüglich der Form und Größe der leitfähigen Höcker 121 mit Bezug auf die Durchkontaktierungen 119 und die Form und Größe der Durchkontaktierung 119 mit Bezug auf die Durchkontaktierung 111 gilt für die Ausführungsform von 4. Zum Beispiel ist ein Verhältnis zwischen einer Länge und einer Breite eines jeden der leitfähigen Höcker 121 in 4 größer als etwa 3, wie zum Beispiel zwischen etwa 3 und etwa 100. Die Fläche jeder Durchkontaktierung 119 beträgt in einigen Ausführungsformen zwischen etwa 20 % und etwa 95 %, wie zum Beispiel zwischen etwa 50 % und etwa 90 %, der Fläche eines jeweiligen leitfähigen Höckers 121, mit dem die Durchkontaktierung 119 gekoppelt ist. Die Fläche der Durchkontaktierung 111 in einigen Ausführungsformen ist kleiner als die Fläche der Durchkontaktierung 119, und die Durchkontaktierung 111 kann eine andere Form als die Durchkontaktierung 119 haben. Wie in 4 veranschaulicht, gibt es einen Versatz d2 zwischen einem Ende eines leitfähigen Höckers 121G und einem Ende des leitfähigen Höckers 121G, wobei D2 zwischen etwa 10 % und etwa 20 % der Länge des leitfähigen Höckers 121 betragen kann. In einer Ausführungsform betragen die Länge und die Breite des leitfähigen Höckers 121 in 4 etwa 140 µm bzw. etwa 40 µm, und die Länge und die Breite der Durchkontaktierung 119 in 4 betragen etwa 130 µm bzw. etwa 30 µm.
  • Die im vorliegenden Text offenbarten Ausführungsformen erreichen eine signifikante Leistungssteigerung gegenüber Designs ohne die offenbarten Merkmale. Es wurden Simulationen ausgeführt, um die ESL und den ESR der Halbleitervorrichtung 100A von 2A und der Halbleitervorrichtung 100B von 4 zu untersuchen. Zum Vergleich eine Referenz-Doppelanschluss-Vorrichtung, die ein Stromkontaktpad hat (das zum Beispiel dafür konfiguriert ist, mit einer Versorgungsspannung wie zum Beispiel +5 V verbunden zu werden) und ein Erdungskontaktpad hat (das zum Beispiel dafür konfiguriert ist, mit einer Bezugsspannung wie zum Beispiel elektrischer Erde verbunden zu werden), wird ebenfalls simuliert. Die Simulationsergebnisse zeigen, dass im Vergleich zu der Referenz-Doppelanschluss-Vorrichtung beide Halbleitervorrichtungen 100A und 100B etwa 98 % Verringerung der ESL bei einer Frequenz von 100 MHz erreichen und etwa 94 % Verringerung des ESR bei einer Frequenz von 100 MHz erreichen.
  • Außerdem wurden die ESL und der ESR einer zweiten Referenzvorrichtung zum Vergleich simuliert. Die leitfähigen Höcker der zweiten Referenzvorrichtung haben sieben Polaritätsgruppen, wobei jede Polaritätsgruppe mehrere kreisförmige Mikro-Höcker enthält (zum Beispiel mit einem Seitenverhältnis 1:1), und jeder Mikro-Höcker ist mit einer darunterliegenden leitfähigen Leitung (zum Beispiel in einer Interconnect-Struktur) über eine Durchkontaktierung gekoppelt, die eine kleiner Fläche (zum Beispiel Querschnitt) als der Mikro-Höcker hat. Die Simulationsergebnissen zeigen, dass die Halbleitervorrichtungen 100A und 100B im Vergleich zu der zweiten Referenzvorrichtung etwa 20 % Verringerung bzw. etwa 10 % Verringerung bei der ESL bei einer Frequenz von 100 MHz erreichen und etwa 33 % Verringerung bzw. etwa 23 % Verringerung beim ESR bei einer Frequenz von 100 MHz erreichen.
  • 5 veranschaulicht eine Querschnittsansicht eines Halbleiter-Package 500 gemäß einigen Ausführungsformen. Das Halbleiter-Package 500 enthält ein unterstes Package 200, ein oberstes Package 300 und eine Halbleitervorrichtung 400 (zum Beispiel eine IPD), die an dem untersten Package 200 angebracht ist. Die Halbleitervorrichtung 400 kann die Halbleitervorrichtung 100, 100A oder 100B, die oben offenbart wurden, sein.
  • In 5 wird die Halbleitervorrichtung 400, die eine der oben offenbarten Halbleitervorrichtungen (zum Beispiel 100, 10A oder 100B) sein kann, an dem untersten Package 200 angebracht. Das unterste Package 200 hat einen Die 220 zwischen einer vorderseitigen Umverteilungsstruktur 240 und einer rückseitigen Umverteilungsstruktur 210. Jede der vorderseitigen Umverteilungsstruktur 240 und der rückseitigen Umverteilungsstruktur 210 enthält leitfähige Strukturelemente (zum Beispiel leitfähige Leitungen und Durchkontaktierungen), die in einer oder mehreren elektrischen Schichten ausgebildet sind. Ein Vergussmaterial 230 wird zwischen der vorderseitigen Umverteilungsstruktur 240 und der rückseitigen Umverteilungsstruktur 210 ausgebildet. Die leitfähigen Säulen 219, wie zum Beispiel Kupfersäulen, werden in dem Vergussmaterial 230 ausgebildet. Die leitfähigen Säulen 219 koppeln elektrisch die vorderseitige Umverteilungsstruktur 240 mit der rückseitigen Umverteilungsstruktur 210.
  • Wir bleiben bei 5. Ein oberstes Package 300 wird durch die leitfähigen Verbindungen 268 an das unterste Package 200 gebondet. Wie in 5 veranschaulicht, hat das oberste Package 300 ein Substrat 261 und einen oder mehrere Halbleiter-Dies 262 (zum Beispiel Speicher-Dies), die an einer Oberseite des Substrats 261 angebracht sind. In einigen Ausführungsformen enthält das Substrat 261 Silizium, Gallium-Arsenid, Silizium-auf-Isolator („SOI“) oder andere ähnliche Materialien. In einigen Ausführungsformen ist das Substrat 261 eine mehrschichtige Leiterplatte. In einigen Ausführungsformen enthält das Substrat 261 Bismaleimid-Triazin (BT)-Harz, FR-4 (ein Verbundmaterial aus Glasfasergewebetuch mit einem nicht-entflammbaren Epoxidharzbindemittel), Keramik, Glas, Kunststoff, Band, Film oder sonstige Trägermaterialien. Das Substrat 261 kann leitfähige Strukturelemente (zum Beispiel leitfähige Leitungen und Durchkontaktierungen) enthalten, die in oder auf dem Substrat 261 ausgebildet sind. Wie in 5 veranschaulicht, hat das Substrat 261 leitfähige Kontaktpads 263, die auf einer Oberseite und einer Unterseite des Substrats 261 ausgebildet sind; diese leitfähigen Kontaktpads 263 sind elektrisch mit den leitfähigen Strukturelementen des Substrats 261 gekoppelt. Der eine oder die mehreren Halbleiter-Dies 262 sind elektrisch mit den leitfähigen Kontaktpads 263 zum Beispiel durch Bondungsdrähte 267 gekoppelt. Ein Vergussmaterial 265, das ein Epoxid, ein organisches Polymer, ein Polymer oder dergleichen umfassen kann, wird über dem Substrat 261 und um die Halbleiter-Dies 262 herum ausgebildet. In einigen Ausführungsformen schließt das Vergussmaterial 265 bündig mit dem Substrat 261 ab, wie in 5 veranschaulicht.
  • In einigen Ausführungsformen wird ein Wiederaufschmelzprozess ausgeführt, um das oberste Package 300 elektrisch und mechanisch mit der rückseitigen Umverteilungsstruktur 210 zu koppeln. Leitfähige Verbindungen 268 werden zwischen den leitfähigen Kontaktpads 263 und den leitfähigen Strukturelementen 214 der rückseitigen Umverteilungsstruktur 210 ausgebildet. In einigen Ausführungsformen umfassen die leitfähigen Verbindungen 268 Lotregionen, leitfähige Säulen (zum Beispiel Kupfersäulen mit Lotregionen mindestens an Endflächen der Kupfersäulen) oder sonstige geeignete leitfähige Verbindungen. In ähnlicher Weise kann ein Wiederaufschmelzprozess ausgeführt werden, um die leitfähigen Höcker 121 der Halbleitervorrichtung 400 an leitfähige Strukturelemente 149 (zum Beispiel leitfähige Kontaktpads) des untersten Package 200\ zu bonden. In einigen Ausführungsformen stimmen die Formen, die Größen und die Positionen der leitfähigen Strukturelemente 149 mit denen der jeweiligen leitfähigen Höcker 121 überein (sind diesen zum Beispiel gleich). Lotregionen 173 können zwischen den leitfähigen Strukturelementen 149 und den leitfähigen Höckern 121 gebildet werden. In einigen Ausführungsformen werden die leitfähigen Höcker 121P an leitfähige Strukturelemente 149P gebondet; diese leitfähigen Strukturelemente 149P sind elektrisch mit einer Versorgungsspannung (zum Beispiel +5 V, +3 V) einer Stromversorgung zum Beispiel durch externe Verbinder 255 des untersten Package 200 gekoppelt. In ähnlicher Weise sind die leitfähigen Höcker 121G an leitfähige Strukturelemente 149G gebondet; diese leitfähigen Strukturelemente 149G sind elektrisch mit einer Bezugsspannung (zum Beispiel elektrischer Erde) der Stromversorgung beispielsweise durch die externen Verbinder 255 gekoppelt.
  • Variationen an den offenbarten Ausführungsformen sind möglich und sollen vollständig innerhalb des Schutzumfangs der vorliegenden Offenbarung enthalten sein. Zum Beispiel können die Anzahl von Polaritätsgruppen und die Anzahl leitfähiger Höcker innerhalb einer Polaritätsgruppe zu anderen geeigneten Anzahlen geändert werden. Die Form oder die Größe der leitfähigen Höcker 121 und die Form oder die Größe der Durchkontaktierungen 119 können so modifiziert werden, dass sie andere geeignete Formen oder Werte haben, ohne vom Wesen der vorliegenden Offenbarung abzuweichen. Als ein weiteres Beispiel kann das passive Bauelement (zum Beispiel ein Kondensator), das in die Halbleitervorrichtung integriert ist, zwei Anschlüsse haben, die gegeneinander austauschbar sind (zum Beispiel kann die Polarität gewechselt werden), und darum können die obigen Veranschaulichungen und Besprechungen bezüglich leitfähiger Strukturelemente (zum Beispiel 121P oder 121G), die dafür konfiguriert sind, mit einer speziellen Polarität gekoppelt zu werden, ausgetauscht werden (zum Beispiel 121P/115P gegen 121G/115G, 121G/115G gegen 121P/115G), um andere Ausführungsformen der vorliegenden Offenbarung zu bilden.
  • 6 veranschaulicht ein Flussdiagramm eines Verfahrens zum Bilden einer Halbleitervorrichtung gemäß einigen Ausführungsformen. Es versteht sich, dass das in 6 gezeigte Ausführungsform-Verfahren lediglich ein Beispiel von vielen möglichen Ausführungsform-Verfahren ist. Der Durchschnittsfachmann erkennt viele Variationen, Alternativen und Modifizierungen. Zum Beispiel können verschiedene Schritte, wie in 6 veranschaulicht, hinzugefügt, weggelassen, ersetzt, umgeordnet und wiederholt werden.
  • Unter Bezug auf 6 werden in Block 1010 passive elektrische Komponenten in einem Substrat gebildet. In Block 1020 werden erste Durchkontaktierungen über dem Substrat gebildet, wobei die ersten Durchkontaktierungen eine längliche Form haben und elektrisch mit den passiven elektrischen Komponenten gekoppelt sind. In Block 1030 werden leitfähige Höcker über den ersten Durchkontaktierungen gebildet, wobei die leitfähigen Höcker elektrisch mit jeweiligen der ersten Durchkontaktierungen gekoppelt werden, wobei die leitfähigen Höcker die längliche Form haben, wobei das Bilden leitfähiger Höcker Folgendes umfasst: Bilden, in einer ersten Region, erster leitfähiger Höcker, die dafür konfiguriert sind, mit einer ersten Polarität einer Stromversorgung gekoppelt zu werden; Bilden, in einer zweiten Region neben der ersten Region, zweiter leitfähiger Höcker, die dafür konfiguriert sind, mit einer zweiten Polarität der Stromversorgung gekoppelt zu werden; und Bilden, in einer dritten Region neben der zweiten Region, dritter leitfähiger Höcker, die dafür konfiguriert sind, mit der ersten Polarität der Stromversorgung gekoppelt zu werden, wobei die zweite Region zwischen der ersten Region und der dritten Region liegt.
  • Ausführungsform können Vorteile realisieren. Indem drei oder mehr Polaritätsgruppen in den leitfähigen Höckern 121 vorhanden sind, wird die ESL der gebildeten Halbleitervorrichtung reduziert. Durch Bilden von Durchkontaktierungen 119, die große Querschnittsflächen (zum Beispiel 50 % bis 90 % der Fläche des leitfähigen Höckers 121) haben, wird außerdem der ESR der gebildeten Halbleitervorrichtung reduziert. Die offenbarten Ausführungsformen verbessern die Leistung der gebildeten Halbleitervorrichtungen, indem eine höhere Betriebsfrequenz ermöglicht wird und der Stromverbrauch gesenkt wird. Indem die Durchkontaktierung 119 größer ausgebildet wird als die Durchkontaktierung 111, wird eine gute Balance zwischen dem Verringern des ESR und der Verringerung von Prozesszeit und -kosten erreicht.
  • In einer Ausführungsform enthält eine Halbleitervorrichtung passive elektrische Komponenten in einem Substrat; und eine Interconnect-Struktur über den passiven elektrischen Komponenten, wobei leitfähige Strukturelemente der Interconnect-Struktur elektrisch mit den passiven elektrischen Komponenten gekoppelt sind. Die leitfähigen Strukturelemente der Interconnect-Struktur enthalten eine erste leitfähige Leitung über dem Substrat; einen leitfähigen Höcker über der ersten leitfähigen Leitung, wobei der leitfähige Höcker in einer Draufsicht eine erste längliche Form hat und vollständig innerhalb von Grenzen der ersten leitfähigen Leitung angeordnet ist; und eine erste Durchkontaktierung zwischen der ersten leitfähigen Leitung und dem leitfähigen Höcker, wobei die erste Durchkontaktierung elektrisch mit der ersten leitfähigen Leitung und dem leitfähigen Höcker verbunden ist, wobei in der Draufsicht die erste Durchkontaktierung eine zweite längliche Form hat und vollständig innerhalb von Grenzen des leitfähigen Höckers angeordnet ist. In einer Ausführungsform enthält die Interconnect-Struktur mehrere leitfähige Höcker, wobei die Interconnect-Struktur mehrere elektrisch leitfähige Pfade enthält, wobei jeder der elektrisch leitfähigen Pfade einen der leitfähigen Höcker mit mindestens einem Kontaktpad einer der passiven elektrischen Komponenten koppelt, wobei die Interconnect-Struktur kein leitfähiges Strukturelement aufweist, das eine elektrische Verbindung zwischen den mehreren elektrisch leitfähigen Pfaden bereitstellt. In einer Ausführungsform sind die passiven elektrischen Komponenten vom gleichen Typ, wobei die passiven elektrischen Komponenten Kondensatoren, Widerstände oder Induktionsspulen sind. Die erste Durchkontaktierung hat in der Draufsicht eine Fläche, die zwischen etwa 50 % und etwa 90 % einer Fläche des leitfähigen Höckers beträgt. In einer Ausführungsform enthält die Interconnect-Struktur eine zweite Durchkontaktierung zwischen der ersten leitfähigen Leitung und dem Substrat, wobei die zweite Durchkontaktierung elektrisch mit der ersten Durchkontaktierung gekoppelt ist, wobei in der Draufsicht eine Fläche der zweiten Durchkontaktierung kleiner ist als eine Fläche der ersten Durchkontaktierung. In einer Ausführungsform ähnelt die zweite längliche Form geometrisch der ersten länglichen Form.
  • In einer Ausführungsform enthält eine Halbleitervorrichtung ein Substrat; elektrische Komponenten in dem Substrat; und Metallisierungsschichten über, und in elektrischer Kopplung mit, den elektrischen Komponenten, wobei die Metallisierungsschichten erste Durchkontaktierungen und leitfähige Höcker über den ersten Durchkontaktierungen enthalten, wobei die leitfähigen Höcker elektrisch mit den ersten Durchkontaktierungen gekoppelt sind, wobei sich die ersten Durchkontaktierungen in einer obersten Durchkontaktierungsschicht der Metallisierungsschichten befinden, wobei die leitfähigen Höcker enthalten: eine erste Gruppe von Höckern, die dafür konfiguriert sind, mit einer ersten Polarität einer Stromversorgung gekoppelt zu werden; eine zweite Gruppe von Höckern, die dafür konfiguriert sind, mit einer zweiten Polarität der Stromversorgung gekoppelt zu werden; und eine dritte Gruppe von Höckern, die dafür konfiguriert sind, mit der ersten Polarität der Stromversorgung gekoppelt zu werden, wobei die zweite Gruppe von Höckern zwischen der ersten Gruppe von Höckern und der dritten Gruppe von Höckern liegt. In einer Ausführungsform ist die erste Gruppe von Höckern in einer ersten Region angeordnet, die zweite Gruppe von Höckern ist in einer zweiten Region angeordnet, und die dritte Gruppe von Höckern ist in einer dritten Region angeordnet, wobei es keine leitfähigen Höcker zwischen der ersten Region und der zweiten Region gibt, wobei es keinen leitfähigen Höcker zwischen der zweiten Region und der dritten Region gibt. In einer Ausführungsform sind die elektrischen Komponenten Kondensatoren, Widerstände oder Induktionsspulen. In einer Ausführungsform hat jeder der leitfähigen Höcker in einer Draufsicht eine längliche Form. In einer Ausführungsform hat die längliche Form eine Länge und eine Breite, wobei ein Verhältnis zwischen der Länge und der Breite größer als etwa 3 ist. In einer Ausführungsform ist ein erster leitfähiger Höcker der leitfähigen Höcker elektrisch mit einer ersten Durchkontaktierung der ersten Durchkontaktierungen verbunden, wobei in einer Draufsicht eine Fläche der ersten Durchkontaktierung zwischen etwa 50 % und etwa 90 % einer Fläche der ersten leitfähigen Höcker beträgt. In einer Ausführungsform hat die erste Durchkontaktierung in der Draufsicht eine ähnliche geometrische Form wie der erste leitfähige Höcker. In einer Ausführungsform enthalten die Metallisierungsschichten mehrere leitfähige Pfade, wobei jeder der leitfähigen Pfade leitfähige Leitungen und Durchkontaktierungen der Metallisierungsschichten enthält, die zwischen einem leitfähigen Höcker und einem Kontaktpad einer elektrischen Komponente gekoppelt sind, wobei es kein leitfähiges Strukturelement in den Metallisierungsschichten gibt, das leitfähige Pfade verbindet, die mit verschiedenen leitfähigen Höckern gekoppelt sind. In einer Ausführungsform enthalten die Metallisierungsschichten eine Schicht von zweiten Durchkontaktierungen zwischen den ersten Durchkontaktierungen und dem Substrat, wobei die zweiten Durchkontaktierungen elektrisch mit jeweiligen ersten Durchkontaktierungen gekoppelt sind, wobei in einer Draufsicht jede der ersten Durchkontaktierungen eine Fläche hat, die größer ist als eine Fläche einer jeweiligen der zweiten Durchkontaktierungen. In einer Ausführungsform hat jede der ersten Durchkontaktierungen eine Form, die sich von einer Form der jeweiligen der zweiten Durchkontaktierungen unterscheidet.
  • In einer Ausführungsform enthält ein Verfahren Folgendes: Bilden passiver elektrischer Komponenten in einem Substrat; Bilden erster Durchkontaktierungen über dem Substrat, wobei die ersten Durchkontaktierungen eine längliche Form haben und elektrisch mit den passiven elektrischen Komponenten gekoppelt sind; und Bilden leitfähiger Höcker über den ersten Durchkontaktierungen, wobei die leitfähigen Höcker elektrisch mit jeweiligen der ersten Durchkontaktierungen gekoppelt sind, wobei die leitfähigen Höcker die längliche Form haben, wobei das Bilden der leitfähigen Höcker Folgendes enthält: Bilden, in einer ersten Region, erster leitfähiger Höcker, die dafür konfiguriert sind, mit einer ersten Polarität einer Stromversorgung gekoppelt zu werden; Bilden, in einer zweiten Region neben der ersten Region, zweiter leitfähiger Höcker, die dafür konfiguriert sind, mit einer zweiten Polarität der Stromversorgung gekoppelt zu werden; und Bilden, in einer dritten Region neben der zweiten Region, dritter leitfähiger Höcker, die dafür konfiguriert sind, mit der ersten Polarität der Stromversorgung gekoppelt zu werden, wobei die zweite Region zwischen der ersten Region und der dritten Region liegt. In einer Ausführungsform hat jede der ersten Durchkontaktierungen in einer Draufsicht eine erste Fläche, die zwischen etwa 50 % und etwa 90 % einer zweiten Fläche eines jeweiligen leitfähigen Höckers beträgt. In einer Ausführungsform enthält das Verfahren des Weiteren das Bilden zweiter Durchkontaktierungen zwischen den ersten Durchkontaktierungen und dem Substrat, wobei jede der zweiten Durchkontaktierungen elektrisch mit einer jeweiligen ersten Durchkontaktierung gekoppelt ist, wobei in der Draufsicht jede der zweiten Durchkontaktierungen eine dritte Fläche hat, die kleiner ist als die erste Fläche der jeweiligen ersten Durchkontaktierung. In einer Ausführungsform ist eine Form der ersten Durchkontaktierungen von einer Form der zweiten Durchkontaktierungen verschieden.

Claims (19)

  1. Halbleitervorrichtung (100; 100A, 100B; 400), die Folgendes umfasst: passive elektrische Komponenten (103) in einem Substrat (101); und eine Interconnect-Struktur (110) über den passiven elektrischen Komponenten (103), wobei leitfähige Strukturelemente (107, 111, 115, 119, 121G, 121P) der Interconnect-Struktur (110) elektrisch mit den passiven elektrischen Komponenten (103) gekoppelt sind, wobei die leitfähigen Strukturelemente (107, 111, 115, 119, 121G, 121P) der Interconnect-Struktur (110) Folgendes umfassen: eine erste leitfähige Leitung (115) über dem Substrat (101); einen leitfähigen Höcker (121G, 121P) über der ersten leitfähigen Leitung (115), wobei der leitfähige Höcker (121G, 121P) in einer Draufsicht eine erste längliche Form hat und vollständig innerhalb von Grenzen der ersten leitfähigen Leitung (115) angeordnet ist; und eine erste Durchkontaktierung (119) zwischen der ersten leitfähigen Leitung (115) und dem leitfähigen Höcker (121G, 121P), wobei die erste Durchkontaktierung (119) elektrisch mit der ersten leitfähigen Leitung (115) und dem leitfähigen Höcker (121G, 121P) verbunden ist, wobei die erste Durchkontaktierung (119) in der Draufsicht eine zweite längliche Form hat und vollständig innerhalb von Grenzen der leitfähigen Höcker (121G, 121P) angeordnet ist, wobei die erste Durchkontaktierung (119) in der Draufsicht eine Fläche hat, die zwischen etwa 50 % und etwa 90 % einer Fläche des leitfähigen Höckers (121G, 121P) beträgt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Interconnect-Struktur (110) mehrere leitfähige Höcker (121G, 121P) umfasst, wobei die Interconnect-Struktur (110) mehrere elektrisch leitfähigen Pfade (143A-C) umfasst, wobei jeder der elektrisch leitfähigen Pfade (143A-C) einen der leitfähigen Höcker (121G, 121P) mit mindestens einem Kontaktpad (102G, 102P) einer der passiven elektrischen Komponenten (103) koppelt, wobei die Interconnect-Struktur (110) kein leitfähiges Strukturelement aufweist, das eine elektrische Verbindung zwischen den mehreren elektrisch leitfähigen Pfaden (143A-C) bereitstellt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die passiven elektrischen Komponenten (103) vom gleichen Typ sind, wobei die passiven elektrischen Komponenten (103) Kondensatoren, Widerstände oder Induktionsspulen sind.
  4. Halbleitervorrichtung nach Anspruch 1, wobei die Interconnect-Struktur (110) eine zweite Durchkontaktierung (111) zwischen der ersten leitfähigen Leitung (115) und dem Substrat (101) umfasst, wobei die zweite Durchkontaktierung (111) elektrisch mit der ersten Durchkontaktierung (119) gekoppelt ist, wobei in der Draufsicht eine Fläche der zweiten Durchkontaktierung (111) kleiner ist als eine Fläche der ersten Durchkontaktierung (119).
  5. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die zweite längliche Form geometrisch der ersten länglichen Form ähnelt.
  6. Halbleitervorrichtung, die Folgendes umfasst: ein Substrat (101); elektrische Komponenten (103) in dem Substrat (101); und Metallisierungsschichten (107, 111, 115, 119) über, und in elektrischer Kopplung mit, den elektrischen Komponenten (103), wobei die Metallisierungsschichten (107, 111, 115, 119) erste Durchkontaktierungen (119) und leitfähige Höcker (121G, 121P) über den ersten Durchkontaktierungen (119) umfassen, wobei die leitfähigen Höcker (121G, 121P) elektrisch mit den ersten Durchkontaktierungen (119) gekoppelt sind, wobei sich die ersten Durchkontaktierungen (119) in einer obersten Durchkontaktierungsschicht der Metallisierungsschichten (110) befinden, wobei die leitfähigen Höcker (121G, 121P) Folgendes umfassen: eine erste Gruppe von Höckern (121P; 121G), die dafür konfiguriert sind, mit einer ersten Polarität einer Stromversorgung gekoppelt zu werden; eine zweite Gruppe von Höckern (121G; 121P), die dafür konfiguriert sind, mit einer zweiten Polarität der Stromversorgung gekoppelt zu werden; und eine dritte Gruppe von Höckern (121P; 121G), die dafür konfiguriert sind, mit der ersten Polarität der Stromversorgung gekoppelt zu werden, wobei die zweite Gruppe von Höckern (121G; 121P) zwischen der ersten Gruppe von Höckern (121P; 121G) und der dritten Gruppe von Höckern (121P; 121G) liegt.
  7. Halbleitervorrichtung nach Anspruch 6, wobei die erste Gruppe von Höckern (121P; 121G) in einer ersten Region angeordnet ist, die zweite Gruppe (121G; 121P) von Höckern in einer zweiten Region angeordnet ist, und die dritte Gruppe (121P; 121G) von Höckern in einer dritten Region angeordnet ist, wobei es keinen leitfähigen Höcker zwischen der ersten Region und der zweiten Region gibt, wobei es keinen leitfähigen Höcker zwischen der zweiten Region und der dritten Region gibt.
  8. Halbleitervorrichtung nach Anspruch 6 oder 7, wobei die elektrischen Komponenten (103) Kondensatoren, Widerstände oder Induktionsspulen sind.
  9. Halbleitervorrichtung nach einem der vorangehenden Ansprüche 6 bis 8, wobei in einer Draufsicht jeder der leitfähigen Höcker (121G, 121P) eine längliche Form hat.
  10. Halbleitervorrichtung nach Anspruch 9, wobei die längliche Form eine Länge (L2) und eine Breite (W2) hat, wobei ein Verhältnis der Länge (L2) zu der Breite (W2) größer als etwa 3 ist.
  11. Halbleitervorrichtung nach einem der vorangehenden Ansprüche 6 bis 10, wobei ein erster leitfähiger Höcker (121G, 121P) der leitfähigen Höcker (121G, 121P) elektrisch mit einer ersten Durchkontaktierung (119) der ersten Durchkontaktierungen (119) verbunden ist, wobei in einer Draufsicht eine Fläche der ersten Durchkontaktierung (119) zwischen etwa 50 % und etwa 90 % einer Fläche der ersten leitfähigen Höcker (121G, 121P) beträgt.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die erste Durchkontaktierung (119) in der Draufsicht eine ähnliche geometrische Form wie der erste leitfähige Höcker (121G, 121P) hat.
  13. Halbleitervorrichtung nach einem der vorangehenden Ansprüche 6 bis 12, wobei die Metallisierungsschichten (107, 111, 115, 119) mehrere leitfähige Pfade (143A-C) umfassen, wobei jeder der leitfähigen Pfade (143A-C) leitfähige Leitungen (107, 115) und Durchkontaktierungen (111, 119) der Metallisierungsschichten (107, 111, 115, 119) umfasst, die zwischen einem leitfähigen Höcker (121G, 121P) und einem Kontaktpad (102G, 102P) einer elektrischen Komponente (103) gekoppelt sind, wobei es kein leitfähiges Strukturelement in den Metallisierungsschichten (107, 111, 115, 119) gibt, das leitfähige Pfade verbindet, die mit verschiedenen leitfähigen Höckern (121G, 121P) gekoppelt sind.
  14. Halbleitervorrichtung nach einem der vorangehenden Ansprüche 6 bis 13, wobei die Metallisierungsschichten (107, 111, 115, 119) eine Schicht von zweiten Durchkontaktierungen (111) zwischen den ersten Durchkontaktierungen (119) und dem Substrat (101) umfassen, wobei die zweiten Durchkontaktierungen (111) elektrisch mit jeweiligen ersten Durchkontaktierungen (119) gekoppelt sind, wobei in einer Draufsicht jede der ersten Durchkontaktierungen (119) eine Fläche hat, die größer ist als eine Fläche einer jeweiligen der zweiten Durchkontaktierungen (111).
  15. Halbleitervorrichtung nach Anspruch 14, wobei jede der ersten Durchkontaktierungen (119) eine Form hat, die sich von einer Form der jeweiligen der zweiten Durchkontaktierungen (111) unterscheidet.
  16. Verfahren, das Folgendes umfasst: Bilden passiver elektrischer Komponenten (103) in einem Substrat (101); Bilden erster Durchkontaktierungen (119) über dem Substrat (103), wobei die ersten Durchkontaktierungen (119) eine längliche Form haben und elektrisch mit den passiven elektrischen Komponenten (103) gekoppelt sind; und Bilden leitfähiger Höcker (121G, 121P) über den ersten Durchkontaktierungen (119), wobei die leitfähigen Höcker (121G, 121P) elektrisch mit jeweiligen der ersten Durchkontaktierungen (119) gekoppelt sind, wobei die leitfähigen Höcker (121G, 121P) die längliche Form haben, wobei das Bilden der leitfähigen Höcker (121G, 121P) Folgendes umfasst: Bilden, in einer ersten Region, erster leitfähiger Höcker (121P; 121G), die dafür konfiguriert sind, mit einer ersten Polarität einer Stromversorgung gekoppelt zu werden; Bilden, in einer zweiten Region neben der ersten Region, zweiter leitfähiger Höcker (121G; 121P), die dafür konfiguriert sind, mit einer zweiten Polarität der Stromversorgung gekoppelt zu werden; und Bilden, in einer dritten Region neben der zweiten Region, dritter leitfähiger Höcker (121P; 121G), die dafür konfiguriert sind, mit der ersten Polarität der Stromversorgung gekoppelt zu werden, wobei die zweite Region zwischen der ersten Region und der dritten Region liegt.
  17. Verfahren nach Anspruch 16, wobei in einer Draufsicht jede der ersten Durchkontaktierungen (119) eine erste Fläche hat, die zwischen etwa 50 % und etwa 90 % einer zweiten Fläche eines jeweiligen leitfähigen Höckers (121G, 121P) beträgt.
  18. Verfahren nach Anspruch 17, das des Weiteren das Bilden zweiter Durchkontaktierungen (111) zwischen den ersten Durchkontaktierungen (119) und dem Substrat (101) umfasst, wobei jede der zweiten Durchkontaktierungen (111) elektrisch mit einer jeweiligen ersten Durchkontaktierung (119) gekoppelt ist, wobei in der Draufsicht jede der zweiten Durchkontaktierungen (111) eine dritte Fläche hat, die kleiner ist als die erste Fläche der jeweiligen ersten Durchkontaktierung (119).
  19. Verfahren nach Anspruch 18, wobei eine Form der ersten Durchkontaktierungen (119) von einer Form der zweiten Durchkontaktierungen (111) verschieden ist.
DE102019101999.0A 2018-09-28 2019-01-28 Halbleitervorrichtung mit mehreren polaritätsgruppen Active DE102019101999B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862738618P 2018-09-28 2018-09-28
US62/738,618 2018-09-28
US16/215,325 2018-12-10
US16/215,325 US10861841B2 (en) 2018-09-28 2018-12-10 Semiconductor device with multiple polarity groups

Publications (2)

Publication Number Publication Date
DE102019101999A1 DE102019101999A1 (de) 2020-04-02
DE102019101999B4 true DE102019101999B4 (de) 2021-08-05

Family

ID=69781160

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019101999.0A Active DE102019101999B4 (de) 2018-09-28 2019-01-28 Halbleitervorrichtung mit mehreren polaritätsgruppen

Country Status (2)

Country Link
US (1) US11842993B2 (de)
DE (1) DE102019101999B4 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015113185A1 (de) 2015-07-31 2017-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917510B1 (en) 2004-10-27 2005-07-12 Kemet Corporation Extended terminal ceramic SMD
JP4521017B2 (ja) 2007-06-06 2010-08-11 日本特殊陶業株式会社 配線基板の製造方法、コンデンサ内蔵コア基板の製造方法
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
EP2259669A4 (de) * 2008-03-24 2011-12-28 Ngk Spark Plug Co Komponente mit leiterplatte
US9293401B2 (en) 2008-12-12 2016-03-22 Stats Chippac, Ltd. Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP)
EP2557597A4 (de) 2010-04-07 2014-11-26 Shimadzu Corp Strahlungsdetektor und verfahren zu seiner herstellung
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
JP2013074054A (ja) 2011-09-27 2013-04-22 Renesas Electronics Corp 電子装置、配線基板、及び、電子装置の製造方法
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9049791B2 (en) 2013-06-07 2015-06-02 Zhuhai Advanced Chip Carriers & Electronic Substrates Solutions Technologies Co. Ltd. Terminations and couplings between chips and substrates
CN104241281B (zh) 2013-06-18 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9478443B2 (en) 2014-08-28 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Semiconductor package and method of forming the same
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
JP6531603B2 (ja) 2015-10-01 2019-06-19 富士通株式会社 電子部品、電子装置及び電子装置の製造方法
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
KR101933408B1 (ko) 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US10165682B2 (en) 2015-12-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the pad for bonding integrated passive device in InFO package
US10312205B2 (en) 2016-06-23 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102005352B1 (ko) 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지
US10229789B2 (en) 2016-10-28 2019-03-12 Samsung Electro-Mechanics Co., Ltd. Multilayer thin-film capacitor
KR101872613B1 (ko) 2016-10-28 2018-08-02 삼성전기주식회사 다층 박막 커패시터
US10074597B2 (en) 2017-01-20 2018-09-11 Infineon Technologies Austria Ag Interdigit device on leadframe for evenly distributed current flow
US10840227B2 (en) 2017-11-02 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump-metallization structure and redistribution layer design for integrated fan-out package with integrated passive device
US10651053B2 (en) 2017-11-22 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded metal insulator metal structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015113185A1 (de) 2015-07-31 2017-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung

Also Published As

Publication number Publication date
DE102019101999A1 (de) 2020-04-02
US20230110420A1 (en) 2023-04-13
US11842993B2 (en) 2023-12-12

Similar Documents

Publication Publication Date Title
DE102010038264B4 (de) Induktoren und Verfahren für integrierte Schaltungen
DE102006057332B4 (de) Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip
DE102012003545B4 (de) Verfahren zur Herstellung einer Unterhöckerstruktur mit einem Kondensator beim Wafer Level Packaging und Unterhöckerstruktur mit einem Kondensator
DE10340391A1 (de) Induktor mit geringem Energieverlust
DE10392479T5 (de) Spiralförmige Induktionsspule und Übertrager
DE112021003117T5 (de) Integrierter Induktor mit einem gestapelten Metalldraht
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102014103294A1 (de) Kondensatoren in integrierten Schaltungen und Verfahren zu deren Herstellung
DE102014103050A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102020105134A1 (de) Halbleiterpackage und herstellungsverfahren
DE102008050063A1 (de) Chipinduktionsspule
DE112004002466B4 (de) Vorrichtung und Verfahren zur verbesserten Energieführung
DE102012103571B4 (de) Halbleiterstruktur mit Silicium-Durchkontaktierung und verringerter Elektromigration sowie Verfahren zur Herstellung einer solchen
DE102011056403B4 (de) Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies
DE102019101999B4 (de) Halbleitervorrichtung mit mehreren polaritätsgruppen
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE102015107974A1 (de) Induktivität und Verfahren zur Bildung einer Induktivität
US11527525B2 (en) Semiconductor device with multiple polarity groups
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE102013019513A1 (de) Dreidimensionaler aufbau von siliziumdurchführungen
DE102013113678B4 (de) Dreidimensionaler integrierter Schaltungskondensator
DE112020006535T5 (de) Techniken zur herstellung von integrierten induktor-kondensator-oszillatoren und zugehörige verfahren, oszillatoren, halbleitervorrichtungen, systems-on-chips und andere systeme
DE102008046761B4 (de) Halbleiterbauelement mit leitfähiger Verbindungsanordnung und Verfahren zur Bildung eines Halbleiterbauelements
DE102014107018A1 (de) Halbleitervorrichtung mit lötbaren und bondbaren elektrischen Kontaktplättchen
DE102018123859B4 (de) Halbleitervorrichtungen und Verfahren zur Bildung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023520000

Ipc: H01L0023522000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final