DE102012103571B4 - Halbleiterstruktur mit Silicium-Durchkontaktierung und verringerter Elektromigration sowie Verfahren zur Herstellung einer solchen - Google Patents

Halbleiterstruktur mit Silicium-Durchkontaktierung und verringerter Elektromigration sowie Verfahren zur Herstellung einer solchen Download PDF

Info

Publication number
DE102012103571B4
DE102012103571B4 DE102012103571A DE102012103571A DE102012103571B4 DE 102012103571 B4 DE102012103571 B4 DE 102012103571B4 DE 102012103571 A DE102012103571 A DE 102012103571A DE 102012103571 A DE102012103571 A DE 102012103571A DE 102012103571 B4 DE102012103571 B4 DE 102012103571B4
Authority
DE
Germany
Prior art keywords
electrically conductive
contact
tsv
semiconductor structure
conductive pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012103571A
Other languages
English (en)
Other versions
DE102012103571A1 (de
Inventor
Michael Jay Shapiro
Thomas Anthony Wassick
Mario J. Interrante
Gary LaFontant
Bucknell C. Webb
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Advanced Technologies Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE102012103571A1 publication Critical patent/DE102012103571A1/de
Application granted granted Critical
Publication of DE102012103571B4 publication Critical patent/DE102012103571B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/0569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Halbleiterstruktur, umfassend: eine Silicium-Durchkontaktierung (TSV), welche sich durch die Halbleiterstruktur erstreckt; eine elektrisch leitende Kontaktfläche an einer Oberfläche der Halbleiterstruktur, wobei die TSV in Kontakt mit einer ersten Seite der elektrisch leitenden Kontaktfläche endet; eine Passivierungsschicht, welche die elektrisch leitende Kontaktfläche bedeckt, wobei die Passivierungsschicht eine Vielzahl von Öffnungen aufweist; und eine Vielzahl elektrisch leitender Strukturen, welche in der Vielzahl von Öffnungen und in Kontakt mit einer zweiten Seite der elektrisch leitenden Kontaktfläche ausgebildet sind, wobei der Kontakt der Vielzahl elektrisch leitender Strukturen mit der elektrisch leitenden Kontaktfläche in Bezug auf den Kontakt der TSV mit der elektrisch leitenden Kantaktfläche versetzt ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die beispielhaften Ausführungsformen betreffen allgemein dreidimensionale integrierte Halbleiterstrukturen und insbesondere dreidimensionale integrierte Halbleiterstrukturen mit Silicium-Durchkontaktierungsstrukturen und Passivierung durch Versatz zur Verringerung der Elektromigration.
  • In der Halbleitertechnologie stellt eine Silicium-Durchkontaktierung (through silicon via, TSV), die auch als Substratdurchkontaktierung bekannt ist, ein auf einem Halbleitersubstrat (Wafer/Chip) gebildetes leitendes Element dar. Das TSV-Element verläuft senkrecht durch das Halbleitersubstrat, bietet ein Montageverfahren für Wafer-/Chipstapel und ermöglicht eine elektrische Verbindung zwischen Schaltkreisen auf einzelnen Wafern oder Chips.
  • Aus US 7 317 256 B2 ist beispielsweise eine Struktur zur Bündelung von elektronischen Baugruppen bekannt, Hierbei besitzt ein erstes Leiterplättchen eine Silizium-Durchkontaktierung, welche durch das Plättchen hindurch verläuft. Ein zweites Leiterplättchen wird auf der Silizium-Durchkontaktierung des ersten Leiterplättchens abgesetzt. Eine Fassung mit einer Zuführung wird dann an die Silizium-Durchkontaktierung des ersten Leiterplättchens gekoppelt.
  • In US 6 358 333 B2 wird ein Paketstapel mit einer Leiterplatine bekannt. Mindestens zwei Halbleiter-Chips werden auf die Leiterplatine gestapelt, wobei jede erste Umverteilungsleitungen aufweist, welche auf der oberen Oberfläche der Halbleiter-Chips ausgeformt sind und mit Anschlussflächen verbunden sind, sowie Silizium-Durchkontaktierungen, welche durch die Halbleiter-Chips hindurch ausgeformt sind und mit den ersten Umverteilungsleitungen verbunden sind, und zweite Umverteilungsleitungen, welche auf der unteren Oberfläche der Halbleiter-Chips ausgeformt sind und mit den Silizum-Durchkontaktierungen verbunden sind.
  • In US 6 358 333 B2 wird eine Hochleistungs-Einheit beschrieben, in welcher Halbleiter-Chips von unterschiedlicher Größe aufeinander und auf einem Schnittstellen-Substrat gestapelt werden. Die Komunikation zwischen den Chips wird durch Chip-zu-Chip Durchkontaktierungen gewährleistet, welche durch das Material eines jeden Chips hindurch ausgeformt sind. Die Chip-zu-Chip Durchkontaktierungen werden von der Rückseite eines Chips ausgehend durch das Silizium Substrat hindurch ausgeformt, sodass sie an einer ersten Metallisierungsschicht enden und damit eine Verdrahtung des Chips bewirken, wodurch ein Signalpfad zu einem anderen Chip hergestellt wird.
  • Eine TSV kann auf mehrere Arten hergestellt werden. Üblicherweise wird ein Loch in das Halbleitersubstrat und mitunter auch durch eine Leitungsstruktur geätzt. Das Loch kann dann mit verschiedenen Isolierschichten und/oder verschiedenen Metallschichten ausgekleidet werden. Dann wird das Loch mit dem leitenden Material, üblicherweise Kupfer (Cu), ausgefüllt, das zum Hauptbestandteil einer TSV wird. Während manche TSVs in elektrischem Kontakt mit dem Halbleitersubstrat stehen, bleiben andere elektrisch isoliert. Jedes Material innerhalb des geätzten Lochs wird als Teil der TSV angesehen, sodass die vollständige TSV Cu, zuzüglich einer Auskleidung, und eventuell Isolierschichten beinhalten kann.
  • Die TSV kann an einer Kontaktfläche enden. Eine Lötkugel, auch als C-4-Verbindung bezeichnet, kann einen Kontakt zur Kontaktfläche herstellen und die Kontaktfläche eines Halbleiterchips mit einer Kontaktfläche eines anderen Halbleiterchips oder einem Gehäuse verbinden. Auf diese Weise können mehrere Chips auf einem Gehäuse übereinander gestapelt werden und eine dreidimensionale integrierte Siliciumstruktur bilden.
  • Obwohl eine herkömmliche Durchkontaktierung eine gewisse Namensähnlichkeit zur Silicium-Durchkontakierung aufweist, handelt es sich hierbei um eine grundsätzlich andere Struktur mit nur wenigen Gemeinsamkeiten. Eine herkömmliche Durchkontaktierung verbindet Drähte innerhalb eines Schaltkreises oder einer Verbindungsstruktur (wie beispielsweise einem Gehäuse) und kann nur durch eine einzelne dielektrische Schicht verlaufen. Herkömmliche Durchkontaktierungen weisen eine Größenordnung wie die Metallleitungen auf, mit denen sie verbunden sind, schlimmstenfalls generell drei- bis viermal so groß wie die Dicke. Eine TSV, die ein ganzes Halbleitersubstrat durchqueren muss, kann einen bis zu dreißigmal größeren Durchmesser als die herkömmliche Durchkontaktierung aufweisen.
  • Elektromigration kann in jedem stromdurchflossenen leitenden Material vorkommen, beispielsweise in einer TSV-Struktur oder einer Metallisierungsschicht. Die Elektromigration besteht im Transport von Material, die durch die allmähliche Bewegung von Elektronen in einem Leiter verursacht wird. Dieser Materialtransport kann letzten Endes eine Lücke oder eine Leerstelle in dem leitenden Material verursachen, was an anderen Verbindungspunkten zu einem höheren Widerstand, oder zu einer Leitungsunterbrechung führen kann, wenn die Verbindung komplett unterbrochen ist. Es gibt Regeln zum Verhindern des Auftretens solcher Leerstellen, welche die zulässige Stromstärke in einem leitenden Material begrenzen. Solche Grundregeln zur Elektromigration sind in der Technik bestens bekannt.
  • Aus US 2009/0 283 903 A1 ist ein Höcker für ein Halbleiterbündel bekannt, welcher eine Polymer-Schicht mit einer Vielzahl von Durchkantaktierungen auf einem Elektroden-Pad oberhalb eines Halbleiter-Chips aufweist, wodurch der Bereich zur elektrischen Kontaktierung zwischen dem Elektroden-Pad und dem Metall-Höcker vergrößert wird. Weiter stelt der Höcker eine Polymer-Schicht mit einer Vielzahl von Durchkantaktierungen auf einem Umverteilungs-Elektroden-Pad dar, um die Oberfläche einer Verbindung von Elektroden zu vergrößern. Die Vielzahl von Durchkontaktierungen vergrößert die elektrischen und mechanischen Kontaktbereiche, wodurch eine Stromverdrängung vermieden und die Zuverlässigkeit von Verbindungen erhöht wird.
  • In US 7 208 843 B2 wird eine neue Padstruktur für eine Komponente eines integrierten Schaltkreises vorgestellt, welche einer Höcker-Verbindung zur Anbindung an anderer Komponenten eines integrierten Schaltkreises nutzt, welche eine relativ gleichmäßige Verteilung der Stromdichte innerhalb des Höckers der Höcker-Verbindung hervorruft.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die verschiedenen Vorteile und Aufgaben der oben und im Folgenden beschriebenen beispielhaften Ausführungsformen werden gemäß einem ersten Aspekt der beispielhaften Ausführungsformen erreicht durch Bereitstellen einer Halbleiterstruktur, mit einer Silicium-Durchkontaktierung (TSV), welche sich durch die Halbleiterstruktur hindurch erstreckt; einer elektrisch leitenden Kontaktfläche an einer Oberfläche der Halbleiterstruktur, wobei die TSV in Kontakt mit einer ersten Seite der elektrisch leitenden Kontaktfläche endet; einer Passivierungsschicht, welche die elektrisch leitende Kontaktfläche bedeckt, wobei die Passivierungsschicht eine Vielzahl von Öffnungen einweist; und einer Vielzahl elektrisch leitender Strukturen, die in der Vielzahl von Öffnungen gebildet sind und in Kontakt mit einer zweiten Seite der elektrisch leitenden Kontaktfläche stehen, wobei der Kontakt der Vielzahl elektrisch leitender Strukturen mit der elektrisch leitenden Kontaktfläche in Bezug auf den Kontakt der TSV mit der elektrisch leitenden Kontaktfläche versetzt ist.
  • Nach einer Ausführungsform der Erfindung umfasst die Vielzahl elektrisch leitender Strukturen mindestens zwei solcher elektrisch leitender Strukturen.
  • Gemäß einem zweiten Aspekt der beispielhaften Ausführungsformen wird eine Halbleiterstruktur bereitgestellt, die eine Vielzahl übereinander gestapelter Halbleiterchips in einer dreidimensionalen Anordnung beinhaltet. Ein erster Halbleiterchip steht in Kontakt mit einem zweiten Halbleiterchip. Der erste Halbleiterchip beinhaltet eine Silicium-Durchkontaktierung (TSV), welche sich durch den ersten Halbleiterchip hindurch erstreckt; eine elektrisch leitende Kontaktfläche an einer Oberfläche des ersten Halbleiterchips, wobei die TSV in Kontakt mit einer ersten Seite der elektrisch leitenden Kontaktfläche endet; eine Passivierungsschicht, welche die elektrisch leitende Kontaktfläche bedeckt, wobei die Passivierungsschicht eine Vielzahl von Öffnungen aufweist; und eine Vielzahl elektrisch leitender Strukturen, die in der Vielzahl von Öffnungen gebildet sind und in Kontakt mit einer zweiten Seite der elektrisch leitenden Kontaktfläche stehen, wobei der Kontakt der Vielzahl elektrisch leitender Strukturen mit der elektrisch leitenden Kontaktfläche in Bezug auf den Kontakt der TSV mit der elektrisch leitenden Kontaktfläche versetzt ist.
  • Gemäß einem dritten Aspekt der beispielhaften Ausführungsformen wird ein Verfahren zur Verringerung der Elektromigration in einem Halbleiterchip bereitgestellt. Das Verfahren beinhaltet die folgenden Schritte: Erzeugen einer Halbleiterstruktur, mit einer Silicium-Durchkontaktierung (TSV), welche sich durch die Halbleiterstruktur hindurch erstreckt, einer elektrisch leitenden Kontaktfläche an einer Oberfläche der Halbleiterstruktur, wobei die TSV in Kontakt mit einer ersten Seite der elektrisch leitenden Kontaktfläche endet, und einer Passivierungsschicht, welche die elektrisch leitende Kontaktfläche bedeckt; Bilden einer Vielzahl von Öffnungen in der Passivierungsschicht; und Bilden einer Vielzahl elektrisch leitender Strukturen in der Vielzahl von Öffnungen, die in Kontakt mit einer zweiten Seite der elektrisch leitenden Kontaktfläche stehen, wobei der Kontakt der Vielzahl elektrisch leitender Strukturen mit der elektrisch leitenden Kontaktfläche in Bezug auf den Kontakt der TSV mit der elektrisch leitenden Kontaktfläche versetzt ist.
  • KURZBESCHREIBUNG VERSCHIEDENER ZEICHNUNGSANSICHTEN
  • Die als neuartig angesehenen Merkmale der beispielhaften Ausführungsformen und die charakteristischen Elemente der beispielhaften Ausführungsformen werden in den beiliegenden Ansprüchen ausführlich dargelegt. Die Figuren dienen lediglich zur Veranschaulichung und sind nicht maßstabsgerecht gezeichnet. Die beispielhaften Ausführungsformen können sowohl in Bezug auf die Organisation als auch die Verfahrensweise am besten unter Bezug auf die detaillierte Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstanden werden, wobei:
  • 1 eine herkömmliche dreidimensionale (3-D) integrierte Halbleiterstruktur zeigt.
  • 2 eine Querschnittsansicht eines herkömmlichen Halbleiterchips ist, der in der integrierten 3-D-Struktur von 1 verwendet werden kann.
  • 3 eine Ansicht des herkömmlichen Halbleiterchips von 2 von unten ist, bei dem die Lötkugel entfernt wurde.
  • 4 eine Querschnittsansicht einer beispielhaften Ausführungsform eines Halbleiterchips ist, der in der integrierten 3-D-Struktur von 1 verwendet werden kann.
  • 5 eine Ansicht des Halbleiterchips von 4 von unten ist, bei dem die Lötkugel entfernt wurde.
  • 6 eine Modellierung der Elektromigration für den herkömmlichen Halbleiterchip der 2 und 3 zeigt.
  • 7 eine Modellierung der Elektromigration für eine beispielhafte Ausführungsform des Halbleiterchips der 3 und 4 zeigt.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Genauer Bezug nehmend auf die Figuren und insbesondere Bezug nehmend auf 1 wird eine herkömmliche integrierte 3-D-Halbleiterstruktur 100 gezeigt, die eine Verbindungsstruktur oder ein Gehäuse 102, einen mit dem Substrat 102 verbundenen ersten Halbleiterchip 104 und mindestens einen zusätzlichen Halbleiterchip 106 beinhalten kann, der auf den ersten Halbleiterchip 104 gestapelt ist.
  • Bei dem Substrat 102 kann es sich ein beliebiges herkömmliches Halbleitergehäuse einschließlich Kunststoffgehäuse, FR-4-Gehäuse und Keramikgehäuse handeln. Am Boden des Gehäuses 102 können sich Lötkugeln 108 zum Verbinden mit der nächsten Montageebene wie beispielsweise einer Hauptplatine befinden. Auf der Oberseite des Gehäuses 102 können sich (nicht gezeigte) Kontaktflächen zum Aufnehmen des ersten Halbleiterchips 104 befinden. Obwohl die integrierte 3-D-Struktur ein Gehäuse 102 beinhaltet, sollte klar sein, dass das Vorhandensein oder das Fehlen eines Gehäuses irgendeiner Art für die beispielhaften Ausführungsformen nicht wichtig ist.
  • Der erste Halbleiterchip 104 kann Lötkugeln zum Verbinden des Halbleiterchips 104 mit den (nicht gezeigten) Kontaktflächen auf dem Gehäuse 102 beinhalten. Der Halbleiterchip 104 kann auch eine oder mehrere TSVs 112 zum Bereitstellen von Strom- oder Signalleitungen zwischen dem Gehäuse 102 und dem zweiten Halbleiterchip 106 beinhalten.
  • Auf den ersten Halbleiterchip 104 ist ein zweiter Halbleiterchip 106 gestapelt, der ebenfalls Lötkugeln 114 zum Verbinden des zweiten Halbleiterchips 106 mit (nicht gezeigten) Kontaktflächen auf dem ersten Halbleiterchip 104 aufweisen kann. Der zweite Halbleiterchip 106 kann auch eine oder mehrere TSVs 116 zum Bereitstellen von Strom- oder Signalleitungen zwischen dem ersten Halbleiterchip 104 und beliebigen zusätzlichen Halbleiterchips 120 aufweisen, die in der integrierten 3-D-Halbleiterstruktur 100 vorkommen können. Auch die beliebigen zusätzlichen Halbleiterchips 120 können solche TSVs aufweisen.
  • Bezug nehmend auf 2 wird eine vergrößerte Querschnittsansicht eines herkömmlichen Halbleiterchips 200 gezeigt. Bei dem Halbleiterchip 200 kann es sich um einen der in 1 gezeigten Halbleiterchips handeln, jedoch dient dieser nur zur Veranschaulichung und ist nicht als Einschränkung zu verstehen, und der Halbleiter 200 stellt einen Teil des ersten Halbleiterchips 104 dar. Der Halbleiterchip 200 kann eine Kontaktfläche 202, eine Passivierungsschicht 204, die eine Öffnung 206 oberhalb der Kontaktfläche 202 definiert, und eine Lötkugel 208 zum Verbinden des Halbleiterchips 200 mit einem Gehäuse oder einem anderen Halbleiterchip beinhalten. Bei den Werkstoffen, welche die Kontaktfläche 202 und die Passivierungsschicht 204 umfassen, kann es sich üblicherweise um metallische Werkstoffe (zum Beispiel Kupfer) bzw. um nichtmetallische Werkstoffe (zum Beispiel Nitrid oder Oxid) handeln, die für die beispielhaften Ausführungsformen nicht wichtig sind.
  • Der Halbleiterchip 200 beinhaltet ferner eine TSV 210, die an einem Ende einer ersten Seite der Kontaktfläche 202 endet. Die TSV 210 an einem anderen Ende kann ebenfalls an einer (nicht gezeigten) Kontaktfläche enden. Die Öffnung 206 befindet sich an einer zweiten Seite der Kontaktfläche 202. Zu beachten ist, dass die Grundfläche der TSV 210 ungefähr auf die Mitte der Öffnung 206 ausgerichtet ist, was am besten in 3 zu erkennen ist.
  • 3 veranschaulicht eine Ansicht des Halbleiterchips 200 von unten, wobei die Lötkugel 208 entfernt wurde. Die Öffnung 206 der Passivierungsschicht 204 lässt die Kontaktfläche 202 frei, um sie mit der Lötkugel 208 zu verbinden. Die gestrichelt angedeutete Grundfläche der TSV 210 liegt innerhalb der Öffnung 206.
  • Das Design des Halbleiterchips 200 bewirkt an der Kontaktfläche 202 eine hohe Stromdichte, was zu Elektromigrationsproblemen führen kann.
  • Elektromigration und hohe Stromstärken in Chip-Chip- und Chip-Gehäuse-Verbindungen können bei Hochleistungselektronik ein Problem darstellen. Das Problem kann sich in integrierten 3-D-Halbleiterstrukturen noch verschärfen, da durch den unteren Chip möglicherweise der ganze Strom für all die anderen Chips im Stapel fließt. Ein weiteres Problem in integrierten 3-D-Halbleiterstrukturen besteht darin, dass die TSV oft direkt unter einer Kontaktfläche ausgerichtet ist. Der Strom wird auf den TSV-Bereich konzentriert, da zwischen der äußeren Schicht des Chips und dem Ende der TSV nur wenige Leitungen liegen.
  • Die beispielhaften Ausführungsformen sind so gewählt worden, dass sie die mit der Elektromigration verbundenen Probleme herkömmlicher integrierter 3-D-Halbleiterstrukturen lösen.
  • Bezug nehmend auf 4 wird nun eine vergrößerte Querschnittsansicht einer beispielhaften Ausführungsform eines Halbleiterchips 400 gezeigt. Der Halbleiterchip 400 kann durch einen oder alle in 1 gezeigten Halbleiterchips ersetzt werden. Besonders bevorzugt bildet der Halbleiterchip 400 den unteren Chip einer integrierten 3-D-Halbleiterstruktur, da dort die Stromdichte an der Kontaktfläche am höchsten und somit die Elektromigration am stärksten sein kann. Der Halbleiterchip 400 kann eine Kontaktfläche 402, eine Passivierungsschicht 404, welche die Öffnungen 406 oberhalb der Kontaktfläche 402 definiert, und eine Lötkugel 408 zum Verbinden des Halbleiterchips 400 mit einem Gehäuse oder einem anderen Halbleiterchip beinhalten. Bei den Werkstoffen, welche die Kontaktfläche 402 und die Passivierungsschicht 404 umfassen, kann es sich um metallische Werkstoffe (zum Beispiel Kupfer) bzw. um nichtmetallische Werkstoffe (zum Beispiel Nitrid oder Oxid) handeln, die jedoch für die beispielhaften Ausführungsformen nicht wichtig sind.
  • Der Halbleiterchip 400 beinhaltet ferner eine TSV 410, die an einem Ende einer ersten Seite 416 der Kontaktfläche 402 endet. Die TSV 410 an einem anderen Ende kann ebenfalls an einer (nicht gezeigten) Kontaktfläche enden. Die Öffnungen 406 befinden sich an einer zweiten Seite 418 der Kontaktfläche 402. Bei den beispielhaften Ausführungsformen ist die Grundfläche der TSV 410 gegenüber den Öffnungen 406 versetzt, was am besten in 5 zu erkennen ist. Die Grundfläche der TSV 410 kann als die Kontaktfläche auf der ersten Seite 416 der Kontaktfläche 402 definiert werden, die der zweiten Seite 418 der Kontaktfläche 402 gegenüber liegt, welche die TSV 410 einnähme, wenn sie sich in Kontakt mit der zweiten Seite 418 der Kontaktfläche 402 befände.
  • 5 veranschaulicht eine Ansicht des Halbleiterchips 400 von unten, wobei die Lötkugel 408 entfernt wurde. Die Öffnungen 406 der Passivierungsschicht 404 lassen die Kontaktfläche 402 zum Verbinden mit der Lötkugel 408 frei. Die gestrichelt angedeutete Grundfläche der TSV 410 ist gegenüber den Öffnungen 406 versetzt und wird durch die Passivierungsschicht 404 bedeckt. Zur Veranschaulichung und nicht als Einschränkung zu verstehen sind in 5 vier Öffnungen 406 gezeigt. Es können mehr als vier Öffnungen 406 oder weniger als vier Öffnungen 406 vorhanden sein, mindestens aber sollten zwei solcher Öffnungen 406 vorhanden sein.
  • Die Öffnungen 406 können symmetrisch um die Grundfläche der TSV 400 herum angeordnet sein. Das heißt, die Öffnungen 406 können äquidistant in einem durch die Pfeile 412 angezeigten Abstand von der Grundfläche der TSV 410 sowie äquidistant im einem durch die Pfeile 414 angezeigten Abstand von den Kanten der Kontaktfläche 402 angeordnet sein. Die Öffnungen 406 müssen in einem Mindestabstand 412 von der Grundfläche der TSV 410 angeordnet sein, um eine Stromdichte zu verhindern, die zu einer Verschärfung der Probleme der Elektromigration führt.
  • Gemäß beispielhaften Ausführungsformen tritt der Strom aus der TSV 410 an der Kontaktfläche 402 aus, wandert quer (horizontal) entlang der Kontaktfläche 402 und dann durch die Öffnungen 406 in die Lötkugel 408. Somit kann eine hohe Stromdichte an der Kontaktstelle der TSV 410 mit der Kontaktfläche 402 vermieden werden.
  • Zur Veranschaulichung und nicht als Einschränkung zu verstehen kann die TSV 410 einen Durchmesser von ungefähr 20 Mikrometer und deshalb auch eine Grundfläche von ungefähr 20 Mikrometer auf der zweiten Seite 418 der Kontaktfläche 402 aufweisen. Zur Veranschaulichung und nicht als Einschränkung zu verstehen können die in 5 gezeigten vier Öffnungen 406 dann einen Durchmesser von ungefähr 18 Mikrometer aufweisen und von der Grundfläche der TSV 410 in einem Abstand von ungefähr 5 Mikrometer (Abstand 412 in 5) sowie von den Kanten der Kontaktfläche 402 in einem Abstand von ungefähr 4 Mikrometer (Abstand 414 in 5) angeordnet sein.
  • Anhand der Zehren der vorliegenden Erfindung kann ein Fachmann die optimale Größe der Öffnungen 406, ihres Abstands von der Grundfläche der TSV 410 (Abstand 412) und ihres Abstands von den Kanten der Kontaktfläche 402 (Abstand 414) wählen. Um in der Mitte der Kontaktfläche 402 eine zu hohe Stromdichte zu vermeiden, darf auch dann der Abstand 412 nicht gleich null oder negativ sein, weil dann die Öffnungen an die Grundfläche der TSV 410 angrenzen oder mit ihr überlappen könnten.
  • Es wurde eine Modellierung der Elektromigration für ein Design durchgeführt, bei der die Öffnung der Passivierungsschicht wie bei dem in den 2 und 3 gezeigten herkömmlichen Design direkt oberhalb der Grundfläche der TSV lag. Bei der Simulation wurde davon ausgegangen, dass die TSV einen Strom von 300 mA (Milliampere) und einen Durchmesser von 20 μm (Mikrometer) aufweist. Die Öffnung in der Passivierungsschicht oberhalb der TSV wies einen Durchmesser von 45 μm auf. Die Ergebnisse der Modellierung der Elektromigration sind in 6 gezeigt. Die Legende auf der linken Seite von 6 zeigt die Stromdichte an verschiedenen Punkten über 6 hinweg an, wobei die Stromdichte in der Mitte von 6 am höchsten ist. Die Kontaktfläche in 6 wies eine maximale Stromdichte von 112 μA/μm2 (Mikroampere pro Quadratmikrometer) für einen Strom von 300 mA oder von 56 μA/μm2 für einen Strom von 150 mA auf, wobei der Strom auf die Mitte der Kontaktfläche konzentriert war.
  • Es wurde eine weitere Modellierung der Elektromigration für ein Design mit vier Öffnungen in der Passivierungsschicht durchgeführt, die wie bei der in den 4 und 5 gezeigten beispielhaften Ausführungsform gegenüber der Grundfläche der TSV versetzt sind. Bei der Simulation wurde angenommen, dass die TSV einen Strom von 150 mA und einen Durchmesser von 20 μm aufweist. Die Passivierungsschicht wies 4 Öffnungen mit einem Durchmesser von ungefähr 18 μm auf, wobei jede der Öffnungen von der Grundfläche der TSV in einem Abstand von ungefähr 5 μm (Abstand 412 in 5) und von den Kanten der Kontaktfläche in einem Abstand von ungefähr 4 μm (Abstand 414 in 5) angeordnet war. Die Ergebnisse der Modellierung der Elektromigration sind in 7 dargestellt. Die Legende auf der linken Seite von 7 zeigt die Stromdichte an verschiedenen Punkten über 7 hinweg an, wobei die höchste Stromdichte gegenüber der Mitte von 7 versetzt ist. Die Kontaktfläche in 7 weist eine Stromdichte von 36 μA/μm2 für einen Strom von 150 mA auf, wobei der Strom stärker über die Kontaktfläche verteilt ist.
  • Der Vergleich der Ausführungsform nach dem Stand der Technik von 6 mit der beispielhaften Ausführungsform von 7 zeigt, dass die Stromdichte um ungefähr 35% verringert wurde.
  • Für den Fachmann ist es bei Berücksichtigung dieser Offenbarung offensichtlich, dass über die hier eingehend beschriebenen Ausführungsformen hinaus weitere Modifikationen an den beispielhaften Ausführungsformen vorgenommen werden können, ohne vom Geist der Erfindung abzuweichen.

Claims (15)

  1. Halbleiterstruktur, umfassend: eine Silicium-Durchkontaktierung (TSV), welche sich durch die Halbleiterstruktur erstreckt; eine elektrisch leitende Kontaktfläche an einer Oberfläche der Halbleiterstruktur, wobei die TSV in Kontakt mit einer ersten Seite der elektrisch leitenden Kontaktfläche endet; eine Passivierungsschicht, welche die elektrisch leitende Kontaktfläche bedeckt, wobei die Passivierungsschicht eine Vielzahl von Öffnungen aufweist; und eine Vielzahl elektrisch leitender Strukturen, welche in der Vielzahl von Öffnungen und in Kontakt mit einer zweiten Seite der elektrisch leitenden Kontaktfläche ausgebildet sind, wobei der Kontakt der Vielzahl elektrisch leitender Strukturen mit der elektrisch leitenden Kontaktfläche in Bezug auf den Kontakt der TSV mit der elektrisch leitenden Kantaktfläche versetzt ist.
  2. Halbleiterstruktur nach Anspruch 1, wobei die Vielzahl elektrisch leitender Strukturen durch einen vorgegebenen Abstand von einer Kante der elektrisch leitenden Kontaktfläche beabstandet sind.
  3. Halbleiterstruktur nach Anspruch 1, wobei die Vielzahl elektrisch leitender Strukturen durch einen vorgegebenen Abstand von der TSV beabstandet sind.
  4. Halbleiterstruktur nach Anspruch 1, wobei die TSV eine Grundfläche in Bezug auf die elektrisch leitende Kontaktfläche aufweist, die als die Kontaktfläche der TSV auf der ersten Seite der elektrisch leitenden Kontaktfläche definiert ist und der zweiten Seite der elektrisch leitenden Kontaktfläche gegenüber liegt, welche die TSV einnähme, wenn sie sich in Kontakt mit der zweiten Seite der elektrisch leitenden Kontaktfläche befände, und wobei die Vielzahl elektrisch leitender Strukturen Öffnungen nicht mit der Grundfläche der TSV in Kontakt stehen oder diese überlappen.
  5. Halbleiterstruktur nach Anspruch 1, wobei ein Strom von der Halbleiterstruktur durch die TSV, quer um eine vorgegebene Strecke entlang der elektrisch leitenden Kontaktfläche und dann durch die Vielzahl elektrisch leitender Strukturen wandert.
  6. Halbleiterstruktur, umfassend: eine Vielzahl übereinander gestapelter Halbleiterchips in einer dreidimensionalen Anordnung; einen ersten Halbleiterchip in Kontakt mit einem zweiten Halbleiterchip, wobei der erste Halbleiterchip Folgendes umfasst: eine Silicium-Durchkontaktierung (TSV), welche sich durch den ersten Halbleiterchip hindurch erstreckt; eine elektrisch leitende Kontaktfläche an einer Oberfläche des ersten Halbleiterchips, wobei die TSV in Kontakt mit einer ersten Seite der elektrisch leitenden Kontaktfläche endet; eine Pasivierungsschicht, welche die elektrisch leitende Kontaktfläche bedeckt, wobei die Passivierungsschicht eine Vielzahl von Öffnungen aufweist; und eine Vielzahl elektrisch leitender Strukturen, welche in der Vielzahl von Öffnungen und in Kontakt mit einer zweiten Seite der elektrisch leitenden Kontaktfläche ausgebildet sind, wobei der Kontakt der Vielzahl elektrisch leitender Strukturen mit der elektrisch leitenden Kontaktfläche in Bezug auf den Kontakt der TSV mit der elektrisch leitenden Kontaktfläche versetzt ist.
  7. Halbleiterstruktur nach Anspruch 6, wobei der zweite Halbleiterchip umfasst eine Silicium-Durchkontaktierung (TSV), welche sich durch den zweiten Halbleiterchip hindurch erstreckt; eine elektrisch leitende Kontaktfläche an einer Oberfläche des zweiten Halbleiterchips, wobei die TSV in Kontakt mit einer ersten Seite der elektrisch leitenden Kontaktfläche endet; eine Passivierungsschicht, welche die elektrisch leitende Kontaktfläche bedeckt, wobei die Passivierungsschicht eine Vielzahl von Öffnungen aufweist; und eine Vielzahl elektrisch leitender Strukturen, welche in der Vielzahl von Öffnungen und in Kontakt mit einer zweiten Seite der elektrisch leitenden Kontaktfläche ausgebildet sind, wobei der Kontakt der Vielzahl elektrisch leitender Strukturen mit der elektrisch leitenden Kontaktfläche in Bezug auf den Kontakt der TSV mit der elektrisch leitenden Kontaktfläche versetzt ist.
  8. Halbleiterstruktur nach Anspruch 6, wobei die Vielzahl elektrisch leitender Strukturen durch einen vorgegebenen Abstand von einer Kante der elektrisch leitenden Kontaktfläche beabstandet sind.
  9. Halbleiterstruktur nach Anspruch 6, wobei die Vielzahl elektrisch leitender Strukturen um einen vorgegebenen Abstand gegenüber der TSV versetzt sind.
  10. Halbleiterstruktur nach Anspruch 6, wobei die TSV eine Grundfläche in Bezug auf die elektrisch leitende Kontaktfläche aufweist, die als die Kontaktfläche der TSV auf der ersten Seite der elektrisch leitenden Kontaktfläche definiert ist, die der zweiten Seite der elektrisch leitenden Kontaktfläche gegenüber liegt, welche die TSV einnähme, wenn sie sich in Kontakt mit der zweiten Seite der elektrisch leitenden Kontaktfläche befände, und wobei die Vielzahl elektrisch leitender Strukturen Öffnungen nicht mit der Grundfläche der TSV in Kontakt stehen oder mit ihr überlappen.
  11. Halbleiterstruktur nach Anspruch 6, wobei die Vielzahl elektrisch leitender Strukturen mindestens zwei solcher elektrisch leitender Strukturen umfassen.
  12. Halbleiterstruktur nach Anspruch 6, wobei ein Strom von der Halbleiterstruktur durch die TSV, quer um eine vorgegebene Strecke entlang der elektrisch leitenden Kontaktfläche und dann durch die Vielzahl elektrisch leitender Strukturen wandert.
  13. Halbleiterstruktur nach Anspruch 6, wobei die Vielzahl elektrisch leitender Strukturen einen elektrischen Kontakt mit dem zweiten Halbleiterchip herstellt.
  14. Halbleiterstruktur nach Anspruch 6, die ferner ein Gehäusesubstrat umfasst, und wobei die Vielzahl elektrisch leitender Strukturen einen elektrischen Kontakt mit dem Gehäusesubstrat herstellt.
  15. Verfahren zur Herstellung einer Halbleiterstruktur mit veringerter Elektromigration, wobei das Verfahren die folgenden Schritte umfasst: Erzeugen einer Halbleiterstruktur mit einer Silicium-Durchkontaktierung (TSV), welche sich durch die Halbleiterstruktur hindurch erstreckt, einer elektrisch leitenden Kontaktfläche an einer Oberfläche der Halbleiterstruktur, wobei die TSV in Kontakt mit einer ersten Seite der elektrisch leitenden Kontaktfläche endet, und einer Passivierungsschicht, welche die elektrisch leitende Kontaktfläche bedeckt; Bilden einer Vielzahl von Öffnungen in der Passivierungsschicht; und Bilden einer Vielzahl elektrisch leitender Strukturen in der Vielzahl von Öffnungen, die sich in Kontakt mit einer zweiten Seite der elektrisch leitenden Kontaktfläche befinden, wobei der Kontakt der Vielzahl elektrisch leitender Strukturen mit der elektrisch leitenden Kontaktfläche in Bezug auf den Kontakt der TSV mit der elektrisch leitenden Kontaktfläche versetzt ist.
DE102012103571A 2011-05-19 2012-04-24 Halbleiterstruktur mit Silicium-Durchkontaktierung und verringerter Elektromigration sowie Verfahren zur Herstellung einer solchen Active DE102012103571B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/111,283 2011-05-19
US13/111,283 US8487447B2 (en) 2011-05-19 2011-05-19 Semiconductor structure having offset passivation to reduce electromigration

Publications (2)

Publication Number Publication Date
DE102012103571A1 DE102012103571A1 (de) 2012-11-22
DE102012103571B4 true DE102012103571B4 (de) 2013-12-05

Family

ID=46330695

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012103571A Active DE102012103571B4 (de) 2011-05-19 2012-04-24 Halbleiterstruktur mit Silicium-Durchkontaktierung und verringerter Elektromigration sowie Verfahren zur Herstellung einer solchen

Country Status (4)

Country Link
US (1) US8487447B2 (de)
CN (1) CN102790030B (de)
DE (1) DE102012103571B4 (de)
GB (1) GB2491446B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8637353B2 (en) * 2011-01-25 2014-01-28 International Business Machines Corporation Through silicon via repair
US9318414B2 (en) 2013-10-29 2016-04-19 Globalfoundries Inc. Integrated circuit structure with through-semiconductor via
US9318413B2 (en) 2013-10-29 2016-04-19 Globalfoundries Inc. Integrated circuit structure with metal cap and methods of fabrication
US9515035B2 (en) 2014-12-19 2016-12-06 International Business Machines Corporation Three-dimensional integrated circuit integration
US10431537B1 (en) * 2018-06-21 2019-10-01 Intel Corporation Electromigration resistant and profile consistent contact arrays

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538333B2 (en) * 2000-06-16 2003-03-25 Chartered Semiconductor Manufacturing Ltd. Three dimensional IC package module
US7208843B2 (en) * 2005-02-01 2007-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Routing design to minimize electromigration damage to solder bumps
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7598617B2 (en) * 2006-03-17 2009-10-06 Hynix Semiconductor Inc. Stack package utilizing through vias and re-distribution lines
US20090283903A1 (en) * 2005-12-02 2009-11-19 Nepes Corporation Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1432293A4 (de) * 2001-09-28 2005-12-07 Ibiden Co Ltd Leiterplatte und herstellungsverfahren für die leiterplatte
US6919639B2 (en) 2002-10-15 2005-07-19 The Board Of Regents, The University Of Texas System Multiple copper vias for integrated circuit metallization and methods of fabricating same
US6822327B1 (en) 2003-06-13 2004-11-23 Delphi Technologies, Inc. Flip-chip interconnected with increased current-carrying capability
US7199035B2 (en) 2004-06-28 2007-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect junction providing reduced current crowding and method of manufacturing same
US20060211167A1 (en) 2005-03-18 2006-09-21 International Business Machines Corporation Methods and systems for improving microelectronic i/o current capabilities
US7501708B2 (en) 2006-07-31 2009-03-10 International Business Machines Corporation Microelectronic device connection structure
US7569475B2 (en) 2006-11-15 2009-08-04 International Business Machines Corporation Interconnect structure having enhanced electromigration reliability and a method of fabricating same
US7514797B2 (en) 2007-05-31 2009-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die wafer level packaging
US7902069B2 (en) 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
US7911803B2 (en) 2007-10-16 2011-03-22 International Business Machines Corporation Current distribution structure and method
US8227902B2 (en) * 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US8114768B2 (en) 2008-12-29 2012-02-14 International Business Machines Corporation Electromigration resistant via-to-line interconnect
US8058102B2 (en) 2009-11-10 2011-11-15 Advanced Chip Engineering Technology Inc. Package structure and manufacturing method thereof
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538333B2 (en) * 2000-06-16 2003-03-25 Chartered Semiconductor Manufacturing Ltd. Three dimensional IC package module
US7208843B2 (en) * 2005-02-01 2007-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Routing design to minimize electromigration damage to solder bumps
US7317256B2 (en) * 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US20090283903A1 (en) * 2005-12-02 2009-11-19 Nepes Corporation Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same
US7598617B2 (en) * 2006-03-17 2009-10-06 Hynix Semiconductor Inc. Stack package utilizing through vias and re-distribution lines

Also Published As

Publication number Publication date
US20120292779A1 (en) 2012-11-22
CN102790030B (zh) 2015-06-17
GB2491446A (en) 2012-12-05
GB201207700D0 (en) 2012-06-13
US8487447B2 (en) 2013-07-16
CN102790030A (zh) 2012-11-21
DE102012103571A1 (de) 2012-11-22
GB2491446B (en) 2013-07-10

Similar Documents

Publication Publication Date Title
DE112019003048B4 (de) Multi-chip-packungsstruktur mit einer chip-zwischenverbindungsbrücke, die leistungsverbindungen zwischen chip und packungssubstrat bereitstellt und verfahren für ein aufbauen dieser multi-chip-packungsstruktur
DE102014019379B4 (de) Verpackungsverfahren für eine Halbleitervorrichtung, verpackte Halbleitervorrichtungen, und Designverfahren solcher
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE19781846B4 (de) Schaltungsgehäuse, insbesondere Flip-Chip- oder C4-Gehäuse mit Stromversorgungs- und Masseebenen
DE102020101431A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102013107244A1 (de) Gestapelter Fan-Out-Halbleiterchip
DE102018119133B4 (de) Packaging-Schicht-Induktor und Verfahren zur Herstellung
DE102019128460A1 (de) Halbleiterpackages und verfahren für deren herstellung
DE102007059161A1 (de) Multi-Chip Package Struktur und Verfahren zu deren Herstellung
DE102012103571B4 (de) Halbleiterstruktur mit Silicium-Durchkontaktierung und verringerter Elektromigration sowie Verfahren zur Herstellung einer solchen
DE102020100946B4 (de) Getrenntes strom- und erdungsdesign zur ertragsverbesserung
DE102020108851B4 (de) Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE112021003117T5 (de) Integrierter Induktor mit einem gestapelten Metalldraht
DE112004002466B4 (de) Vorrichtung und Verfahren zur verbesserten Energieführung
DE102016117374A1 (de) Verfahren zur komponentenaufteilung auf system-on-chip und vorrichtung dafür
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102021100457B4 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102011056403B4 (de) Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies
DE102016117031B4 (de) Halbleiterstruktur und Herstellungsverfahren davon
DE112020006801B4 (de) Metall-isolator-metall (mim) kondensator
DE102022100366A1 (de) Vorrichtungen mit siliziumdurchführungen, schutzringe und deren herstellungsverfahren
DE102013113678B4 (de) Dreidimensionaler integrierter Schaltungskondensator

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final

Effective date: 20140306

R081 Change of applicant/patentee

Owner name: TESSERA ADVANCED TECHNOLOGIES, INC., SAN JOSE, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: TESSERA ADVANCED TECHNOLOGIES, INC., SAN JOSE, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US

Owner name: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES , US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: TESSERA ADVANCED TECHNOLOGIES, INC., SAN JOSE, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: TESSERA ADVANCED TECHNOLOGIES, INC., SAN JOSE, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE