DE19781846B4 - Schaltungsgehäuse, insbesondere Flip-Chip- oder C4-Gehäuse mit Stromversorgungs- und Masseebenen - Google Patents

Schaltungsgehäuse, insbesondere Flip-Chip- oder C4-Gehäuse mit Stromversorgungs- und Masseebenen Download PDF

Info

Publication number
DE19781846B4
DE19781846B4 DE19781846A DE19781846A DE19781846B4 DE 19781846 B4 DE19781846 B4 DE 19781846B4 DE 19781846 A DE19781846 A DE 19781846A DE 19781846 A DE19781846 A DE 19781846A DE 19781846 B4 DE19781846 B4 DE 19781846B4
Authority
DE
Germany
Prior art keywords
substrate
conductive plane
conductive
vias
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19781846A
Other languages
English (en)
Other versions
DE19781846T1 (de
Inventor
Ameet Fremont Bhansali
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of DE19781846B4 publication Critical patent/DE19781846B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Schaltungsgehäuse (10) mit einem Substrat (14), das eine erste leitfähige Ebene (24), eine zweite leitfähige Ebene (26), eine Schicht von Signalverteilungsleiterzügen (28), eine erste dielektrische Zwischenschicht (46) zwischen der ersten und der zweiten leitfähigen Ebene, eine zweite dielektrische Zwischenschicht (48) zwischen der zweiten leitfähigen Ebene und der Schicht von Signalverteilungsleiterzügen, eine Mehrzahl von Bondinseln (18) auf einer Oberseite (20) des Substrats (14) und eine Mehrzahl von Durchkontaktierungen (30) aufweist, wobei die Durchkontaktierungen (30) die zweite leitfähige Ebene (26) mit den Bondinseln (18) verbinden und sich durch die erste leitfähige Ebene (24) hindurch erstrecken,
dadurch gekennzeichnet,
daß die Fläche der ersten leitfähigen Ebene (24) vergrößert ist, indem sie die Durchkontaktierungen (30) umgibt und von diesen durch schmale, kreisförmige Beanstandungszwischenräume (40) beabstandet ist, und
daß die Dicke der ersten dielektrischen Zwischenschicht (46) geringer als die der zweiten dielektrischen Zwischenschicht (48) ist.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Schaltungsgehäuse für eine integrierte Schaltung nach dem Oberbegriff des Patentanspruchs 1.
  • Integrierte Schaltungen sind typischerweise in ein Gehäuse aufgenommen, das auf eine gedruckte Schaltungsplatine gelötet wird. Das Gehäuse weist typischerweise mehrere Bondinseln auf, die mit zugehörigen Ausgangsanschlüssen der integrierten Schaltung verbunden sind. Die Bondinseln sind mit externen Gehäusekontakten über interne Stromversorgungs/Masse-Ebenen, Signalleiterzüge und Durchkontaktierungen verbunden. Die Durchkontaktierungen verbinden die Bondinseln und Kontakte mit den verschiedenen internen Leitschichten innerhalb des Substrats des Gehäuses.
  • Ein Schaltungsgehäuse mit den Merkmalen des Oberbegriffs des Patentanspruchs 1 ist z.B. aus der JP 04-361559 A bekannt. Bei dem bekannten Schaltungsgehäuse wird der Isolationsabstand zwischen Leitebenen und Durchkontaktierungssäulen der Spannungsversorgung erhöht, um die Kurzschlußgefahr zu senken.
  • 1 zeigt eine Stromversorgung/Masse-Ebene 2 des Standes der Technik, welche eine Mehrzahl von Kontaktdurchführungen 4 aufweist, die eine Verbindung zu anderen Schichtendes Gehäuses zur Verfügung stellen. Die Ebene 2 weist eine mit dielektrischem Material gefüllte große zentrale Öffnung 6 auf, welche die Durchkontaktierungen 4 von dem leitfähigen Busmaterial separiert. Der dielektrische Zwischenraum vermeidet einen Kurzschluß der Durchkontaktierungen zu der leitfähigen Ebene. Die Ebene kann Leiterzüge 8 enthalten, die einige der Durchkontaktierungen 4 mit dem Stromversorgungs/Masse-Bus verbinden.
  • Die interne Leiterzugführung des Gehäuses erzeugt ein Schaltrauschen (Switchin Noise), das die Geschwindigkeit der integrierten Schaltung begrenzt. Das Schaltrauschen kann besonders kritisch für eine in hohem Maße funktionelle integrierte Schaltung sein, wie beispielsweise einen Mikroprozessor. Es ist folglich erwünscht, das durch das Substrat erzeugte Schaltrauschen zu minimieren.
    •
  • Das Schaltrauschen ist eine Funktion der effektiven Induktivität und Kapazität des Substrats. Das Rauschen sinkt mit einer Erhöhung der Substratkapazität. Es ist erwünscht, ein Flip-Chip-Gehäuse zur Verfügung zu stellen, welches die Kapazität zwischen Masse und Spannungsversorgung erhöht und somit das durch das Gehäuse erzeugte Rauschen minimiert.
  • Diese Aufgabe wird erfindungsgemäß durch ein Schaltungsgehäuse mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte und/oder bevorzugte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
    •
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Vorteile der vorliegenden Erfindung werden für den Durchschnittsfachmann nach Durchsicht der folgenden detaillierten Beschreibung und der begleitenden Zeichnungen deutlicher.
  • 1 ist eine Schnittansicht von oben, die eine leitfähige Ebene eines bekannten Substrates zeigt.
  • 2 ist eine seitliche Schnittansicht eines erfindungsgemäßen Substrats.
  • 3 ist eine Draufsicht auf eine leitfähige Ebene des Substrats.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Es wird auf die Zeichnungen insbesondere mit Hilfe der Bezugszeichen Bezug genommen. 2 zeigt ein erfindungsgemäßes Gehäuse 10 einer integrierten Schaltung. Das Gehäuse 10 enthält eine integrierte Schaltung 12, die auf einem Substrat 14 montiert ist. Die integrierte Schaltung 12 ist vorzugsweise ein Mikroprozessor. Obwohl eine integrierte Schaltung 12 gezeigt und beschrieben ist, ist es klar, daß das Gehäuse 10 ein beliebiges elektrisches Bauelement enthalten kann. Das Substrat 14 ist typischerweise in einem cofired-Keramikprozeß hergestellt, der im Stand der Technik bekannt ist, obwohl es klar ist, daß das Substrat 14 auch mit Hilfe eines anderen bekannten Verkapselungsmaterials und -prozesses hergestellt sein kann. Beispielsweise kann das Substrat 14 als gedruckte Schaltungsplatine ausgeführt sein.
  • Die integrierte Schaltung 12 weist eine Anzahl von Lothöckern (Bumps) 16 auf, die auf zugehörige Kontaktinseln 18 gelötet sind, die auf der Oberseite 20 des Substrats 14 angeordnet sind. Eine direkt auf einem Substrat montierte integrierte Schaltung wird herkömmlicherweise als "Flip-Chip"- oder "C4"-Gehäuse bezeichnet und ist im Stand der Technik bekannt. Das Gehäuse 10 kann darüber hinaus einen oder meh rere Kondensatoren 22 aufweisen, die auf zugehörige Kontaktinseln 18 des Substrats 14 montiert sind. Die Kondensatoren 22 filtern typischerweise die der integrierten Schaltung 12 zur Verfügung gestellte Betriebsspannung. Obwohl ein Flip-Chip-Gehäuse gezeigt und beschrieben ist, ist es klar, daß die vorliegende Erfindung auch bei anderen Arten von Gehäusen integrierter Schaltungen verwendet werden kann.
  • Das Substrat 14 weist eine erste Spannungsversorgungsebene 24, eine erste Masseebene 26 und erste Schicht von Signalverteilungsleiterzügen 28 auf, die mit den Kondensatoren 22 und der integrierten Schaltung 12 mit Hilfe einer Mehrzahl von Durchkontaktierungen 30 gekoppelt sind. Das Substrat 14 kann darüber hinaus eine zweite Stromversorgungsebene 32, eine zweite Schicht von Signalverteilungsleiterzügen 34 und eine zweite Masseebene 36 aufweisen, die zwischen der ersten Masseebene 26 und einer Unterseite 38 des Substrat 14 angeordnet sind. Die zweite Stromversorgungsebene 32 und die zweite Masseebene 36 sind mit der ersten Stromversorgungsebene 24 bzw. der ersten Masseebene 26 durch eine Mehrzahl von Durchkontaktierungen 30 verbunden. In ähnlicher Weise ist die zweite Schicht von Signalverteilungsleiterzügen 34 mit der ersten Schicht von Verteilungsleiterzügen 28 über Durchkontaktierungen 30 verbunden.
  • Wie es in 3 gezeigt ist, sind die Durchkontaktierungen 30 typischerweise in einer zweidimensionalen Matrix über die Stromversorgungs- und Masseebenen 24, 26, 32 und 34 verteilt. Einige der Durchkontaktierungen 30 sind direkt mit den leitfähigen Ebenen verbunden. Die verbleibenden Durchkontaktierungen 30 sind von den leitfähigen Bussen durch dielektrische Zwischenräume 40 beabstandet. Die dielektrischen Zwischenräume 40 verhindern einen elektrischen Kurzschluß zwischen den Durchkontaktierungen 30 und den leitfähigen Ebenen. Die Zwischenräume 40 sind vorzugsweise kreisförmig und konzentrisch zu den Durchkontaktierungen 30. Bei dem bevorzugten Ausführungsbeispiel sind die Durchkontaktierungen 30 typischerweise 50,8 bis 203,2 μm im Durchmesser und die Zwischenräume sind nicht mehr als 50,8 bis 127 μm im Durchmesser. Die dielektrischen Zwischenräume erzeugen ein "Schweizer Käse"-Erscheinungsbild, welches die Fläche jeder leitfähigen Ebene optimiert. Die Optimierung der Fläche der leitfähigen Ebene minimiert den Widerstand und bringt die Kapazität des Gehäuses auf ein Maximum, wodurch vorteilhafte Impedanzcharakteristika zur Verfügung gestellt werden.
  • Die zweite Stromversorgungsebene 32, die zweite Masseebene 36 und die zweite Schicht von Signalverteilungsleiterzügen 34 sind mit einer Mehrzahl von Pins 42 gekoppelt, die sich von der Unterseite 38 des Substrats 14 her erstrecken. Die Pins 42 greifen typischerweise in einen zugehörigen (nicht gezeigten) Steckplatz ein, der auf einer (nicht gezeigten) externen gedruckten Schaltungsplatine montiert ist. Alternativ können die Pins 42 direkt mit der externen gedruckten Schaltungsplatine verlötet sein. Die Pins 42, die mit der Stromversorgungs- und Masseebene des Substrats gekoppelt sind, werden mit den Stromversorgungs- und Massebussen der externen gedruckten Schaltungsplatine verbunden, um eine Stromversorgung für die integrierte Schaltung 12 zur Verfügung zu stellen. Die Pins 42, die mit den Signalverteilungsleiterzügen des Substrats gekoppelt sind, werden mit digitalen Signalleitungen der externen Schaltungsplatine verbunden, um Signale der integrierten Schaltung zur Verfügung zu stellen. Obwohl Pins 42 gezeigt und beschrieben sind, ist es klar, daß das Gehäuse auch andere Arten externer Kontakte aufweisen kann, wie beispielsweise Lotkugeln.
  • Das Substrat 14 ist so konstruiert, daß es das Schaltrauschen der integrierten Schaltung 12 minimiert. Das Schaltrauschen ist proportional zum Quadrat der elektrischen Frequenz (ω0) und dem Kehrwert der Kapazität (1/C) des elektrischen Pfades. Um das Schaltrauschen zu minimieren, ist es erwünscht, die Kapazität C zu erhöhen. Die Schweizer-Käse-Anordnung der dielektrischen Zwischenräume 40 schafft eine maximale Fläche der leitfähigen Ebene, was die Kapazität erhöhnt und das von dem Gehäuse erzeugte Rauschen reduziert.
  • Die erste Stromversorgungsebene 24 ist von der ersten Masseebene 26 durch eine erste dielektrische Zwischenschicht 46 beabstandet. Die erste Schicht von Signalverteilungsleiterzügen 28 ist von der ersten Masseebene 26 durch eine zweite dielektrische Zwischenschicht 48 beabstandet. Die zweite Stromversorgungsebene 32 ist von der ersten Schicht von Signalverteilungsleiterzügen 28 durch eine dritte dielektrische Zwischenschicht 50 beabstandet. Die zweite Schicht der Signalverteilungsleiterzüge 34 ist von der zweiten Stromversorgungsebene 32 durch eine vierte dielektrische Zwischenschicht 52 beabstandet. Die zweite Masseebene 36 ist von der zweiten Schicht der Signalverteilungsleiterzüge 34 durch eine fünfte dielektrische Zwischenschicht 54 beabstandet. Die erste Stromversorgungsebene und die zweite Masseebene 36 sind von der Oberseite 20 und der Unterseite 38 durch eine sechste 56 bzw. eine siebte 58 dielektrische Zwischenschicht beabstandet.
  • Die erste dielektrische Zwischenschicht 46 hat eine Dicke, die kleiner als die Dicke der anderen dielektrischen Zwischenschichten 48 bis 58 ist. Die relativ dünnere erste dielektrische Zwischenschicht 46 erhöht die Kapazität und die wechselseitige Induktivität zwischen der ersten Stromversorgungsebene 24 und der Masseebene 26. Die höhere Kapazität und wechselseitige Induktivität senken das Schaltrauschen der integrierten Schaltung. Bei dem bevorzugten Ausführungsbeispiel ist die Dicke der ersten dielektrischen Zwischenschicht 46 50,8 μm und die Dicke der zweiten, dritten, vierten, fünften, sechsten und siebten dielektrischen Zwischenschicht ist jeweils 203,2 μm.

Claims (8)

  1. Schaltungsgehäuse (10) mit einem Substrat (14), das eine erste leitfähige Ebene (24), eine zweite leitfähige Ebene (26), eine Schicht von Signalverteilungsleiterzügen (28), eine erste dielektrische Zwischenschicht (46) zwischen der ersten und der zweiten leitfähigen Ebene, eine zweite dielektrische Zwischenschicht (48) zwischen der zweiten leitfähigen Ebene und der Schicht von Signalverteilungsleiterzügen, eine Mehrzahl von Bondinseln (18) auf einer Oberseite (20) des Substrats (14) und eine Mehrzahl von Durchkontaktierungen (30) aufweist, wobei die Durchkontaktierungen (30) die zweite leitfähige Ebene (26) mit den Bondinseln (18) verbinden und sich durch die erste leitfähige Ebene (24) hindurch erstrecken, dadurch gekennzeichnet, daß die Fläche der ersten leitfähigen Ebene (24) vergrößert ist, indem sie die Durchkontaktierungen (30) umgibt und von diesen durch schmale, kreisförmige Beanstandungszwischenräume (40) beabstandet ist, und daß die Dicke der ersten dielektrischen Zwischenschicht (46) geringer als die der zweiten dielektrischen Zwischenschicht (48) ist.
  2. Schaltungsgehäuse (10) nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (14) eine Mehrzahl von weiteren Durchkontaktierungen (30) aufeist, die sich durch die zweite leitfähige Ebene (26) hindurch erstrecken, um die erste leitfähige Ebene (24) mit einer dritten leitfähigen Ebene (32) zu verbinden, wobei die Durchkontaktierungen (30) von der zweiten leitfähigen Ebene (26) durch eine Mehrzahl von kreisförmigen Beabstandungszwischenräumen (40) beabstandet sind.
  3. Schaltungsgehäuse (10) nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (14) eine Mehrzahl von weiteren Durchkontaktierungen (30) aufweist, die die erste leitfähige Ebene mit den Bondinseln (18) verbinden.
  4. Schaltungsgehäuse (10) nach einem der Anprüche 1 bis 3, dadurch gekennzeichnet, daß das Substrat (14) eine Mehrzahl weiterer Durchkontaktierungen (30) aufweist, die die Signalverteilungsleiterzüge (28) mit den Bondinseln (18) verbinden.
  5. Schaltungsgehäuse (10) nach Anspruch 3, dadurch gekennzeichnet, daß auf der Oberseite des Substrats (14) ein Kondensator (22) montiert und mit der ersten und der zweiten leitfähigen Ebene (24, 26) gekoppelt ist.
  6. Schaltungsgehäuse (10) nach einem der Ansprüche 1 bis 5, durch gekennzeichnet, daß die erste leitfähige Ebene (24) der elektrischen Stromversorgung und die zweite leitfähige Ebene (26) der Masse gewidmet ist.
  7. Schaltungsgehäuse (10) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Durchkontaktierungen (30) in einer sich in der Ebene der Schichten erstreckenden zweidimensionalen Matrix von Zeilen und Spalten angeordnet sind.
  8. Schaltungsgehäuse nach (10) einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß auf der Oberseite des Substrats (17) eine integrierte Schaltung (12) montiert ist.
DE19781846A 1996-06-24 1997-06-23 Schaltungsgehäuse, insbesondere Flip-Chip- oder C4-Gehäuse mit Stromversorgungs- und Masseebenen Expired - Lifetime DE19781846B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/669,620 1996-06-24
US08/669,620 US5708296A (en) 1996-06-24 1996-06-24 Power-ground plane for a C4 flip-chip substrate
PCT/US1997/011060 WO1997050123A1 (en) 1996-06-24 1997-06-23 A power-ground plane for a c4 flip-chip substrate

Publications (1)

Publication Number Publication Date
DE19781846B4 true DE19781846B4 (de) 2005-03-31

Family

ID=24687040

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19781846A Expired - Lifetime DE19781846B4 (de) 1996-06-24 1997-06-23 Schaltungsgehäuse, insbesondere Flip-Chip- oder C4-Gehäuse mit Stromversorgungs- und Masseebenen
DE19781846T Withdrawn DE19781846T1 (de) 1996-06-24 1997-06-23 Eine Stromversorgungs/Masse-Ebene für ein C4-Flip-Chip-Substrat

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19781846T Withdrawn DE19781846T1 (de) 1996-06-24 1997-06-23 Eine Stromversorgungs/Masse-Ebene für ein C4-Flip-Chip-Substrat

Country Status (7)

Country Link
US (2) US5708296A (de)
AU (1) AU3504397A (de)
DE (2) DE19781846B4 (de)
GB (1) GB2330235B (de)
MY (1) MY117529A (de)
TW (1) TW350108B (de)
WO (1) WO1997050123A1 (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708296A (en) * 1996-06-24 1998-01-13 Intel Corporation Power-ground plane for a C4 flip-chip substrate
US5898576A (en) * 1996-11-12 1999-04-27 Bay Networks Inc. Printed circuit board including a terminated power plane and method of manufacturing the same
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
JPH10303562A (ja) * 1997-04-30 1998-11-13 Toshiba Corp プリント配線板
US6175161B1 (en) * 1998-05-22 2001-01-16 Alpine Microsystems, Inc. System and method for packaging integrated circuits
US5898217A (en) * 1998-01-05 1999-04-27 Motorola, Inc. Semiconductor device including a substrate having clustered interconnects
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
TW383482B (en) * 1998-02-13 2000-03-01 United Microelectronics Corp Multi-layered metal wiring structure for reducing simultaneous switching noise
US6246112B1 (en) * 1998-06-11 2001-06-12 Intel Corporation Interleaved signal trace routing
WO2000007242A1 (de) * 1998-07-28 2000-02-10 Infineon Technologies Ag Leiterbahnrahmen, platine mit leiterbahnrahmen und verfahren zur herstellung eines leiterbahnrahmens
US6304792B1 (en) * 1998-11-17 2001-10-16 Advanced Micro Devices, Inc. Separation of a multi-layer integrated circuit device and package
JP4246835B2 (ja) * 1999-03-09 2009-04-02 ローム株式会社 半導体集積装置
US6127728A (en) * 1999-06-24 2000-10-03 Lsi Logic Corporation Single reference plane plastic ball grid array package
US6225690B1 (en) 1999-12-10 2001-05-01 Lsi Logic Corporation Plastic ball grid array package with strip line configuration
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6546620B1 (en) 2000-06-29 2003-04-15 Amkor Technology, Inc. Flip chip integrated circuit and passive chip component package fabrication method
US6356453B1 (en) * 2000-06-29 2002-03-12 Amkor Technology, Inc. Electronic package having flip chip integrated circuit and passive chip component
US6380633B1 (en) * 2000-07-05 2002-04-30 Siliconware Predision Industries Co., Ltd. Pattern layout structure in substrate
US6507118B1 (en) 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6775150B1 (en) 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
JP3857042B2 (ja) * 2000-11-27 2006-12-13 富士通テン株式会社 基板構造
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
US7042084B2 (en) * 2002-01-02 2006-05-09 Intel Corporation Semiconductor package with integrated heat spreader attached to a thermally conductive substrate core
US6680530B1 (en) * 2002-08-12 2004-01-20 International Business Machines Corporation Multi-step transmission line for multilayer packaging
US6803649B1 (en) * 2003-05-16 2004-10-12 Intel Corporation Electronic assembly
JP4195883B2 (ja) * 2004-02-04 2008-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層モジュール
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
US7075185B2 (en) * 2004-09-14 2006-07-11 Hewlett-Packard Development Company, L.P. Routing vias in a substrate from bypass capacitor pads
JP2008535207A (ja) 2005-03-01 2008-08-28 エックストゥーワイ アテニュエイターズ，エルエルシー 共平面導体を有する調整器
DE102005046450A1 (de) * 2005-09-28 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Verfahren zu dessen Herstellung und optoelektronisches Bauteil
JP4844080B2 (ja) * 2005-10-18 2011-12-21 日本電気株式会社 印刷配線板及びその電源雑音抑制方法
US8158890B1 (en) * 2008-02-20 2012-04-17 Altera Corporation Method and apparatus for low inductive design pattern
US9565762B1 (en) * 2013-12-06 2017-02-07 Marvell Israel (M.I.S.L) Ltd. Power delivery network in a printed circuit board structure
US20160356842A1 (en) * 2015-06-02 2016-12-08 Advantest Corporation Millimeter wave pogo pin contactor design
US10393772B2 (en) 2016-02-04 2019-08-27 Advantest Corporation Wave interface assembly for automatic test equipment for semiconductor testing
US10381707B2 (en) 2016-02-04 2019-08-13 Advantest Corporation Multiple waveguide structure with single flange for automatic test equipment for semiconductor testing
US10114067B2 (en) 2016-02-04 2018-10-30 Advantest Corporation Integrated waveguide structure and socket structure for millimeter waveband testing
US10944148B2 (en) 2016-02-04 2021-03-09 Advantest Corporation Plating methods for modular and/or ganged waveguides for automatic test equipment for semiconductor testing
US9838076B2 (en) 2016-03-22 2017-12-05 Advantest Corporation Handler with integrated receiver and signal path interface to tester
US10371716B2 (en) 2016-06-29 2019-08-06 Advantest Corporation Method and apparatus for socket power calibration with flexible printed circuit board
US10701794B2 (en) * 2018-10-26 2020-06-30 Pegatron Corporation Printed circuit board and power copper surface configuration method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04361559A (ja) * 1991-06-10 1992-12-15 Ngk Spark Plug Co Ltd 集積回路用パッケージ
US5274337A (en) * 1991-05-03 1993-12-28 Intel Corporation Clock speed limiter for a microprocessor by comparing clock signal with a predetermined frequency
JPH0765883A (ja) * 1993-08-20 1995-03-10 Kel Corp 電気コネクタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
JP3033972B2 (ja) * 1989-06-15 2000-04-17 日本特殊陶業株式会社 アルミナ多層配線基板及びその製造方法
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5708296A (en) * 1996-06-24 1998-01-13 Intel Corporation Power-ground plane for a C4 flip-chip substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274337A (en) * 1991-05-03 1993-12-28 Intel Corporation Clock speed limiter for a microprocessor by comparing clock signal with a predetermined frequency
JPH04361559A (ja) * 1991-06-10 1992-12-15 Ngk Spark Plug Co Ltd 集積回路用パッケージ
US5721453A (en) * 1991-06-10 1998-02-24 Ngk Spark Plug Co., Ltd. Integrated circuit package
JPH0765883A (ja) * 1993-08-20 1995-03-10 Kel Corp 電気コネクタ
US5538433A (en) * 1993-08-20 1996-07-23 Kel Corporation Electrical connector comprising multilayer base board assembly

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
THÜRINGER, Rainer et al. in: Leiterplattentechnik F+11 104 (1996) 11-12, Carl Hauser Verlag München, S. 8-852
THÜRINGER, Rainer et al. in: Leiterplattentechnik F+11 104 (1996) 11-12, Carl Hauser Verlag München,S. 8-852 *

Also Published As

Publication number Publication date
MY117529A (en) 2004-07-31
DE19781846T1 (de) 1999-05-12
GB9828348D0 (en) 1999-02-17
US5886406A (en) 1999-03-23
WO1997050123A1 (en) 1997-12-31
GB2330235A (en) 1999-04-14
AU3504397A (en) 1998-01-14
GB2330235B (en) 2001-04-11
TW350108B (en) 1999-01-11
US5708296A (en) 1998-01-13

Similar Documents

Publication Publication Date Title
DE19781846B4 (de) Schaltungsgehäuse, insbesondere Flip-Chip- oder C4-Gehäuse mit Stromversorgungs- und Masseebenen
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE19650148B4 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE10197124B4 (de) Mehrstufiger elektrischer Kondensator und dafür geeignetes Herstellungsverfahren
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE19520700B4 (de) Halbleiterbausteinanordnung
DE69735318T2 (de) Flip-Chip-Halbleiter mit Teststruktur und seine Herstellung
EP0022176B1 (de) Modul für Schaltungschips
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE10019838A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
DE4325668A1 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE102004012595A1 (de) Interposer, Interposer-Package und diese verwendende Vorrichtung
DE10002852A1 (de) Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE60025796T2 (de) Massebene für ein IC
WO1998007193A1 (de) Multichipmodul
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE69839006T2 (de) Leiterplatte mit durchkontaktierungen
WO2000074446A1 (de) Intelligentes leistungsmodul
DE102012103571B4 (de) Halbleiterstruktur mit Silicium-Durchkontaktierung und verringerter Elektromigration sowie Verfahren zur Herstellung einer solchen
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE4130569A1 (de) Ic-paketiereinrichtung