DE102004012595A1 - Interposer, Interposer-Package und diese verwendende Vorrichtung - Google Patents

Interposer, Interposer-Package und diese verwendende Vorrichtung Download PDF

Info

Publication number
DE102004012595A1
DE102004012595A1 DE102004012595A DE102004012595A DE102004012595A1 DE 102004012595 A1 DE102004012595 A1 DE 102004012595A1 DE 102004012595 A DE102004012595 A DE 102004012595A DE 102004012595 A DE102004012595 A DE 102004012595A DE 102004012595 A1 DE102004012595 A1 DE 102004012595A1
Authority
DE
Germany
Prior art keywords
input
interposer
output
output contacts
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004012595A
Other languages
English (en)
Inventor
William E. Burdick Jun.
James W. Rose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE102004012595A1 publication Critical patent/DE102004012595A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

Es werden ein Interposer (120, 200, 300, 400), ein Interposer-Package (110) und eine diese verwendende Vorrichtungsanordnung (100) geschaffen. Der Interposer (120, 200, 300, 400) weist ein aus Halbleitermaterial bestehendes Substrat mit auf einer ersten Hauptfläche angeordneten ersten Eingangs-/Ausgangskontakten (122, 340, 360) und mit auf einer zweiten Hauptfläche angeordneten zweiten Eingangs-/Ausgangskontakten (126, 330, 415) auf. Die zweiten Eingangs-/Ausgangskontakte sind mit den ersten Eingangs-/Ausgangskontakten elektrisch verbunden (124, 320). Die auf der ersten Hauptfläche des Interposers angeordneten ersten Eingangs-/Ausgangskontakte (122, 240, 360) sind zum Anschluss an Eingangs-/Ausgangskontaktstellen (Pads) (142) einer Vorrichtung (140, 210, 310, 410) bestimmt, an die der Interposer (120, 200, 300, 400) angeschlossen wird. Die auf der zweiten Hauptfläche des Interposer-Substrats angeordneten zweiten Eingangs-/Ausgangskontakte (126, 330, 440) ermöglichen die elektrische Ankopplung an eine Komponente (220), an die der Interposer (120, 200, 300, 400) ebenfalls angeschlossen wird.

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft allgemein das Gebiet elektronischer Verbindungssysteme und mehr im Einzelnen einen Interposer (gelegentlich „Zwischenträger" genannt) und ein Interposer-Package zur Erleichterung des elektrischen Anschlusses bspw. einer unverpackten (nackten) integrierten Schaltungsvorrichtung.
  • Integrierte Schaltungsvorrichtungen können heute mit Strukturmerkmalen einer so kleinen Größe wie 0,1μ, mit Eingangs-/Ausgangskontaktstellen mit einer Teilung (Rastermaß) einer kleinen Größe von 0,2μ oder weniger hergestellt werden. Die Eingangs-/Ausgangskontaktstellen sind bei diesen Vorrichtungen typischerweise im Hinblick auf minimale Verbindungsbedingungen konfiguriert, d.h. die Eingangs-/Ausgangskontaktstellenteilung ist üblicherweise weniger durch die Abstandsmöglichkeiten bei einer Vorrichtung oder einer Wafer als vielmehr durch die möglichen gegenseitigen Abstände der Anschlussverbindungen und/oder die Konfiguration bestimmt. Das gegenwärtige Mindestmaß für flexible Schaltungsverbindungen ist 10μ und für eine flexible Leiterplatte (Printed Circuit Board PCB) 50 μ. Demgemäß bleiben die vorhandenen Verbindungssysteme, die zur Verbindung des Vorrichtungseingangs-/ausgangs mit dem „System"-Eingang/Ausgang verwendet werden, hinter der theoretisch maximalen Dichte integrierter Schaltungen um 100 Prozent (für flexible Verbindungen) und um 500 Prozent (für PCB) zurück. Wenn auch zum Beispiel für Kohlenstoff-Nanoröhrchen (nanotubes) alternative Verbindungssysteme hoher Dichte und mit feiner Kontaktstellenteilung in Betracht gezogen worden sind, so besteht gegenwärtig doch ein Bedürfnis oder eine Dichteschranke bei der Verbindung von Eingangs-/Ausgangsvorrichtungen hoher Dichte mit „Systemen". Diese Behinderung rührt von Beschränkungen hinsichtlich der Funktion, der Möglichkeiten und der Kosten bestehender Verbindungssysteme her.
  • Um kleine Packungsmontageflächen (footprints) und -volumen bei Eingangs-/Ausgangs (I/O)-Einrichtungen hoher Dichte zu erzielen, werden oft Flächenarrayanordnungen (Area Array Configurations) verwendet. Flächenarrays ergeben bessere Eingangs-/Ausgangskontakte für eine gegebene Montagefläche oder einen gegebenen Flächenbereich, d.h. sie haben eine hohe Eingangs-/Ausgangsdichte. Dies gilt insbesondere, wenn die gesamte Oberfläche für den Flächenarrayeingang/ausgang verwendet wird. Wegen der Leitungsführungsmöglichkeiten sowohl bei flexiblen Schaltungen als auch bei PCB-Strukturen ist es oft unmöglich, nicht durchführbar und/oder zu teuer Vorrichtungsanschlusssysteme zu konstruieren, die solche Vorrichtungs-I/O hoher Dichte nach außen führen (d.h. zu einer anderen Vorrichtung, Komponente, Subsysteme, etc. leiten) können. Demgemäß ist die Vorrichtungs-I/O-Menge und -gestaltung wiederum durch die Möglichkeiten und Dichte des Verbindungssystems beschränkt. Außerdem sind Verbindungssysteme hoher Dichte, selbst dann, wenn sie keiner Beschränkung unterworfen sind, oft mit gebräuchlicher Weise verwendeten Anschlüssen für Verbindungen, z.B. Eingangs-/Ausgangsbuchsen, Klemmen, etc. inkompatibel.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung schafft unter einem Aspekt eine Einrichtung, die einen Interposer aufweist, welcher ein aus einem Halbleitermaterial bestehendes Substrat mit ersten Eingangs-/Ausgangskontakten, die auf einer ersten Hauptfläche desselben angeordnet sind und zweite Eingangs-/Ausgangskontakte aufweist, die auf einer zweiten Hauptoberfläche derselben angeordnet sind. Die zweiten Eingangs-/Ausgangskontakte sind mit den ersten Eingangs-/Ausgangskontakten elektrisch verbunden. Die ersten Eingangs-/Ausgangskontakte sind zum Anschluss an Eingangs-/Ausgangskontaktstellen (Pads) einer Vorrichtung eingerichtet, an die der Interposer anzuschließen ist. Die zweiten Eingangs-/Ausgangskontakte, die auf der zweiten Hauptfläche des Substrats des Interposers angeordnet sind, ermöglichen die Ankopplung des Interposers an Kontakte einer Komponente, an die der Interposer ebenfalls angeschlossen werden kann.
  • Unter einem anderen Aspekt wird eine Einrichtung oder ein Aufbau (Struktur) geschaffen, die eine integrierte Schaltungsvorrichtung aufweist, welche ein Substrat mit auf einer ihrer Oberflächen angeordneten Eingangs-/Ausgangskontaktstellen hat. Die Einrichtung beinhaltet außerdem einen Interposer mit einem aus einem Halbleitermaterial bestehenden Substrat und mit ersten Eingangs-Ausgangskontakten, die auf einer ersten Hauptfläche desselben angeordnet sind und mit zweiten Eingangs-Ausgangskontakten, die auf einer zweiten Hauptfläche desselben angeordnet sind. Die zweiten Eingangs-/Ausgangskontakte sind mit den ersten Eingangs-/Ausgangskontakten elektrisch verbunden. Die auf der ersten Hauptoberfläche des Substrats angeordneten ersten Eingangs-/Ausgangskontakte sind an die Eingangs-/Ausgangskontaktstellen (Pads) der integrierten Schaltungsvorrichtung elektrisch angeschlossen und die auf der zweiten Hauptoberfläche angeordneten zweiten Eingangs-/Ausgangskontakte erleichtern die Ankupplung an Kontakte einer Komponente, an die der Interposer ebenfalls angeschlossen werden kann.
  • Verfahren zur Herstellung und zum Anschluss der oben zusammengefasst dargestellten Einrichtung werden hier ebenfalls beschrieben und beansprucht. Außerdem sind weitere Ausführungsformen und Aspekte der Erfindung im Detail beschrieben und beansprucht.
  • Kurze Beschreibung der Zeichnung
  • Die vorliegende Erfindung kann die Gestalt verschiedener Konstruktionen oder Strukturen und Anordnungen von Konstruktionen oder Strukturen und in unterschiedlichen Schritten und Schrittfolgen auftreten. Die hier wiedergegebene Zeichnung dient lediglich zur Veranschaulichung gewisser Ausführungsformen und darf nicht im Sinne einer Beschränkung der Erfindung verstanden werden. Der Gegenstand, der als Erfindung zu betrachten ist, ist in den Patentansprüchen am Ende der Beschreibung im Einzelnen niedergelegt und beansprucht.
  • 1 ist eine Querschnittsdarstellung einer Ausführungsform einer ein Interposer-Package verwendenden Vorrichtungsanordnung gemäß eines Aspekt der vorliegenden Erfindung;
  • 2 ist eine Querschnittsdarstellung einer alternativen Ausführungsform einer Vorrichtungsanordnung, die eine integrierte Schaltungsvorrichtung und einem mit dieser gekoppelten Interposer beinhaltet, der an ein Leiterkarten-Subsystem angeschlossen ist, gemäß einem Aspekt der vorliegenden Erfindung;
  • 3A ist eine Querschnittsdarstellung einer weiteren Ausführungsform einer Vorrichtungsanordnung unter Verwendung eines Interposers gemäß einem Aspekt der vorliegenden Erfindung;
  • 3B ist eine Querschnittsdarstellung der Interposer-Ausführung nach 3A gemäß einem Aspekt der vorliegenden Erfindung;
  • 3C ist eine Draufsicht von oben auf die Interposer-Ausführungsform nach den 3A und 3B, gemäß einem Aspekt der Erfindung;
  • 3D ist eine Draufsicht von unten her auf die Interposer-Ausführungsform nach den 3A, 3B und 3C, gemäß einem Aspekt der vorliegenden Erfindung;
  • 4A ist eine Querschnittsdarstellung einer anderen Ausführungsform einer Vorrichtungsanordnung unter Verwendung eines Interposers gemäß einem Aspekt der vorliegenden Erfindung;
  • 4B ist eine Draufsicht von oben auf die Interposer-Ausführungsform nach 4A, gemäß einem Aspekt der vorliegenden Erfindung; und
  • 4C ist eine Draufsicht von unten auf die Interposer-Ausführungsform nach 4A, gemäß nach einem Aspekt der vorliegenden Erfindung.
  • Detaillierte Beschreibung der Erfindung
  • Verschiedene Ausführungsformen eines Interposers eines Interposer-Package und einer Vorrichtungsanordnung, die diese verwenden, werden als Beispiele hier veranschaulicht und beschrieben. Für den Fachmann versteht sich jedoch, dass der vorgestellte Interposer und das Interposer-Package bei einer großen Vielfalt von Implementierungen eingesetzt werden können, um z.B. eine integrierte Schaltungsvorrichtung an eine andere Komponente, wie etwa eine andere integrierte Schaltungsvorrichtung, eine flexible Verbindung oder ein Leiterplatten-Subsystem, etc. anzuschließen. Die Patentansprüche sollen alle diese Implementierungen umfassen.
  • Ein Konzept des hier beschriebenen Interposers und des Interposer-Package ist z.B. die Herstellung des Interposer-Substrats aus einem Halbleitermaterial, das an das Substratmaterial der Vorrichtung angepasst ist, an die der Interposer elektrisch angeschlossen werden soll. Wenn bspw. die Vorrichtung ein integrierter Schaltungs-Chip mit einem Siliziumsubstrat ist, wird der Interposer ebenfalls mit einem Siliziumsubstrat hergestellt. Da integrierte Schaltungsvorrichtungen auf Siliziumbasis heute vorherrschend sind, wird bei der vorliegenden Erörterung vorzugsweise ein Silizium-Interposer besprochen. Für den Fachmann versteht sich aber, dass das Substratmaterial des Interposers jedes beliebige Halbleitermaterial, einschließlich Silizium, Siliziumkarbid, Galliumarsenid, etc. umfassen könnte. Dadurch, dass der Interposer aus einem Halbleitermaterial, z.B. dem gleichen Substratmaterial wie die integrierte Schaltungsvorrichtung hergestellt wird, kann vorteilhafterweise ein Standard-Wafer Verarbeitungsverfahren zur Herstellung des Interposers benutzt werden und zwar einschließlich der Erzeugung der Eingangs-/Ausgangskontakte auf dem Interposer mit den sehr feinen Teilungen (Pitchs), die unter Verwendung von Wafer-Bearbeitungsverfahren erzielbar sind.
  • Bei einer Ausführungsform kann der Interposer dazu verwendet werden, ein Verbindungssystem und ein Package für eine Vorrichtung mit einem aktiven Bereich auf der Vorrich tungsoberseite und mit auf der Vorrichtungsunterseite angeordneten Eingangs-/Ausgangskontaktstellen (Pads) zu Schaffen. Eine solche Vorrichtung kann einen akkustischen (Ultraschall-) Sensor, eine optische Vorrichtung (LCD-Fotodiode, spatialer Lichtmodulator) oder ein nacktes integriertes Schaltungs-Chip, etc. beinhalten. Eine Hauptfläche des Interposers-Substrats trägt Eingangs-/Ausgangskontakte, die so konfiguriert sind, dass sie mit den Eingangs-/Ausgangskontaktstellen (Pads) in der Vorrichtung zusammen passen, während die andere Hauptfläche des Interposer-Substrats Eingangs-/Ausgangskontakte trägt, die derart konfiguriert sind, dass sie bspw. mit handelsüblichen oder gebräuchlichen Anschlusssystemen, wie Buchsen, Klemmen, Pads (Kontaktstellen), etc. zusammenpassen oder sonst wie eine Schnittstelle bilden oder mit diesen Elementen kompatibel sind. Die Verbindung von einer Hauptfläche des Interposer-Substrats zu der anderen Hauptfläche kann durch verschiedene Mittel erreicht werden, einschließlich über Vias (Durchkontaktierungen), die unter Verwendung bspw. von Laser, hochenergetischem reaktivem Ionenätzen (highrate reactive ion etching) zur Via-Ausbildung und von Standard-Wafer-Bearbeitungsverfahren zur Via-Metallisierung hergestellt sind.
  • 1 veranschaulicht eine Querschnittsdarstellung eines Ausführungsbeispiels einer Vorrichtungsanordnung , die ein Interposer-Package gemäß einem Aspekt der vorliegenden Erfindung verwendet. Diese allgemein mit 100 bezeichnete Vorrichtungsanordnung beinhaltet ein Interposer-Package 110 mit einem Interposer 120 und einer Einkapselung (Gehäuse) 130, die wenigstens einen Teil der unteren Hauptfläche des Interposers umgibt. Eine obere Hauptfläche oder -seite des Interposer-Substrats enthält erste Eingangs-/Ausgangskontakte 122, die an Eingangs-/Ausgangskontaktstellen (Pads) 142 bei 150 angelötet dargestellt sind, welche auf einer Oberfläche einer Vorrichtung 140, wie etwa einem ungehausten (d.h. nackten) integrierten Schaltungs-Chip angeordnet sind. Wie dargestellt, stellen Eingangs-/Ausgangskontakte 122 über metallisierte Via 124 eine elektrische Verbindung zu zweiten Eingangs-/Ausgangskontakten 126 her, die auf der unteren Hauptfläche oder -seite des Interposer-Substrats 120 angeordnet sind. Die Vias 124 sind von dem Interposer-Substrat elektrisch isoliert. Zweite Eingangs-/Ausgangskontakte 126 stellen eine elektrische Verbindung zu federvorgespannten Steckkontakten 132 her, die die von der Einkapselung 130 teilweise gehaltert und durch diese elektrisch isoliert sind.
  • Ein Verfahren zur Herstellung des Interposer-Package 110 besteht darin, das Halbleitermaterial für den Interposer so auszuwählen, dass es zu dem bei der Vorrichtung 140 benutzten Substratmaterial passt; z.B. Silizium. Dies verringert die mechanische Beanspruchung und Spannungen und schafft darüberhinaus ein Package und eine Verbindung großer Zuverlässigkeit, wobei weiterhin eine der Vorrichtung entsprechende elektrische Anschlussausbildung geschaffen wird. Nachdem das Substratmaterial ausgewählt wurde, werden Vias erzeugt (z.B. durch Bohren, hochenergetisches reaktives Ionenätzen, etc. des Substrates), isoliert , um das Substrat und dann die elektrischen Verbindungen elektrisch zu isolieren und sodann metallisiert, um elektrische Verbindungen von der oberen Hauptfläche des Interposer-Substrats zu der unteren Hauptfläche des Interposer-Substrats herzustellen. Bei der Ausführungsform nach 1 sind die in dem Interposer-Substrat ausgebildeten Vias unter den auf der oberen Hauptfläche des Interposer-Substrats anzuordnenden ersten Eingangs-/Ausgangskontakten und unter den auf der unteren Hauptfläche des Interposer-Substrats anzuordnenden zweiten Eingangs-/Ausgangskontakte fluchtend oder in unmittelbarer Nähe von diesen angeordnet. Die ersten Eingangs-/Ausgangskontakte sind bei einer Ausführungsform in einem solchen Muster angeordnet, dass sie der Eingangs-/Ausgangskontaktstellen (Pads)- Konfiguration der Vorrichtung 140 entsprechen, an die der Interposer angeschlossen werden soll, während die zweiten Eingangs-/Ausgangskontakte so konfiguriert sind, dass sie die Verbindung mit einer Komponente erleichtern, an die das Interposer-Package, bspw. nach Herstellung der ganzen Vorrichtungsanordnung, ebenfalls angeschlossen werden soll. Bei einer Ausführungsform sind die Via-Durchmesser abhängig von der Menge und dem jeweiligen Ort der Vorrichtungseingangs-/ausgangskontaktstellen (Pads) und von den ersten Eingangs-/Ausgangskontakten auf dem Interposer-Substrat. Bei Eingangs-/Ausgangskonfigurationen hoher Dichte können die Via-Durchmesser, unter Verwendung der heutigen Technologie, eine so kleine Größe wie 10μm oder weniger aufweisen.
  • Anschließend an die Erzeugung der Vias werden übliche Wafer-Verfahren (Fotolithographie, Nasschemie, etc.) verwendet, um metallisierte, durchgehende Vias auszubilden. Eine Ausführungsform des Herstellungsverfahrens für durchgehende Vias besteht in der Verwendung von Nasschemie (um Spannungen abzubauen), woran sich eine Oxidation anschließt, um eine Isolierschicht zu erzeugen, die die Oberfläche des Substrats und die Wände der Vias bedeckt (ohne die Vias auszufüllen), um so die notwendige elektrische Isolation von dem Substrat zu erzielen. Sodann wird ein Impfmaterial abgelagert, um eine Metall-Schicht in den Vias auszubilden, bevor die Vias mit Metall, z.B. Kupfer, Nickel, Gold, etc. plattiert werden. Eine Fotomaske wird aufgelegt, und die Schaltungs- (z.B. Eingangs-/Ausgangs-) Kontakte und ggfs. vorzusehende Verbindungen zu den durchgehenden Vias werden mustergemäß erzeugt. Nach der Fertigstellung ergibt sich ein Interposer-Aufbau wie er in 1 dargestellt ist, bei dem die metallisierten durchgehenden Vias sich von einer oberen Hauptfläche zu einer unteren Hauptfläche des Interposer- Substrats erstrecken.
  • Nach der Erzeugung der durchgehenden Vias werden gebräuchliche Wafer-Verfahren dazu verwendet, die ersten Eingangs-/Ausgangskontakte des Interposers herzustellen, die so gestaltet und angeordnet sind, dass sie mit den Eingangs/Ausgangskontaktstellen (Pads) in der Vorrichtung zusammenpassen an die der Interposer angeschlossen werden soll. Auf der gegenüberliegenden Hauptfläche des Interposer-Substrats, bspw. der Anschluss- oder Systemverbindungsseite des Interposers, werden die zweiten Eingangs-/Ausgangskontakte erzeugt. Die ersten und die zweiten Eingangs-/Ausgangskontakte können als ein Stapel (Stack) von Metallschichten z.B. Kupfer-, Nickel- und/oder Goldschichten aufgebaut sein. Die tatsächliche Zusammensetzung der Metallschichten in den Eingangs-/Ausgangskontaktstacks hängt von dem Substratmaterial und der verwendeten Anschlussmethode, z.B. Lot, anisotropischer elektrisch leitender Klebstoff, oder Film, Epoxidharz, etc. ab.
  • Anschließend an die Herstellung der Eingangs-/Ausgangskontakte werden Systemverbindungselemente erzeugt. Bei einer Ausführungsform können leitende Finger, z.B. Federn unter Verwendung gebräuchlicher Wafer-Verfahren ausgebildet oder befestigt oder mit den zweiten Eingangs-/Ausgangsinterposerkontakten auf der Anschluss- oder Systemverbindungsseite der durchgehenden Vias elektrisch verbunden werden. Die Fingerkonstruktion kann durch die Geometrie und die Teilung der zweiten Eingangs-/Ausgangskontakte wie auch durch das (nicht dargestellte) Verbindungssystem bestimmt sein, das zum Kontaktieren des Interposers verwendet wird. Bei einer Ausführungsform sind die Finger so ausgebildet, dass sie eine flexible Verbindungsschaltung mit (nicht dargestellten) randseitig angeordneten Eingangs-/Ausgangskontaktstellen (Pads) aufnehmen, ähnlich wie bei einem Rand- oder Kamm anschlusssystem einer Leiterplatte (PCB). Die Finger erlauben ein mehrfaches Einstecken und Abnehmen der flexiblen Verbindungsschaltung und liefern auch eine ausreichend große Klemmkraft, um die flexible Schaltung im Gebrauch in ordnungsgemäßen Kontakt mit den Substratfedern zu halten. Bei dieser Ausführungsform können die Finger verkapselt sein, bspw. unter Verwendung von einem mit Zuschlagstoffen versehenen Epoxidharz, wie etwa PLASKON (erhältlich bei Cookson Electronics, Foxboro, MA, USA, einer Abteilung der Cookson Group plc), um ein mechanisches Gebilde oder ein Interposer-Package auszubilden.
  • Ein in der oben erläuterten Weise hergestellter Interposer bzw. Interposer-Package löst die Probleme, die sich durch das gegenwärtig bestehende Auseinanderklaffen zwischen den Vorrichtungseingangs-/ausgangskontaktstellen (Pad)-Dichte und der erzielbaren Verbindungssystemdichte ergeben, dadurch, dass z.B. ein Siliziumkonsubstrat mit durchgehenden Vias verwendet wird, um Vorrichtungseingangs-/ausgangskonfigurationen hoher Dichte auf eine Systemkonfiguration umzusetzen, die handelsübliche oder gebräuchliche Anschlussverfahren, -technologien und -prozesse benutzen kann. Außerdem kann der hier beschriebene Interposer so hergestellt werden, dass er mehrere handelsübliche (oder gebräuchliche) Anschluss- oder Stecksystemesysteme, -verfahren, etc. beinhaltet. Bei Anschlusselementen, die an die zweiten Eingangs/Ausgangskontakte auf der Unterseite des Interposer-Substrats angeschlossen werden, werden heute Eingangs-/Ausgangsteilungen (Pitches) mit 1mm-Teilung (Rastermaß) oder weniger bevorzugt. Für den Fall verbesserter Einsatzfähigkeit gibt es schon handelsübliche Anschlusselemente mit Eingangs-/Ausgangsteilungen von unter 0,5 mm. Außerdem können Mehrfach-Anschlusselemente hergestellt und an dem Interposer angebracht werden, um Eingangs-/Ausgangsteilungen die 0,3 mm klein sind, zu erzeugen, als Äquivalent von im Handel befindlichen Packaging-Möglichkeiten, die die Flip-chip-Technologie verwenden. Neben der Verwendung eines Interposers zur Erzielung eines Verbindungssystems hoher Leistungsfähigkeit (d.h. kurzer, elektrischer Signalwege, angepasster Wärmeausdehnungskoeffizient des Substrats, etc.) für High-Density Eingangs-/Ausgangsvorrichtungen kann der Interposer bei nackten Chip-Packages wie folgt eingesetzt werden.
  • Ein integriertes Schaltungs-Chip kann im Querschnitt in zwei Bereiche aufgeteilt werden, einen aktiven Bereich und einen massiven Substratbereich. Der aktive Bereich umfasst häufig lediglich einen kleinen Teil der Gesamtdicke eines integrierten Schaltungs-Chips (z.B. weniger als ein Drittel), wobei die verbleibenden zwei Drittel das Substrat des Chips sind. Ein Interposer mit einem Substrat, das zu dem Substrat des integrierten Schaltungs-Chips passt, ist analog zu dem massiven Bereich eines zerlegten integrierten Schaltungs-Chips. wenn (bildlich) lediglich der Massivbereich bearbeitet wird, um ein Package herzustellen, kann ein hier beschriebener Interposer anschließend lediglich mit dem aktiven Bereich eines integrierten Schaltungs-Chips kombiniert werden, um so eine kompakte Chip-Assembly zu bilden. Ein Vorteil dieser Vorgangsweise liegt darin, dass der aktive Teil des Chips nicht dem rauen anschließenden Verpackungsvorgang und den mechanischen Beanspruchungen unterworfen wird, die sich bei der Erzeugung der hier beschriebenen Interposer-Verbindung ergeben. Da außerdem der Interposer keine aktiven Elemente benötigt, kann er wie ein Substrat behandelt, verarbeitet und gehandhabt werden. Dieses Substrat kann aber so konfiguriert oder verarbeitet werden, dass es elektrische Verbindungen, aktive oder passive Schaltungen, Wärmeleitrohre (Heat Pipes), Wärmesenken (Heat Sinks) enthält oder er kann dazu verwendet werden, zusätzliche elektrische, mechanische oder thermische Eigenschaften und/oder Elemente zu erhalten. Die Art und die Vielfalt dieser Eigenschaften und/oder Elemente hängt von der jeweiligen Anordnung, Leistungsfähigkeit und den Kosten ab.
  • Um z.B. eine chipgroße nackte Chip-Assembly zu erzeugen, kann z.B. ein Mikroprozessor dünner gemacht und so bearbeitet werden, dass er auf der Rückseite Eingangs-/Ausgangskontaktstellen (Pads) trägt. Ein Silizium-Interposer-Substrat, das durchgehende Vias mit Eingang-/Ausgangskontakten auf einer Seite aufweist, die mit den Eingangs-/Ausgangskontaktstellen des Prozessors zusammenpassen, wird hergestellt. Auf der anderen Seite des Substrats könnte eine Buchse oder Buchsenleiste ausgebildet werden, die mit der Systemverbindung zusammenpasst. Bei einer alternativen Ausführungsform kann die gegenüberliegende Seite des Interposer-Substrats so bearbeitet werden, dass sie eine Verbindung mit Eingangs-/Ausgangskontakten in einer Flächenarray-Konfiguration herstellt, die zu in Chipgröße gepackte (CSP, Flip-Chip, etc.) Speichersubsysteme akzeptiert. Die Verbindung kann das Speichersubsystem, z.B. an die anwendungsspezifische integrierte Schaltung unter Verwendung des kürzest möglichen Verbindungslink anschließen, um so die größtmögliche elektrische Leistungsfähigkeit zu erzielen. Darüberhinaus ist, da das Interposer-Substratmaterial das gleiche ist wie das Substrat der integrierten Schaltungsvorrichtung, das Package hinsichtlich des Wärmeausdehnungskoeffizienten (CTE) an den anwendungsspezifischen integrierten Schaltkreis angepasst, wodurch sich eine erhöhte mechanische Leistungsfähigkeit und Zuverlässigkeit ergibt.
  • Weitere Beispiele von Interposern und Vorrichtungsanordnungen, die einen solchen verwenden, sind in den 2 bis 4C abgebildet.
  • In Figur ist ein Interposer 200 dargestellt, der mit einer auf seiner oberen Hauptfläche angeordneten Vorrichtung 210 und auf seiner unteren Hauptfläche mit einem Subsystem, etwa einer Leiterkarte 220 elektrisch verbunden ist. Bei dieser Ausführungsform sind die Eingangs-/Ausgangskontakte auf der oberen Hauptfläche des Interposers 200 auf die Eingangs-/Ausgangskontaktstellen (Pads) der Vorrichtung 210 ausgerichtet, so dass elektrische Anschlussstacks 215 ausgebildet sind, die die Vorrichtung 210 an den Interposer 200 anschließen. Die Eingangs-/Ausgangskontakte auf der Unterseite des Interposers 200 sind auf entsprechende Kontakte an dem Subsystem 220 ausgerichtet, um elektrische Anschlussstacks 225 auszubilden. Wie dargestellt, ist die Anschlussdichte auf der Oberseite des Interposers 200 größer als die Verbindungsdichte auf der Unterseite des Interposers 200. Bei dieser Ausführungsform bewirkt der Interposer 200 ein Auffächern der Eingangs-/Ausgangskontaktstellen (Pads) der Vorrichtung 210, um diese an die Anschlussdichte bei dem Subsystem 220 anzupassen. Es könnte auch eine schichtweise Metallisierung verwendet oder mit durchgehenden Via-Anordnungen kombiniert werden, um das für eine spezielle Interposer-Implementierung gewünschte Auffächerungsmuster zu erzeugen. Wie oben beschrieben, ist der Interposer 200 aus dem gleichen Substratmaterial wie in die Vorrichtung 210, bspw. Silizium hergestellt. Das Subsystem 220 kann eine Leiterplatte oder ein keramisches Substrat, etc. aufweisen.
  • Die 3A bis 3D zeigen eine alternative Ausführungsform einer Vorrichtungsanordnung, die einen Interposer 300 und eine integrierte Schaltungsvorrichtung 310 aufweist. Wie in 3B dargestellt, weist der Interposer 300 metallisierte Vias 320 auf, die elektrische Kontaktstellen (Pads) 360 (3C) auf einer oberen Hauptfläche des Interposer-Substrats mit Eingangs-/Ausgangskontakten 330 verbinden, die auf einer unteren Hauptfläche des Interposer-Substrats angeordnet sind. Bei diesem Ausführungsbeispiel haben die elektrischen Kontaktstellen (Pads) 360 und die Eingangs/Ausgangskontakte 330 äquivalente oder gleiche Elementgröße und -dichte. Auf der Oberseite des Interposer-Substrats ist eine elektrische Verbindungseinrichtung 350 angeordnet, um die elektrischen Kontaktstellen 360 mit längs des Umfangs des Interposers 300 angeordneten Eingangs-/Ausgangskontakten 340 zu verbinden. Zur elektrischen Verbindung der Eingangs/Ausgangskontakte 340 des Interposers 300 mit den (nicht dargestellten) Eingangs-/Ausgangskontaktstellen (Pads), die auf einer Oberseite einer integrierten Schaltungsvorrichtung 310 angeordnet sind, wird eine elektrische Verdrahtung 350 verwendet, wie dies in 3A dargestellt ist.
  • 4A veranschaulicht eine andere Ausführungsform einer Vorrichtungsanordnung, die einen Interposer 400 und eine integrierte Schaltungsvorrichtung 410 verwendet. Bei diesem Ausführungsbeispiel sind erste Eingangs-/Ausgangskontakte auf der Oberseite des Interposers 400 mit Eingangs/Ausgangskontaktstellen (Pads) auf einer gegenüberliegenden-Seite der Vorrichtung 410 fluchtend ausgerichtet, so dass Anschlussstacks 405 ausgebildet werden, die die Vorrichtung 410 mit dem Interposer 400 elektrisch verbinden. Der Interposer 400 weist elektrische Verbindungen auf, durch die die ersten Eingangs-/Ausgangskontakte auf der Oberseite zu einem Array von zweiten Eingangs-/Ausgangskontakten 415 auf seiner Unterseite eingefächert werden. Wie dargestellt, ist die Dichte der die Vorrichtung 410 an den Interposer 400 ankoppelnden Anschlussstacks 405 geringer als die Dichte der zweiten Eingangs-/Ausgangskontakte 415, die auf der Unterseite des Interposers 400 angeordnet sind. So können z.B. die Anschlussstacks 405 eine Teilung von 1 mm aufweisen, während die zweiten Eingangs-/Ausgangskontakte ein Array von Kontakten mit einer 0,5 mm Teilung (Rastermaß) sein können. Bei einer Ausführungsform können die zweiten Eingangs-/Ausgangskontakte mit Verbindungselementen 420 elektrisch ver bunden sein, von denen ein erstes eine Leistungsebene-Verbindung und ein zweites eine Masseebene-Verbindung sein kann. Bei diesem Ausführungsbeispiel nimmt die Dichte der Anschlussstacks von der Oberseite des Interposers zu der Unterseite des Interposers hin zu, um Platz für eine Wärmesenke 430 und Schaltungen 440, wie etwa aktive und/oder passive Schaltungen und/oder Komponenten zu schaffen. Diese aktiven und/oder passiven Schaltungen oder Komponenten können mit irgendeinem der ersten Eingangs-/Ausgangskontakte auf der Oberseite des Interposers oder, wie für eine spezielle Implementierung zweckmäßig, mit irgendeinem der zweiten Eingangs-/Ausgangskontakte des Interposers elektrisch verbunden sein, der auf der Unterseite des Interposers angeordnet ist.
  • Für den Fachmann ergibt sich aus den vorstehenden Ausführungsbeispielen, dass hier eine neue Verbindungsstruktur und ein neues Verbindungspackage geschaffen wird, die dazu verwendet werden können, eine Vorrichtung, wie etwa einen ungehausten integrierten Schaltungs-Chip, mit einer anderen Komponente, wie etwa einem zweiten integrierten Schaltungs-Chip, einer Leiterplatte oder einer anderen Subsystem-Komponente direkt zu verbinden. Dadurch, dass das Interposer-Substrat aus einem Halbleitermaterial hergestellt ist und insbesondere auch dadurch, dass das Substratmaterial des Interposers an das der Vorrichtung angepasst ist, kann unter Verwendung üblicher chemischer, mechanischer Prozesse, etc. ein kostengünstiges, leistungsfähiges, sehr zweckentsprechendes Package erreicht werden. Darüberhinaus können die hier geoffenbarten Techniken als Grundlage zur Integration der Wärmesteuerung, von passivem oder aktiven Schaltungskomponenten, von Komponenten, etc. in die integrierte Schaltungsvorrichtung oder das Subsystem verwendet werden, an dem die Vorrichtung angeschlossen werden soll. Darüberhinaus werden mechanische und thermische Leitsysteme für verhält nismäßig dünne, zerbrechliche integrierte Schaltungs-Chips und Vorrichtungen geschaffen.
  • Wenngleich bevorzugte Ausführungsformen im Einzelnen hier veranschaulicht und beschrieben wurden, so versteht sich für den Fachmann doch, dass zahlreiche Änderungen, Zusätze, Austauschvorgänge und dergleichen vorgenommen werden können, ohne den Erfindungsgedanken zu verlassen, weshalb diese in dem Schutzbereich der Erfindung liegen, wie er durch die anschließenden Patentansprüche definiert ist.
    • 100
    Vorrichtungsanordnung
    110
    Interposer-Package
    120
    Interposer
    130
    Einkapselung
    122
    erste Eingangs-/Ausgangskontakte
    124
    metallisierte Vias oder Durchkontaktierungen
    126
    zweite Eingangs-/Ausgangskontakte
    132
    federnd vorgespannte Steckkontakte
    140
    Vorrichtung
    142
    Eingangs-/Ausgangskontaktstellen (Pads)
    150
    Lötverbindung
    200
    Interposer
    210
    Vorrichtung
    220
    Subsystem
    elektrische Anschlussstacks (Stapel) 215, die die Vorrichtung 210 mit dem Interposer 200 verbinden
    elektrische Anschlussstacks (Stapel) 225, die den Interposer 200 mit dem Subsystem 220 verbinden
    300
    Interposer
    320
    metallisierte Vias oder Durchkontaktierungen
    330
    Eingangs-/Ausgangskontakte auf einer unteren Hauptfläche des Interposers
    340
    Eingangs-/Ausgangskontakte auf einer oberen Hauptfläche des Interposers
    345
    elektrische Verbindungseinrichtung
    360
    elektrische Kontaktstellen (Pads)
    310
    integrierte Schaltungsvorrichtung
    350
    elektrische Verdrahtung
    400
    Interposer
    405
    Anschlussstacks (Stacks)
    415
    zweite Eingangs-/Ausgangskontakte
    420
    Anschlusselemente
    430
    Wärmesenke
    440
    Schaltungen oder Komponenten
    410
    integrierte Schaltungsvorrichtung

Claims (10)

  1. Einrichtung, die aufweist: – einen Interposer (Zwischenträger) (120, 200, 300, 400), der ein aus einem Halbleitermaterial bestehendes Substrat aufweist und mit auf einer ersten Hauptfläche angeordneten ersten Eingangs-/Ausgangskontakten (122, 340, 360) und auf einer zweiten Hauptfläche angeordneten zweiten Eingangs-/Ausgangskontakten (126, 330, 415) versehen ist, wobei die zweiten Eingangs-/Ausgangskontakte mit den ersten Eingangs-/Ausgangskontakten elektrisch verbunden (124, 320) sind; und – wobei die auf der ersten Hauptfläche des Substrats angeordneten ersten Eingangs-/Ausgangskontakte (122, 340, 360) zum Anschluss an Eingangs-/Ausgangskontaktstellen (Pads) (144) einer Vorrichtung (140, 210, 310, 410) eingerichtet sind, an die der Interposer (120, 200, 300, 400) anschließbar ist und wobei die auf der zweiten Hauptfläche angeordneten zweiten Eingangs-/Ausgangskontakte (126, 330, 415) die Ankopplung an Kontakte einer Komponente (220) ermöglichen, an die der Interposer ebenfalls anschließbar ist.
  2. Einrichtung nach Anspruch 1, bei der die auf der ersten Hauptfläche des Interposers-Substrats angeordneten Eingangs-/Ausgangskontakte (122, 340, 360) eine mit den Eingangs-/Ausgangskontaktstellen (Pads) (142) der Vorrichtung (140, 210, 310, 410), an die der Interposer anschließbar ist, vergleichbare Elementengröße aufweisen.
  3. Einrichtung nach Anspruch 1, bei der die Vorrichtung (140, 210, 310, 410) ein nacktes integriertes Schaltungs-Chip mit einer X,Y-Außenfläche aufweist, und der Interposer (120, 200, 300, 400) eine mit der X,Y-Außenfläche des nackten integrierten Schaltungs-Chip gleich bemessene Außenfläche aufweist.
  4. Einrichtung nach Anspruch 3, bei der der nackte integrierte Schaltungs-Chip (140, 210, 310, 410) ein erstes integriertes Schaltungs-Chip aufweist, die Komponenten (220) ein zweites integriertes Schaltungs-Chip aufweist und der Interposer (120, 200, 300, 400) die elektrische Verbindung zwischen dem ersten integrierten Schaltungs-Chip und dem zweiten integrierten Schaltungs-Chip ermöglicht.
  5. Einrichtung nach Anspruch 1, bei der das Halbleitermaterial wenigstens eines der folgenden Materialien aufweist: Silizium, Siliziumcarbid und Galliumarsenid.
  6. Einrichtung nach Anspruch 1, bei der die Vorrichtung ein aus einem Halbleitermaterial bestehendes Substrat aufweist und das Halbleitermaterial des Interposer-Substrats wenigstens teilweise an das Halbleitermaterial des Vorrichtungs-Substrats angepasst ist.
  7. Einrichtung nach Anspruch 1, bei der die auf der ersten Hauptfläche angeordneten ersten Eingangs-/Ausgangskontakte (122, 340, 360) eine unterschiedliche Teilung (Pitch) wie die auf der zweiten Hauptfläche des Interposer-Substrats angeordneten Eingangs-/Ausgangskontakte 8126, 330, 415) aufweisen.
  8. Einrichtung nach Anspruch 1, bei der der Interposer (120) außerdem ein Interposer-Package (110) aufweist, wobei das Interposer-Package eine wenigstens einen Teil der auf der zweiten Hauptfläche des Interposer-Substrates angeordneten zweiten Eingangs-/Ausgangskontakt (126) umgibt.
  9. Einrichtung (100), die aufweist: – eine integrierte Schaltungsvorrichtung (140, 2109, 310, 410), die auf einer Oberfläche Eingangs-/Ausgangskontaktstellen (Pads) (142) aufweist; – einen Interposer (120, 200, 300, 400) mit einem aus einem Halbleitermaterial bestehenden Substrat und mit auf einer ersten Hauptfläche angeordneten ersten Eingangs-/Ausgangskontakten (122, 340, 360) und mit auf einer zweiten Hauptfläche angeordneten zweiten Eingangs-/Ausgangskontakten (126, 330, 415), wobei die zweiten Eingangs-/Ausgangskontakte mit den ersten Eingangs-/Ausgangskontakten elektrisch verbunden (124, 320) sind; und – wobei die auf der ersten Hauptfläche des Substrats angeordneten ersten Eingangs-/Ausgangskontakte (122, 340, 360) an die Eingangs-/Ausgangskontaktstellen (Pads) (142) der integrierten Schaltungsvorrichtung (140, 210, 310, 410) elektrisch angeschlossen sind und wobei die auf der zweiten Hauptfläche angeordneten Eingangs-/Ausgangskontakte (126, 330, 415) an Kontakte einer Komponente (220) angekuppelt sind, an die der Interposer ebenfalls anschließbar ist.
  10. Verfahren zur Kontaktierung von Eingangs-/Ausgangskontaktstellen (Pads) (142) einer Vorrichtung (140, 210, 310, 419), das beinhaltet: – Bereitstellen eines Interposers (120, 200, 300, 400) mit einem aus einem Halbleitermaterial bestehenden Substrat, wobei der Interposer auf einer ersten Hauptfläche des Interposer-Substrats angeordnete erste Eingangs-/Ausgangskontakte (122, 340, 360) und auf einer zweiten Hauptfläche des Interposer-Substrats angeordnete zweite Eingangs-/Ausgangskontakte (126, 330, 414) aufweist und wobei die ersten Eingangs-/Ausgangskontakte mit den zweiten Eingangs-/Ausgangskontakten elektrisch verbunden (124, 320) sind; – und Herstellen einer elektrischen Verbindung des Interposers (120, 200, 300, 400) mit einer Vorrichtung (140, 210, 310, 410), indem die ersten Eingangs/Ausgangskontakte (122, 330, 360) des Interposers (120, 200, 300, 400) mit der Eingangs-/Ausgangskontaktstellen (Pads) (142) der Vorrichtung elektrisch verbunden werden.
DE102004012595A 2003-03-14 2004-03-12 Interposer, Interposer-Package und diese verwendende Vorrichtung Withdrawn DE102004012595A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/388997 2003-03-14
US10/388,997 US6819001B2 (en) 2003-03-14 2003-03-14 Interposer, interposer package and device assembly employing the same

Publications (1)

Publication Number Publication Date
DE102004012595A1 true DE102004012595A1 (de) 2004-10-28

Family

ID=32962177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004012595A Withdrawn DE102004012595A1 (de) 2003-03-14 2004-03-12 Interposer, Interposer-Package und diese verwendende Vorrichtung

Country Status (6)

Country Link
US (1) US6819001B2 (de)
JP (1) JP5568205B2 (de)
CN (1) CN100454532C (de)
DE (1) DE102004012595A1 (de)
IL (1) IL160581A0 (de)
NL (1) NL1025639C2 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6990176B2 (en) 2003-10-30 2006-01-24 General Electric Company Methods and apparatus for tileable sensor array
US7242073B2 (en) * 2003-12-23 2007-07-10 Intel Corporation Capacitor having an anodic metal oxide substrate
US7019346B2 (en) * 2003-12-23 2006-03-28 Intel Corporation Capacitor having an anodic metal oxide substrate
US20060091538A1 (en) * 2004-11-04 2006-05-04 Kabadi Ashok N Low profile and tight pad-pitch land-grid-array (LGA) socket
US7230334B2 (en) * 2004-11-12 2007-06-12 International Business Machines Corporation Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
EP1838462B1 (de) * 2005-01-11 2018-08-08 Koninklijke Philips N.V. Neuverteilungsverbinder für mikrostrahlformer und ein medizinisches ultraschallsystem
KR100652397B1 (ko) * 2005-01-17 2006-12-01 삼성전자주식회사 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
JP2008545501A (ja) * 2005-06-07 2008-12-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 超音波センサ組立体に対するバッキングブロック
JP4507101B2 (ja) 2005-06-30 2010-07-21 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法
JP2007139912A (ja) * 2005-11-15 2007-06-07 Sharp Corp 駆動素子実装表示装置
JP4744360B2 (ja) * 2006-05-22 2011-08-10 富士通株式会社 半導体装置
TWI326908B (en) * 2006-09-11 2010-07-01 Ind Tech Res Inst Packaging structure and fabricating method thereof
US20080068815A1 (en) * 2006-09-18 2008-03-20 Oliver Richard Astley Interface Assembly And Method for Integrating A Data Acquisition System on a Sensor Array
US7518226B2 (en) * 2007-02-06 2009-04-14 Stats Chippac Ltd. Integrated circuit packaging system with interposer
KR101387701B1 (ko) * 2007-08-01 2014-04-23 삼성전자주식회사 반도체 패키지 및 이의 제조방법
KR101623880B1 (ko) * 2008-09-24 2016-05-25 삼성전자주식회사 반도체 패키지
US7973272B2 (en) * 2009-03-09 2011-07-05 Bae Systems Information And Electronic Systems Integration, Inc. Interface techniques for coupling a microchannel plate to a readout circuit
US7923290B2 (en) * 2009-03-27 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system having dual sided connection and method of manufacture thereof
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
JPWO2011030504A1 (ja) * 2009-09-11 2013-02-04 パナソニック株式会社 電子部品実装体及びその製造方法並びにインタポーザ
US8008121B2 (en) 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8405229B2 (en) * 2009-11-30 2013-03-26 Endicott Interconnect Technologies, Inc. Electronic package including high density interposer and circuitized substrate assembly utilizing same
US8363418B2 (en) 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
US9013041B2 (en) * 2011-12-28 2015-04-21 Broadcom Corporation Semiconductor package with ultra-thin interposer without through-semiconductor vias
US9006908B2 (en) * 2012-08-01 2015-04-14 Marvell Israel (M.I.S.L) Ltd. Integrated circuit interposer and method of manufacturing the same
WO2014121300A2 (en) * 2013-02-04 2014-08-07 American Semiconductor, Inc. Photonic data transfer assembly
US20140264938A1 (en) * 2013-03-14 2014-09-18 Douglas R. Hackler, Sr. Flexible Interconnect
JP6260806B2 (ja) 2013-09-27 2018-01-17 インテル・コーポレーション 両面ダイパッケージ
JP2015082524A (ja) * 2013-10-21 2015-04-27 ソニー株式会社 配線基板、半導体装置
US9613857B2 (en) * 2014-10-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection structure and method
US11309192B2 (en) 2018-06-05 2022-04-19 Intel Corporation Integrated circuit package supports
DE102020206769B3 (de) * 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben
CN114698242A (zh) * 2022-03-29 2022-07-01 维沃移动通信有限公司 Fpc和电子设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982268A (en) * 1973-10-30 1976-09-21 General Electric Company Deep diode lead throughs
JPH0233960A (ja) * 1988-07-23 1990-02-05 Nec Corp 半導体装置
US5366380A (en) * 1989-06-13 1994-11-22 General Datacomm, Inc. Spring biased tapered contact elements for electrical connectors and integrated circuit packages
JPH04159740A (ja) 1990-10-23 1992-06-02 Matsushita Electric Ind Co Ltd チップのボンディング方法
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JPH05198697A (ja) * 1992-01-20 1993-08-06 Fujitsu Ltd シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法
JPH0810738B2 (ja) * 1993-08-30 1996-01-31 株式会社日立製作所 半導体装置及びその製造方法
JPH08236658A (ja) * 1995-02-27 1996-09-13 Nec Eng Ltd 集積回路パッケージ
JP3863213B2 (ja) * 1996-03-27 2006-12-27 株式会社ルネサステクノロジ 半導体装置
US6219237B1 (en) * 1998-08-31 2001-04-17 Micron Technology, Inc. Structure and method for an electronic assembly
JP2000138313A (ja) * 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
CA2266158C (en) * 1999-03-18 2003-05-20 Ibm Canada Limited-Ibm Canada Limitee Connecting devices and method for interconnecting circuit components
JP2000307025A (ja) 1999-04-23 2000-11-02 Matsushita Electric Ind Co Ltd 電子部品とその製造方法および電子部品実装体
JP2001217388A (ja) * 2000-02-01 2001-08-10 Sony Corp 電子装置およびその製造方法
US6459582B1 (en) * 2000-07-19 2002-10-01 Fujitsu Limited Heatsink apparatus for de-coupling clamping forces on an integrated circuit package
US7271491B1 (en) * 2000-08-31 2007-09-18 Micron Technology, Inc. Carrier for wafer-scale package and wafer-scale package including the carrier
JP2002083846A (ja) 2000-09-07 2002-03-22 Nec Corp 実装用ピン及び実装装置
JP2002110865A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 回路装置
DE10142116A1 (de) * 2001-08-30 2002-11-14 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
CN2534677Y (zh) * 2002-01-21 2003-02-05 威盛电子股份有限公司 可插拔集成电路装置

Also Published As

Publication number Publication date
US6819001B2 (en) 2004-11-16
CN1531081A (zh) 2004-09-22
IL160581A0 (en) 2004-07-25
JP5568205B2 (ja) 2014-08-06
US20040178484A1 (en) 2004-09-16
JP2004282072A (ja) 2004-10-07
NL1025639A1 (nl) 2004-09-16
CN100454532C (zh) 2009-01-21
NL1025639C2 (nl) 2005-05-26

Similar Documents

Publication Publication Date Title
DE102004012595A1 (de) Interposer, Interposer-Package und diese verwendende Vorrichtung
EP0698288B1 (de) Herstellungsverfahren für vertikal kontaktierte halbleiterbauelemente
DE19781846B4 (de) Schaltungsgehäuse, insbesondere Flip-Chip- oder C4-Gehäuse mit Stromversorgungs- und Masseebenen
DE4325668C2 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE69834561T2 (de) Halbleiteranordnung und herstellungsverfahren dafür
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102007037798A1 (de) Anordnung von Halbleiterchips mit integrierter Schaltung und Verfahren zum Fertigen derselben
DE102004001829A1 (de) Halbleitervorrichtung
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE69736488T2 (de) Elektrische verbinder mit hoher dichte
DE3587244T2 (de) Band fuer die anschweissung von flaechen.
DE19707887C2 (de) Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
EP1106040A1 (de) Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
DE19842481B4 (de) Stapelbarer Halbleiterchip und Verfahren zur Herstellung eines gestapelten Halbleiterchipmoduls
DE10394239B4 (de) Verfahren zum Verpacken integrierter Schaltungen und integriertes Schaltungsgehäuse
WO2019233568A1 (de) Halbleiterchip-stapelanordnung sowie halbleiterchip zur herstellung einer derartigen halbleiterchip-stapelanordnung
DE102018132662B4 (de) Halbleitergehäuse
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE10334426A1 (de) Halbleitervorrichtung
DE10244077B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
DE112020000155B4 (de) Verfahren zum Montieren von Chips durch Stapeln mit Rotation und gestapelte Chip-Struktur

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R012 Request for examination validly filed

Effective date: 20110211

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee