JP3863213B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3863213B2 JP3863213B2 JP07221596A JP7221596A JP3863213B2 JP 3863213 B2 JP3863213 B2 JP 3863213B2 JP 07221596 A JP07221596 A JP 07221596A JP 7221596 A JP7221596 A JP 7221596A JP 3863213 B2 JP3863213 B2 JP 3863213B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode portions
- main surface
- electrode
- connection terminals
- protruding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 99
- 239000011347 resin Substances 0.000 claims description 42
- 229920005989 resin Polymers 0.000 claims description 41
- 230000015572 biosynthetic process Effects 0.000 claims description 25
- 238000002844 melting Methods 0.000 claims description 24
- 230000008018 melting Effects 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 description 27
- 238000010438 heat treatment Methods 0.000 description 12
- 239000007769 metal material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000008646 thermal stress Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000011152 fibreglass Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- CJRQAPHWCGEATR-UHFFFAOYSA-N n-methyl-n-prop-2-ynylbutan-2-amine Chemical compound CCC(C)N(C)CC#C CJRQAPHWCGEATR-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
【発明の属する技術分野】
この発明は半導体チップをフリップチップ方式で実装する半導体装置に関する。
【0002】
【従来の技術】
図6はフリップチップ方式で半導体チップを実装して構成される従来の半導体装置の構造を示す断面図である。同図に示すように、LSIチップ1の裏面に各々がバンプ電極2及びランド電極3からなる複数の突起電極20が設けられる。バンプ電極2は図6では図示しないがLSIチップ1の電極と電気的に接続される。
【0003】
そして、LSIチップ1、複数のバンプ電極2及びランド電極3は樹脂4により封止され、樹脂4の下層部界面にランド電極3が露出している。そして、複数のランド電極3それぞれと複数の接続端子5それぞれとが加熱溶融により直接接続される。このように、LSIチップ1の電極より得られる信号が接続端子5を介して得ることができる。なお、接続端子5は実装基板への接続用の端子である。また、図6の構造は例えば、特開平6−302604号公報に開示されている。
【0004】
図6に示すように、フリップチップ方式でLSIチップ1を実装して構成される半導体装置は実装密度が高いため、小型化、高機能化が安価で実現する。
【0005】
【発明が解決しようとする課題】
しかしながら、例えば、ワイヤボンディング実装等の従来方式で実装された半導体装置との置き換えを図る場合等の特定用途においては、実装基板側の接続端子が高密度実装されていない場合が多い。
【0006】
このような場合、フリップチップ方式で高密度実装された半導体装置の接続端子と、低密度実装されている実装基板の接続端子との適応性が全くないため、利用できないという問題点があった。
【0007】
加えて、LSIチップ1と実装基板との熱膨張係数の差から生ずる熱応力により、LSIチップ1と実装基板との間に形成される電気的接続手段(バンプ電極2、ランド電極3及び接続端子5)に悪影響を与え、その疲労寿命を縮めてしまうという大きな問題点があった。
【0008】
この発明は上記問題点を解決するためになされたもので、半導体チップと実装基板との間に形成される電気的接続手段の疲労寿命の向上を図った半導体装置を得ることを目的とする。
【0009】
【課題を解決するための手段】
この発明に係る請求項1記載の半導体装置は、一方主面及び他方主面を有し、他方主面に各々が第1の厚みを有する複数の突起電極部が設けられる半導体チップと、各々が第2の厚みを有する複数の接続端子とを備え、前記複数の接続端子はそれぞれ前記複数の突起電極部のうち対応する突起電極部に接続され、前記複数の突起電極部を含む前記半導体チップの他方主面上を覆って形成される樹脂と、一方主面及び他方主面を有し、一方主面に複数の電極が形成された電極領域が設けられ、他方主面に各々が第3の厚みを有する複数の外部電極部が設けられる接続板とをさらに備え、前記電極領域の複数の電極はそれぞれ前記複数の外部電極部のうち対応する外部電極部に電気的に接続され、かつそれぞれ前記複数の接続端子のうち対応する接続端子に直接接続され、前記接続板は前記半導体チップより大きな平面形状を有し、前記複数の外部電極部における電極部の形成間隔は、前記複数の突起電極部における電極部の形成間隔より広く、前記複数の突起電極部はそれぞれの先端領域にランド電極を有し、該ランド電極は前記樹脂の界面に平坦性良く形成され、前記複数の突起電極部それぞれの前記ランド電極が前記複数の接続端子のうち対応する接続端子と直接接続され、前記複数の突起電極部、前記複数の接続端子及び前記複数の外部電極部それぞれの主要部の融点をT1,T2及びT3に設定したとき、T1>T2≧T3を満足する。
【0012】
また、請求項2記載の半導体装置のように、前記複数の接続端子及び前記電極領域を含む前記接続板の一方主面上に樹脂がさらに形成されてもよい。
【0014】
また、請求項3記載の半導体装置のように、前記複数の突起電極部それぞれの主要部は融点T1を有する第1の材料で構成され、前記複数の外部電極部それぞれの主要部は融点T2(T2<T1)を有する第2の材料で構成され、前記複数の接続端子はそれぞれ前記第1の材料からなる第1の領域と、前記第2の材料からなる第2の領域とからなり、前記複数の接続端子それぞれの前記第1の領域が前記複数の突起電極部うち対応する突起電極部と接続されてもよい。
【0015】
この発明に係る請求項4記載の半導体装置は、一方主面及び他方主面を有し、他方主面に各々が第1の厚みを有する複数の第1の突起電極部が設けられる第1の半導体チップと、各々が第2の厚みを有する複数の第1の接続端子とを備え、前記複数の第1の接続端子はそれぞれ前記複数の第1の突起電極部のうち対応する第1の突起電極部に接続され、一方主面及び他方主面を有し、他方主面に各々が前記第1の厚みを有する複数の第2の突起電極部が設けられる第2の半導体チップと、各々が前記第2の厚みを有する複数の第2の接続端子とをさらに備え、前記複数の第2の接続端子は前記複数の第2の突起電極部のうち対応する第2の突起電極部に接続され、前記複数の第1の突起電極部を含む前記第1の半導体チップの他方主面上を覆って形成される第1の樹脂と、前記複数の第2の突起電極部を含む前記第2の半導体チップの他方主面上を覆って形成される第2の樹脂をさらに備え、一方主面及び他方主面を有し、一方主面に複数の電極が形成された第1の電極領域が設けられ、他方主面に各々が第3の厚みを有する複数の第1の外部電極部が設けられる接続板とをさらに備え、前記第1の電極領域の複数の電極はそれぞれ前記複数の第1の外部電極部のうち対応する第1の外部電極部に電気的に接続され、かつそれぞれ前記複数の第1の接続端子のうち対応する第1の接続端子に直接接続され、前記接続板は、一方主面に複数の電極が形成された第2の電極領域がさらに形成され、他方主面に各々が前記第3の厚みを有する複数の第2の外部電極部がさらに設けられ、前記第2の電極領域の複数の電極はそれぞれ前記複数の第2の外部電極部のうち対応する第2の外部電極部に電気的に接続され、かつそれぞれ前記複数の第2の接続端子のうち対応する第2の接続端子に直接接続され、前記接続板は前記第1の半導体チップおよび前記第2半導体チップより大きな平面形状を有し、前記複数の第1の外部電極部における電極部の形成間隔は、前記複数の第1の突起電極部における電極部の形成間隔より広く、かつ、前記複数の第2の外部電極部における電極部の形成間隔は、前記複数の第2の突起電極部における電極部の形成間隔より広く、前記複数の第1の突起電極部はそれぞれの先端領域に第1のランド電極を有し、該第1のランド電極は前記第1の樹脂の界面に平坦性良く形成され、前記複数の第1の突起電極部それぞれの前記第1のランド電極が前記複数の第1の接続端子のうち対応する第1の接続端子と直接接続され、前記複数の第2の突起電極部はそれぞれの先端領域に第2のランド電極を有し、該第2のランド電極は前記第2の樹脂の界面に平坦性良く形成され、前記複数の第2の突起電極部それぞれの前記第2のランド電極が前記複数の第2の接続端子のうち対応する第2の接続端子と直接接続される。
【0016】
【発明の実施の形態】
<<実施の形態1>>
<第1の態様>
図1はこの発明の実施の形態1である半導体装置の第1の態様の構成を示す断面図である。同図に示すように、LSIチップ1の裏面に各々がバンプ電極2及びランド電極3からなる複数の突起電極部20が設けられる。複数のランド電極3はそれぞれ薄膜で平坦性に優れており、複数のバンプ電極2はそれぞれランド電極3の膜厚に対して十分大きな第1の厚みを有した略球状を呈している。複数のバンプ電極2はそれぞれLSIチップ1の複数の電極(図1では図示しない)のうち対応する電極と電気的に接続される。
【0017】
そして、複数の突起電極部20に対応して、後述する接続パターン6の膜厚に対して十分大きい第2の厚みを有する略球状の複数の接続端子5が設けられ、これらの接続端子5は複数のランド電極3のうち対応するランド電極3に加熱溶融により直接接続される。
【0018】
複数の突起電極部20(バンプ電極2及びランド電極3)を含むLSIチップ1の周囲全体が樹脂4により封止され、樹脂4の下層部界面がランド電極3と接続端子5との接続面となる。
【0019】
一方、配線板(接続板)7の表面に平坦性が優れた薄膜の複数の接続パターン6が形成され、裏面に各々が接続パターン8及び外部電極9からなる複数の外部電極部30が設けられる。複数の接続パターン8はそれぞれ薄膜で平坦性が優れており、外部電極9は接続パターン8の膜厚に比べて十分大きな第3の厚みを有した略球状を呈している。複数の接続パターン6はそれぞれ複数の接続パターン8のうち対応する接続パターン8と、配線板7内に設けられるスルーホール等の配線手段(図1では図示しない)により、電気的に接続される。
【0020】
そして、複数の接続パターン6が接続端子5のうち対応する接続端子5に加熱溶融により直接接続される。
【0021】
配線板7はLSIチップ1より大きな平面形状を有し、複数の外部電極部30における電極部の形成間隔L1は、複数の突起電極部20における電極部の形成間隔L2より十分広く設定され、複数の外部電極部30(接続パターン8及び外部電極9)は突起電極部20(バンプ電極2及びランド電極3)や接続端子5に比べて十分大きく形成される。
【0022】
なお、バンプ電極2、ランド電極3、接続端子5、接続パターン6、接続パターン8及び外部電極9はそれぞれ金属材で形成され、具体的には、バンプ電極2,接続端子5及び外部電極9は半田等で形成され、ランド電極3、接続パターン6及び接続パターン8は銅等で形成される。また、配線板7としては、ガラス繊維エポキシ基板、ポリイミドテープ等が考えられる。
【0023】
このような構成の半導体装置を実装基板上に配置して、複数の外部電極部30それぞれの外部電極9と、実装基板上の複数の接続端子のうち対応する接続端子とを加熱溶融により接続することにより、実装基板上に半導体装置を実装することができる。
【0024】
このような構成の実施の形態1の第1の態様の半導体装置は、実装基板とLSIチップ1との電気的接続手段として、およそ第1,第2及び第3の厚みをそれぞれ有する突起電極部20、接続端子5及び外部電極部30を用いて構成している。
【0025】
したがって、実施の形態1の第1の態様の半導体装置を実装基板上に実装したときに、LSIチップ1と実装基板との熱膨張係数の差から生ずる熱応力をそれぞれ突起電極部20(バンプ電極2,ランド電極3)、接続端子5(接続パターン6)及び外部電極部30(接続パターン8,外部電極9)に分散され、配線板7自体も上記熱応力に対する緩衝材として機能する。その結果、LSIチップ1と実装基板との間に形成される電気的接続手段の疲労寿命の向上を図ることができる(第1の効果)。
【0026】
加えて、複数の外部電極部30は、複数の突起電極部20及び接続端子5との物理的位置に制約を受けることなく、配線板7の裏面上に任意に設けることができるため、複数の外部電極部30の形成における設計自由度が向上し、所望の実装基板上に配置可能な半導体装置を得ることができる(第2の効果)。したがって、低密度実装されている従来構造の半導体装置用の実装基板の接続端子に対して適応可能に、複数の外部電極部30を配線板7の裏面に配置することができる。
【0027】
さらに、複数の突起電極部20を含むLSIチップ1の裏面上を覆って樹脂4が形成されるため、複数の突起電極部20の熱疲労を抑制する分、装置の信頼性も向上する(第3の効果)。
【0028】
また、実施の形態1の第1の態様の半導体装置の配線板7はLSIチップ1より大きな平面形状を有し、複数の外部電極部30における電極部の形成間隔は、複数の突起電極部20における電極部の形成間隔より広く、複数の外部電極9それぞれを比較的大きく形成できる。
【0029】
その結果、外部電極部30の上記熱応力に対する強度を向上させることができるため、LSIチップ1と実装基板との間に形成される電気的接続手段の疲労寿命のさらなる向上を図った半導体装置を得ることができる(第4の効果)。
【0030】
また、実施の形態1の第1の態様の半導体装置の複数の突起電極部20はそれぞれの先端領域にランド電極3を有し、このランド電極3は樹脂4の界面に平坦性良く形成される。その結果、複数の突起電極部20それぞれのランド電極3が複数の接続端子5とそれぞれ加熱溶融されて直接接続されるため、ランド電極3に直接接続して複数の接続端子5を高さ、形状等のバラツキなく形成することができる。
【0031】
なお、実施の形態1の第1の態様では、バンプ電極2、接続端子5及び外部電極9の形状として略球状のものを示したが、これに限定されず、ピンのような枝状のもの等、所定の厚みを有する形状であればよい。また、配線板7としては、上記したガラス繊維エポキシ基板、ポリイミドテープに限らず、ガラス繊維強化プラスチック等、材質に大きな制限なく用いることができる。
【0032】
<第2の態様>
図2は実施の形態1の半導体装置の第2の態様を示す断面図である。同図に示すように、配線板27の裏面に各々が接続パターン28及び外部電極29からなる複数の外部電極部31が設けられる。複数の接続パターン28はそれぞれ薄膜で平坦性が優れており、外部電極29は接続パターン28の膜厚に比べて十分大きな第3の厚みを有した略球状を呈している。複数の接続パターン6と複数の接続パターン28のうち対応する接続パターン28とは配線板27内に設けられる配線手段(図2では図示しない)により電気的に接続される。そして、複数の接続パターン6が複数の接続端子5のうち対応する接続端子5に加熱溶融により直接接続される。
【0033】
配線板27はLSIチップ1と同程度の平面形状を有し、複数の外部電極部31における電極部の形成間隔L3は、複数の突起電極部20における電極部の形成間隔L2とほぼ同一距離に設定される。また、複数の外部電極部31(接続パターン28及び外部電極29)は突起電極部20(バンプ電極2及びランド電極3)や接続端子5と同程度の大きさで形成される。なお、他の構成は図1で示した第1の態様の半導体装置の構成と同様である。
【0034】
このような構成の第2の態様の半導体装置は、第1の態様の半導体装置と同様、第1〜第3の効果を奏する。加えて、配線板27をLSIチップ1と同程度の平面形状にし、複数の外部電極部31における電極部の形成間隔L3を、複数の突起電極部20における電極部の形成間隔L2と同一距離に設定することにより、高密度性を維持することができる利点を奏する。
【0035】
なお、実施の形態1の第2の態様では、バンプ電極2、接続端子5及び外部電極29の形状として略球状のものを示したが、これに限定されず、枝状等、所定の厚みを有する形状であればよい。また、配線板27としては、ガラス繊維エポキシ基板、ポリイミドテープに限らず、ガラス繊維強化プラスチック等、材質に大きな制限なく用いることができる。
【0036】
<<実施の形態2>>
図3はこの発明の実施の形態2である半導体装置の構成を示す断面図である。同図に示すように、樹脂4に加え、複数の接続端子5及び複数の接続パターン6を含む配線板7の表面上に樹脂10がさらに形成される。なお、他の構成は図1で示した実施の形態1の第1の態様の半導体装置と同様である。また、樹脂10は図1で示した構造を得た後、再度樹脂封止処理を行って形成される。
【0037】
このような構成の実施の形態2の半導体装置は、複数の接続端子5及び複数の接続パターン6を含む配線板7の表面上に樹脂10がさらに形成されるため、複数の接続端子5の熱疲労を抑制する分、装置の信頼性がさらに向上する。
【0038】
<<実施の形態3>>
<第1の態様>
この発明の実施の形態3の半導体装置における第1の態様の構造は、図1で示した実施の形態1の第1の態様の構造と同一である。
【0039】
ただし、複数の突起電極部20それぞれの主要部であるバンプ電極2の融点をT1、複数の接続端子5の融点をT2,複数の外部電極部30それぞれの主要部である外部電極9の融点をT3としたとき、T1>T2>T3を満足する。
【0040】
このような構成の実施の形態3の第1の態様の半導体装置は、バンプ電極2、接続端子5及び外部電極9の融点をT1,T2及びT3に設定したとき、T1>T2>T3を満足するため、実装基板上に複数の外部電極9を加熱溶融して実装する際に、加熱温度THをT2より低く抑えることにより、接続端子5及びバンプ電極2が誤って溶融される不具合は生じない。
【0041】
なお、第1の態様の構造として、図1の構造を示したが、図2で示した実施の形態1の第2の態様の構造あるいは図3で示した実施の形態2の構造に対しても勿論適用可能である。
【0042】
また、実施の形態3の第1の態様では、バンプ電極2、接続端子5及び外部電極9の融点をT1,T2及びT3に設定したとき、T1>T2>T3を満足するしたが、最低限、T1>T2≧T3を満足すれば、実装基板上に複数の外部電極9を加熱溶融して実装する際に、加熱温度THをT1より低く抑えることにより、少なくともバンプ電極2が誤って溶融される不具合は生じない。
【0043】
<第2の態様>
図4はこの発明の実施の形態3の半導体装置の第2の態様を模式的に示す説明図である。同図に示すように、複数の接続端子5はそれぞれ第1の領域51及び第2の領域52から構成され、第1の領域51は突起電極部20のランド電極3と直接接続され、第2の領域52は接続パターン6と直接接続される。
【0044】
第1の領域51はバンプ電極2と同一の金属材料で形成され、第2の領域52は外部電極9と同一の金属材料で形成される。このとき、複数の突起電極部20それぞれの主要部であるバンプ電極2の形成金属材料の融点をT1、複数の外部電極部30それぞれの主要部である外部電極9の形成金属材料の融点をT2としたとき、T1>T2を満足する金属材料が選ばれる。
【0045】
このような構成の実施の形態3の第2の態様の半導体装置は、バンプ電極2及び外部電極9の融点をそれぞれT1及びT2に設定したとき、T1>T2を満足するため、実装基板上に複数の外部電極9を加熱溶融して実装する際に、バンプ電極2及び接続端子5の第1の領域51が誤って溶融される不具合は生じない。
【0046】
加えて、突起電極部20の主要部(バンプ電極2)、接続端子5及び外部電極部30の主要部(外部電極9)の形成に必要な金属材料を2種類の金属材料のみに抑えることができるため、半導体装置の組み立てに要するコストの低減化を図ることができる。
【0047】
<<実施の形態4>>
図5はこの発明の実施の形態4である半導体装置の構成を示す断面図である。同図に示すように、配線板17の表面に平坦性が優れた薄膜の複数の接続パターン6a,6bが形成され、裏面に各々が接続パターン18a及び外部電極19aからなる複数の外部電極部40a並びに各々が接続パターン18b及び外部電極19bからなる複数の外部電極部40bが設けられる。複数の接続パターン18a,18bはそれぞれ薄膜で平坦性が優れており、外部電極19a,19bは接続パターン18a,18bの膜厚に比べて十分大きな第3の厚みを有した略球状を呈している。複数の接続パターン6aそれぞれと複数の接続パターン18aのうち対応する接続パターン18aとの電気的接続及び複数の接続パターン6bそれぞれと複数の接続パターン18bのうち対応する接続パターン18bとの電気的接続は配線板17内に設けられる配線手段(図5では図示しない)により行われる。
【0048】
そして、配線板17の表面の複数の接続パターン6a上に半導体部11aが配置され、接続パターン6b上に半導体部11bが配置される。すなわち、複数の接続パターン6aはそれぞれLSIチップ1aの複数の接続端子5aのうち対応する接続端子5aに直接接続され、複数の接続パターン6bはそれぞれLSIチップ1bの複数の接続端子5bのうち対応する接続端子5bに直接接続される。
【0049】
半導体部11aはLSIチップ1a、突起電極部20a(バンプ電極2a、ランド電極3a)、樹脂4a、接続端子5a及び樹脂10aで構成され、その構造は図3で示した実施の形態2の構造(LSIチップ1、突起電極部20(バンプ電極2、ランド電極3)、樹脂4、接続端子5及び樹脂10)と同様である。
【0050】
一方、半導体部11bはLSIチップ1b、突起電極部20b(バンプ電極2b、ランド電極3b)、樹脂4b、接続端子5b及び樹脂10bで構成され、その構造は図3で示した実施の形態2の構造(LSIチップ1、突起電極部20(バンプ電極2、ランド電極3)、樹脂4、接続端子5及び樹脂10)と同様である。
【0051】
このような構成の実施の形態4の半導体装置は、2つのLSIチップ1a及び1bが1つの配線板17上に配置されて構成される1つの半導体装置を得ることができる。
【0052】
【発明の効果】
以上説明したように、この発明における請求項1記載の半導体装置は、実装基板と半導体チップとの電気的接続手段として、第1,第2及び第3の厚みをそれぞれ有する突起電極部、接続端子及び外部電極部を用いて構成している。
【0053】
したがって、この半導体装置を実装基板上に実装したときに、半導体チップと実装基板との熱膨張係数の差から生ずる熱応力がそれぞれ突起電極部、接続端子及び外部電極部に分散され、接続板自体も上記熱応力に対する緩衝材として機能する。その結果、半導体チップと実装基板との間に形成される電気的接続手段の疲労寿命の向上を図った半導体装置を得ることができる。
【0054】
加えて、複数の外部電極部は、複数の突起電極部及び接続端子との物理的位置に制約を受けることなく、接続板の他方主面上に設けることができるため、複数の外部電極部の形成における設計自由度が向上し、所望の実装基板上に配置可能な半導体装置を得ることができる。
【0055】
さらに、複数の突起電極部を含む半導体チップの他方主面上を覆って樹脂が形成されるため、複数の突起電極部の熱疲労を抑制する分、装置の信頼性も向上する。
【0056】
加えて、請求項1記載の半導体装置の接続板は半導体チップより大きな平面形状を有し、複数の外部電極部における電極部の形成間隔は、複数の突起電極部における電極部の形成間隔より広いため、複数の外部電極それぞれを比較的大きく形成できる。
【0057】
その結果、外部電極部の上記熱応力に対する強度を向上させることができるため、半導体チップと実装基板との間に形成される電気的接続手段の疲労寿命のさらなる向上を図った半導体装置を得ることができる。
【0058】
さらに、請求項1記載の半導体装置の複数の突起電極部はそれぞれの先端領域にランド電極を有し、該ランド電極は樹脂の界面に平坦性良く形成され、複数の突起電極部それぞれのランド電極が複数の接続端子とそれぞれ直接接続されるため、複数の接続端子を導電パターン上に高さ、形状等のバラツキなく形成することができる。
加えて、請求項1記載の半導体装置において、複数の突起電極部、複数の接続端子及び複数の外部電極部それぞれの主要部の融点をT1,T2及びT3に設定したとき、T1>T2≧T3を満足するため、実装基板上に複数の外部電極部を加熱溶融して実装する際に、加熱温度をT1より低く抑えることにより、少なくとも突起電極部が誤って溶融される不具合は生じない。
【0059】
また、請求項2記載の半導体装置の樹脂は、複数の接続端子及び電極領域を含む接続板の一方主面上にさらに形成されるため、複数の接続端子の熱疲労を抑制する分、装置の信頼性がさらに向上する。
【0061】
また、請求項3記載の半導体装置においては、前記複数の突起電極部それぞれの主要部は融点T1を有する第1の材料で構成され、前記複数の外部電極部それぞれの主要部は融点T2(T2<T1)を有する第2の材料で構成され、前記複数の接続端子はそれぞれ前記第1の材料からなる第1の領域と、前記第2の材料からなる第2の領域とからなり、前記複数の接続端子それぞれの前記第1の領域が前記複数の突起電極部うち対応する突起電極部と接続されるため、実装基板に複数の外部電極部を加熱溶融して実装する際に、加熱温度をT1より低く抑えることにより、接続端子の第1の領域及び突起電極部が誤って溶融される不具合は生じない。
【0062】
加えて、突起電極部の主要部、接続端子及び外部電極部の主要部の形成に必要な材料を2種類の材料(第1及び第2の材料)のみに抑えることができるため、半導体装置の組み立てに要するコストの低減化を図ることができる。
【0063】
また、請求項4記載の半導体装置においては、一方主面及び他方主面を有し、他方主面に各々が第1の厚みを有する複数の第1の突起電極部が設けられる第1の半導体チップと、各々が第2の厚みを有する複数の第1の接続端子とを備え、前記複数の第1の接続端子はそれぞれ前記複数の第1の突起電極部のうち対応する第1の突起電極部に接続され、一方主面及び他方主面を有し、他方主面に各々が前記第1の厚みを有する複数の第2の突起電極部が設けられる第2の半導体チップと、各々が前記第2の厚みを有する複数の第2の接続端子とをさらに備え、前記複数の第2の接続端子は前記複数の第2の突起電極部のうち対応する第2の突起電極部に接続され、前記複数の第1の突起電極部を含む前記第1の半導体チップの他方主面上を覆って形成される第1の樹脂と、前記複数の第2の突起電極部を含む前記第2の半導体チップの他方主面上を覆って形成される第2の樹脂をさらに備え、一方主面及び他方主面を有し、一方主面に複数の電極が形成された第1の電極領域が設けられ、他方主面に各々が第3の厚みを有する複数の第1の外部電極部が設けられる接続板とをさらに備え、前記第1の電極領域の複数の電極はそれぞれ前記複数の第1の外部電極部のうち対応する第1の外部電極部に電気的に接続され、かつそれぞれ前記複数の第1の接続端子のうち対応する第1の接続端子に直接接続され、前記接続板は、一方主面に複数の電極が形成された第2の電極領域がさらに形成され、他方主面に各々が前記第3の厚みを有する複数の第2の外部電極部がさらに設けられ、前記第2の電極領域の複数の電極はそれぞれ前記複数の第2の外部電極部のうち対応する第2の外部電極部に電気的に接続され、かつそれぞれ前記複数の第2の接続端子のうち対応する第2の接続端子に直接接続され、前記接続板は前記第1の半導体チップおよび前記第2半導体チップより大きな平面形状を有し、前記複数の第1の外部電極部における電極部の形成間隔は、前記複数の第1の突起電極部における電極部の形成間隔より広く、かつ、前記複数の第2の外部電極部における電極部の形成間隔は、前記複数の第2の突起電極部における電極部の形成間隔より広く、前記複数の第1の突起電極部はそれぞれの先端領域に第1のランド電極を有し、該第1のランド電極は前記第1の樹脂の界面に平坦性良く形成され、前記複数の第1の突起電極部それぞれの前記第1のランド電極が前記複数の第1の接続端子のうち対応する第1の接続端子と直接接続され、前記複数の第2の突起電極部はそれぞれの先端領域に第2のランド電極を有し、該第2のランド電極は前記第2の樹脂の界面に平坦性良く形成され、前記複数の第2の突起電極部それぞれの前記第2のランド電極が前記複数の第2の接続端子のうち対応する第2の接続端子と直接接続される。
【0064】
その結果、2つの半導体チップが1つの接続板上に配置されて構成される1つの半導体装置を得ることができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1の半導体装置における第1の態様の構成を示す断面図である。
【図2】 実施の形態1の第2の態様の構成を示す断面図である。
【図3】 この発明の実施の形態2である半導体装置の構成を示す断面図である。
【図4】 この発明の実施の形態3である半導体装置における第2の態様の構成を模式的に示す説明図である。
【図5】 この発明の実施の形態4である半導体装置の構成を示す断面図である。
【図6】 従来の半導体装置の構成を示す断面図である。
【符号の説明】
1 LSIチップ、2 バンプ電極、3 ランド電極、4,10 樹脂、5 接続端子、6,8 接続パターン、7 配線板、9 外部電極。
Claims (4)
- 一方主面及び他方主面を有し、他方主面に各々が第1の厚みを有する複数の突起電極部が設けられる半導体チップと、
各々が第2の厚みを有する複数の接続端子とを備え、前記複数の接続端子はそれぞれ前記複数の突起電極部のうち対応する突起電極部に接続され、
前記複数の突起電極部を含む前記半導体チップの他方主面上を覆って形成される樹脂と、
一方主面及び他方主面を有し、一方主面に複数の電極が形成された電極領域が設けられ、他方主面に各々が第3の厚みを有する複数の外部電極部が設けられる接続板とをさらに備え、前記電極領域の複数の電極はそれぞれ前記複数の外部電極部のうち対応する外部電極部に電気的に接続され、かつそれぞれ前記複数の接続端子のうち対応する接続端子に直接接続され、
前記接続板は前記半導体チップより大きな平面形状を有し、前記複数の外部電極部における電極部の形成間隔は、前記複数の突起電極部における電極部の形成間隔より広く、
前記複数の突起電極部はそれぞれの先端領域にランド電極を有し、該ランド電極は前記樹脂の界面に平坦性良く形成され、前記複数の突起電極部それぞれの前記ランド電極が前記複数の接続端子のうち対応する接続端子と直接接続され、
前記複数の突起電極部、前記複数の接続端子及び前記複数の外部電極部それぞれの主要部の融点をT1,T2及びT3に設定したとき、T1>T2≧T3を満足する、
半導体装置。 - 前記複数の接続端子及び前記電極領域を含む前記接続板の一方主面上に樹脂がさらに形成される、
請求項1記載の半導体装置。 - 一方主面及び他方主面を有し、他方主面に各々が第1の厚みを有する複数の突起電極部が設けられる半導体チップと、
各々が第2の厚みを有する複数の接続端子とを備え、前記複数の接続端子はそれぞれ前記複数の突起電極部のうち対応する突起電極部に接続され、
前記複数の突起電極部を含む前記半導体チップの他方主面上を覆って形成される樹脂と、
一方主面及び他方主面を有し、一方主面に複数の電極が形成された電極領域が設けられ、他方主面に各々が第3の厚みを有する複数の外部電極部が設けられる接続板とをさらに備え、前記電極領域の複数の電極はそれぞれ前記複数の外部電極部のうち対応する外部電極部に電気的に接続され、かつそれぞれ前記複数の接続端子のうち対応する接続端子に直接接続され、
前記接続板は前記半導体チップより大きな平面形状を有し、前記複数の外部電極部における電極部の形成間隔は、前記複数の突起電極部における電極部の形成間隔より広く、
前記複数の突起電極部はそれぞれの先端領域にランド電極を有し、該ランド電極は前記樹脂の界面に平坦性良く形成され、前記複数の突起電極部それぞれの前記ランド電極が前記複数の接続端子のうち対応する接続端子と直接接続され、
前記複数の突起電極部それぞれの主要部は融点T1を有する第1の材料で構成され、前記複数の外部電極部それぞれの主要部は融点T2(T2<T1)を有する第2の材料で構成され、
前記複数の接続端子はそれぞれ前記第1の材料からなる第1の領域と、前記第2の材料からなる第2の領域とからなり、前記複数の接続端子それぞれの前記第1の領域が前記複数の突起電極部うち対応する突起電極部と接続される、
半導体装置。 - 一方主面及び他方主面を有し、他方主面に各々が第1の厚みを有する複数の第1の突起電極部が設けられる第1の半導体チップと、
各々が第2の厚みを有する複数の第1の接続端子とを備え、前記複数の第1の接続端子はそれぞれ前記複数の第1の突起電極部のうち対応する第1の突起電極部に接続され、
一方主面及び他方主面を有し、他方主面に各々が前記第1の厚みを有する複数の第2の突起電極部が設けられる第2の半導体チップと、
各々が前記第2の厚みを有する複数の第2の接続端子とをさらに備え、前記複数の第2の接続端子は前記複数の第2の突起電極部のうち対応する第2の突起電極部に接続され、
前記複数の第1の突起電極部を含む前記第1の半導体チップの他方主面上を覆って形成される第1の樹脂と、前記複数の第2の突起電極部を含む前記第2の半導体チップの他方主面上を覆って形成される第2の樹脂をさらに備え、
一方主面及び他方主面を有し、一方主面に複数の電極が形成された第1の電極領域が設けられ、他方主面に各々が第3の厚みを有する複数の第1の外部電極部が設けられる接続板とをさらに備え、前記第1の電極領域の複数の電極はそれぞれ前記複数の第1の外部電極部のうち対応する第1の外部電極部に電気的に接続され、かつそれぞれ前記複数の第1の接続端子のうち対応する第1の接続端子に直接接続され、
前記接続板は、一方主面に複数の電極が形成された第2の電極領域がさらに形成され、他方主面に各々が前記第3の厚みを有する複数の第2の外部電極部がさらに設けられ、
前記第2の電極領域の複数の電極はそれぞれ前記複数の第2の外部電極部のうち対応する第2の外部電極部に電気的に接続され、かつそれぞれ前記複数の第2の接続端子のうち対応する第2の接続端子に直接接続され、
前記接続板は前記第1の半導体チップおよび前記第2半導体チップより大きな平面形状を有し、前記複数の第1の外部電極部における電極部の形成間隔は、前記複数の第1の突起電極部における電極部の形成間隔より広く、かつ、前記複数の第2の外部電極部における電極部の形成間隔は、前記複数の第2の突起電極部における電極部の形成間隔より広く、
前記複数の第1の突起電極部はそれぞれの先端領域に第1のランド電極を有し、該第1のランド電極は前記第1の樹脂の界面に平坦性良く形成され、前記複数の第1の突起電極部それぞれの前記第1のランド電極が前記複数の第1の接続端子のうち対応する第1の接続端子と直接接続され、
前記複数の第2の突起電極部はそれぞれの先端領域に第2のランド電極を有し、該第2のランド電極は前記第2の樹脂の界面に平坦性良く形成され、前記複数の第2の突起電極部それぞれの前記第2のランド電極が前記複数の第2の接続端子のうち対応する第2の接続端子と直接接続される、
半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07221596A JP3863213B2 (ja) | 1996-03-27 | 1996-03-27 | 半導体装置 |
TW085110710A TW362264B (en) | 1996-03-27 | 1996-09-03 | Semiconductor device |
US08/708,559 US5666008A (en) | 1996-03-27 | 1996-09-06 | Flip chip semiconductor device |
KR1019960038854A KR100194746B1 (ko) | 1996-03-27 | 1996-09-09 | 반도체장치 |
DE19644297A DE19644297A1 (de) | 1996-03-27 | 1996-10-24 | Halbleiterbauelement |
CN96121720A CN1128475C (zh) | 1996-03-27 | 1996-11-20 | 半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP07221596A JP3863213B2 (ja) | 1996-03-27 | 1996-03-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09260437A JPH09260437A (ja) | 1997-10-03 |
JP3863213B2 true JP3863213B2 (ja) | 2006-12-27 |
Family
ID=13482810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07221596A Expired - Lifetime JP3863213B2 (ja) | 1996-03-27 | 1996-03-27 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5666008A (ja) |
JP (1) | JP3863213B2 (ja) |
KR (1) | KR100194746B1 (ja) |
CN (1) | CN1128475C (ja) |
DE (1) | DE19644297A1 (ja) |
TW (1) | TW362264B (ja) |
Families Citing this family (83)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5661082A (en) * | 1995-01-20 | 1997-08-26 | Motorola, Inc. | Process for forming a semiconductor device having a bond pad |
SG45122A1 (en) * | 1995-10-28 | 1998-01-16 | Inst Of Microelectronics | Low cost and highly reliable chip-sized package |
US6376921B1 (en) | 1995-11-08 | 2002-04-23 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
US6064576A (en) * | 1997-01-02 | 2000-05-16 | Texas Instruments Incorporated | Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board |
JP3081559B2 (ja) * | 1997-06-04 | 2000-08-28 | ニッコー株式会社 | ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置 |
US6407461B1 (en) * | 1997-06-27 | 2002-06-18 | International Business Machines Corporation | Injection molded integrated circuit chip assembly |
SG71734A1 (en) * | 1997-11-21 | 2000-04-18 | Inst Materials Research & Eng | Area array stud bump flip chip and assembly process |
US20070102827A1 (en) * | 1997-12-08 | 2007-05-10 | 3M Innovative Properties Company | Solvent Assisted Burnishing of Pre-Underfilled Solder-Bumped Wafers for Flipchip Bonding |
US6303408B1 (en) * | 1998-02-03 | 2001-10-16 | Tessera, Inc. | Microelectronic assemblies with composite conductive elements |
JPH11312749A (ja) * | 1998-02-25 | 1999-11-09 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
SG75841A1 (en) | 1998-05-02 | 2000-10-24 | Eriston Invest Pte Ltd | Flip chip assembly with via interconnection |
US6406939B1 (en) | 1998-05-02 | 2002-06-18 | Charles W. C. Lin | Flip chip assembly with via interconnection |
US6031282A (en) * | 1998-08-27 | 2000-02-29 | Advantest Corp. | High performance integrated circuit chip package |
TW396462B (en) | 1998-12-17 | 2000-07-01 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
SG78324A1 (en) | 1998-12-17 | 2001-02-20 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with strips-in-via and plating |
TW444236B (en) | 1998-12-17 | 2001-07-01 | Charles Wen Chyang Lin | Bumpless flip chip assembly with strips and via-fill |
US6111761A (en) * | 1999-08-23 | 2000-08-29 | Motorola, Inc. | Electronic assembly |
US6551861B1 (en) | 2000-08-22 | 2003-04-22 | Charles W. C. Lin | Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive |
US6562657B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6350633B1 (en) | 2000-08-22 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6402970B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6403460B1 (en) | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a semiconductor chip assembly |
US6562709B1 (en) | 2000-08-22 | 2003-05-13 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint |
US6436734B1 (en) | 2000-08-22 | 2002-08-20 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
US6660626B1 (en) | 2000-08-22 | 2003-12-09 | Charles W. C. Lin | Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint |
US6350632B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Semiconductor chip assembly with ball bond connection joint |
US6511865B1 (en) | 2000-09-20 | 2003-01-28 | Charles W. C. Lin | Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly |
US6350386B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
US6544813B1 (en) | 2000-10-02 | 2003-04-08 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US6448108B1 (en) | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
US7262082B1 (en) | 2000-10-13 | 2007-08-28 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture |
US6576493B1 (en) | 2000-10-13 | 2003-06-10 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US6440835B1 (en) | 2000-10-13 | 2002-08-27 | Charles W. C. Lin | Method of connecting a conductive trace to a semiconductor chip |
US7132741B1 (en) | 2000-10-13 | 2006-11-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with carved bumped terminal |
US6908788B1 (en) | 2000-10-13 | 2005-06-21 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using a metal base |
US7129575B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped metal pillar |
US6548393B1 (en) | 2000-10-13 | 2003-04-15 | Charles W. C. Lin | Semiconductor chip assembly with hardened connection joint |
US6872591B1 (en) | 2000-10-13 | 2005-03-29 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a conductive trace and a substrate |
US6673710B1 (en) | 2000-10-13 | 2004-01-06 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip |
US7264991B1 (en) | 2000-10-13 | 2007-09-04 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using conductive adhesive |
US7190080B1 (en) | 2000-10-13 | 2007-03-13 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US6740576B1 (en) | 2000-10-13 | 2004-05-25 | Bridge Semiconductor Corporation | Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly |
US6876072B1 (en) | 2000-10-13 | 2005-04-05 | Bridge Semiconductor Corporation | Semiconductor chip assembly with chip in substrate cavity |
US7009297B1 (en) | 2000-10-13 | 2006-03-07 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal particle |
US7319265B1 (en) | 2000-10-13 | 2008-01-15 | Bridge Semiconductor Corporation | Semiconductor chip assembly with precision-formed metal pillar |
US7071089B1 (en) | 2000-10-13 | 2006-07-04 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a carved bumped terminal |
US6667229B1 (en) | 2000-10-13 | 2003-12-23 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip |
US7414319B2 (en) | 2000-10-13 | 2008-08-19 | Bridge Semiconductor Corporation | Semiconductor chip assembly with metal containment wall and solder terminal |
US6949408B1 (en) | 2000-10-13 | 2005-09-27 | Bridge Semiconductor Corporation | Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps |
US7094676B1 (en) | 2000-10-13 | 2006-08-22 | Bridge Semiconductor Corporation | Semiconductor chip assembly with embedded metal pillar |
US6576539B1 (en) | 2000-10-13 | 2003-06-10 | Charles W.C. Lin | Semiconductor chip assembly with interlocked conductive trace |
US6984576B1 (en) | 2000-10-13 | 2006-01-10 | Bridge Semiconductor Corporation | Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip |
US7129113B1 (en) | 2000-10-13 | 2006-10-31 | Bridge Semiconductor Corporation | Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture |
US7075186B1 (en) | 2000-10-13 | 2006-07-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with interlocked contact terminal |
US6699780B1 (en) | 2000-10-13 | 2004-03-02 | Bridge Semiconductor Corporation | Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching |
US6492252B1 (en) | 2000-10-13 | 2002-12-10 | Bridge Semiconductor Corporation | Method of connecting a bumped conductive trace to a semiconductor chip |
US6537851B1 (en) | 2000-10-13 | 2003-03-25 | Bridge Semiconductor Corporation | Method of connecting a bumped compliant conductive trace to a semiconductor chip |
KR20020029990A (ko) * | 2000-10-16 | 2002-04-22 | 윤종용 | 실장리드가 구비된 기판을 포함하는 반도체 패키지 및 그제조방법 |
US6444489B1 (en) | 2000-12-15 | 2002-09-03 | Charles W. C. Lin | Semiconductor chip assembly with bumped molded substrate |
US6653170B1 (en) | 2001-02-06 | 2003-11-25 | Charles W. C. Lin | Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit |
US20030054583A1 (en) * | 2001-09-20 | 2003-03-20 | Eastman Kodak Company | Method for producing an image sensor assembly |
JP2003100801A (ja) * | 2001-09-25 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置 |
DE10213296B9 (de) * | 2002-03-25 | 2007-04-19 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens |
US6819001B2 (en) * | 2003-03-14 | 2004-11-16 | General Electric Company | Interposer, interposer package and device assembly employing the same |
US20050013557A1 (en) * | 2003-07-14 | 2005-01-20 | Daoqiang Lu | Optical packages and methods for controlling a standoff height in optical packages |
US7993983B1 (en) | 2003-11-17 | 2011-08-09 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with chip and encapsulant grinding |
US7538415B1 (en) | 2003-11-20 | 2009-05-26 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal, filler and insulative base |
US7425759B1 (en) | 2003-11-20 | 2008-09-16 | Bridge Semiconductor Corporation | Semiconductor chip assembly with bumped terminal and filler |
US7446419B1 (en) | 2004-11-10 | 2008-11-04 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar of stacked metal balls |
US7268421B1 (en) | 2004-11-10 | 2007-09-11 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond |
US7750483B1 (en) | 2004-11-10 | 2010-07-06 | Bridge Semiconductor Corporation | Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal |
JP2007149851A (ja) * | 2005-11-25 | 2007-06-14 | Sony Computer Entertainment Inc | 配線基板、電子部品実装構造、および電子部品実装方法 |
US20080061433A1 (en) * | 2006-09-11 | 2008-03-13 | Arquisal Rodel B | Methods and substrates to connect an electrical member to a substrate to form a bonded structure |
US7494843B1 (en) | 2006-12-26 | 2009-02-24 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding |
US7811863B1 (en) | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
KR100969441B1 (ko) * | 2008-06-05 | 2010-07-14 | 삼성전기주식회사 | 반도체칩이 실장된 인쇄회로기판 및 그 제조방법 |
TW201011878A (en) * | 2008-09-03 | 2010-03-16 | Phoenix Prec Technology Corp | Package structure having substrate and fabrication thereof |
CN103878462A (zh) * | 2012-12-20 | 2014-06-25 | 浙江大学 | 使用小焊块取代焊锡片的焊接方式 |
US10522505B2 (en) * | 2017-04-06 | 2019-12-31 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method for manufacturing the same |
JP6861358B2 (ja) * | 2017-06-09 | 2021-04-21 | パナソニックIpマネジメント株式会社 | 触力覚センサ、触力覚センサの製造方法および触力覚センサを用いた検知方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3380155A (en) * | 1965-05-12 | 1968-04-30 | Sprague Electric Co | Production of contact pads for semiconductors |
US4871921A (en) * | 1988-08-09 | 1989-10-03 | Honeywell Inc. | Detector array assembly having bonding means joining first and second surfaces except where detectors are disposed |
JP3150351B2 (ja) * | 1991-02-15 | 2001-03-26 | 株式会社東芝 | 電子装置及びその製造方法 |
KR940001149B1 (ko) * | 1991-04-16 | 1994-02-14 | 삼성전자 주식회사 | 반도체 장치의 칩 본딩 방법 |
JP2523250B2 (ja) * | 1991-08-16 | 1996-08-07 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ジシアネ―トの混合物を含む組成物 |
JPH06112463A (ja) * | 1992-09-25 | 1994-04-22 | Mitsubishi Electric Corp | 半導体装置及びその実装方法 |
US5550408A (en) * | 1992-11-18 | 1996-08-27 | Matsushita Electronics Corporation | Semiconductor device |
JP3057130B2 (ja) * | 1993-02-18 | 2000-06-26 | 三菱電機株式会社 | 樹脂封止型半導体パッケージおよびその製造方法 |
JP3258764B2 (ja) * | 1993-06-01 | 2002-02-18 | 三菱電機株式会社 | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 |
-
1996
- 1996-03-27 JP JP07221596A patent/JP3863213B2/ja not_active Expired - Lifetime
- 1996-09-03 TW TW085110710A patent/TW362264B/zh not_active IP Right Cessation
- 1996-09-06 US US08/708,559 patent/US5666008A/en not_active Expired - Lifetime
- 1996-09-09 KR KR1019960038854A patent/KR100194746B1/ko not_active IP Right Cessation
- 1996-10-24 DE DE19644297A patent/DE19644297A1/de not_active Withdrawn
- 1996-11-20 CN CN96121720A patent/CN1128475C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR970067800A (ko) | 1997-10-13 |
TW362264B (en) | 1999-06-21 |
KR100194746B1 (ko) | 1999-06-15 |
JPH09260437A (ja) | 1997-10-03 |
CN1128475C (zh) | 2003-11-19 |
US5666008A (en) | 1997-09-09 |
CN1160932A (zh) | 1997-10-01 |
DE19644297A1 (de) | 1997-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3863213B2 (ja) | 半導体装置 | |
US6756663B2 (en) | Semiconductor device including wiring board with three dimensional wiring pattern | |
US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
US7125798B2 (en) | Circuit device and manufacturing method of circuit device | |
KR100524437B1 (ko) | 반도체 장치, 반도체 장치용 기판 및 이들의 제조방법 및 전자기기 | |
KR100268608B1 (ko) | 반도체장치의제조방법및반도체장치 | |
US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
JPH10261753A (ja) | 樹脂封止型半導体装置 | |
JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
JPH11354680A (ja) | プリント配線基板とこれを用いた半導体パッケージ | |
JPH09260436A (ja) | 半導体装置 | |
JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH10289932A (ja) | キャリアフィルム及びそれを使用した集積回路装置 | |
JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
JP3394696B2 (ja) | 半導体装置及びその製造方法 | |
JP2001007252A (ja) | 半導体装置およびその製造方法 | |
EP0171783A2 (en) | Module board and module using the same and method of treating them | |
JP2000261152A (ja) | プリント配線組立体 | |
JPH05243418A (ja) | プラスチックpga型半導体装置 | |
JP3676590B2 (ja) | 半導体装置 | |
JP3912888B2 (ja) | パッケージ型半導体装置 | |
JP2712967B2 (ja) | 半導体装置 | |
JP3676591B2 (ja) | 半導体装置 | |
JP3285017B2 (ja) | 半導体装置 | |
JP3275647B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040909 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040924 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |