JP3285017B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3285017B2
JP3285017B2 JP26369099A JP26369099A JP3285017B2 JP 3285017 B2 JP3285017 B2 JP 3285017B2 JP 26369099 A JP26369099 A JP 26369099A JP 26369099 A JP26369099 A JP 26369099A JP 3285017 B2 JP3285017 B2 JP 3285017B2
Authority
JP
Japan
Prior art keywords
semiconductor element
film
film circuit
semiconductor device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26369099A
Other languages
English (en)
Other versions
JP2000091379A (ja
Inventor
一裕 佐藤
健治 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP26369099A priority Critical patent/JP3285017B2/ja
Publication of JP2000091379A publication Critical patent/JP2000091379A/ja
Application granted granted Critical
Publication of JP3285017B2 publication Critical patent/JP3285017B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁性フィルム
と、その少なくとも一方の主面に形成され半導体素子の
電極と他の電子部品との間を電気的に接続する複数の配
線膜とからなるフィルム回路を用いて上記半導体素子を
実装した半導体装置に関する。
【0002】
【従来の技術】半導体装置として、半導体素子上に、そ
の電極と一端部にて接続されるリードを絶縁性フィルム
の一方の面側に形成し更にリードの他端部に接続された
外部端子を該絶縁性フィルムの他方の面側に形成したフ
ィルム回路を載置し、そして、半導体素子の外側にそれ
を囲繞する補強用外形リングを形成したものがある。
【0003】図8はそのような半導体装置の一例を示す
断面図である。図面において、1はフィルム回路、2は
絶縁性フィルム、3はリード(配線膜)で、その一端3
aは半導体素子4の例えばアルミニウムからなる電極パ
ッド5に接続され、他端3bには上記絶縁性フィルム2
の反半導体素子側に孔を通してボール状の外部端子6が
形成されている。
【0004】上記フィルム回路1は例えばシリコングリ
ス等の緩衝材7を介して半導体素子4上に載置されてい
る。8は半導体素子4を囲繞する補強用外形リングであ
り、従来においては液状エポキシ樹脂やシリコーン樹脂
からなる封止剤9により半導体素子4との間が封止され
且つ固定されていた。
【0005】
【発明が解決しようとする課題】ところで、従来におい
ては、半導体素子4の周りにそれを囲繞する外形リング
8を配置し、該外形リング8と半導体素子4との位置合
わせをしたうえでその間に封止剤9を充填することが不
可欠であり、その位置合わせをする工程が必要であるこ
とが半導体装置の組立工数の低減を妨げる要因になって
いた。これは当然に半導体装置の低価格化を阻害する要
因になる。
【0006】本発明はこのような問題点を解決すべく為
されたものであり、半導体素子上にフィルム回路を載置
するだけで半導体素子を囲繞するリングの半導体素子に
対する位置合わせができ、延いては組立工数を低減する
ことができ、放熱性にも優れた新規な半導体装置を提供
することを目的とする。
【0007】本発明半導体装置は、絶縁性フィルムの少
なくとも一方の主面に、一端部が該絶縁性フィルムから
外側に食み出すように配線膜を形成したフィルム回路
と、該フィルム回路と電極が形成された主面が対向せし
められた半導体素子からなり、該半導体素子の各電極が
上記配線膜の上記フィルム回路から食み出した端部とボ
ンディングされた半導体装置であって、上記半導体素子
を囲繞する補強リングが吊り部を介して上記フィルム回
路の配線膜に、該補強リング、該吊り部及び該配線膜が
一体を成すように形成されてなることを特徴とする。
【0008】本発明半導体装置によれば、フィルム回路
の配線膜に、半導体素子を補強する補強リングが、吊り
部を介して該配線膜、該吊り部及び該補強リングが一体
を成すように形成されているので、単にフィルム回路を
半導体素子上に載置するだけでリングが半導体素子に対
して位置決めされ、半導体素子に対して所定の位置関係
でリングを設けるためだけの特別の工程を設ける必要が
ない。依って、半導体装置の組立工数の低減を図り、延
いては半導体装置の製造価格の低減を図ることが可能に
なる。そして、フィルム回路と半導体素子の主面とが対
向せしめられているので、半導体装置の使用時において
半導体素子の主面で発生した熱はフィルム回路を通じて
外部に放熱され得る。従って、放熱性を高くすることが
できる。
【0009】
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。図1(A)、(B)は本発明の
第1の実施の形態に用いるフィルム回路を示すもので、
(A)は平面図、(B)は(A)のB−B線視拡大断面
図である。
【0010】図面において、1はフィルム回路、2は絶
縁性フィルムで、フィルム回路1のベースを成す。3、
3、・・・は絶縁性フィルム2の一方の側(下側)に形
成されたリード(配線膜)で、その先端部3aが半導体
素子(4)の電極パッド(5)に接続されることにな
る。該リード3、3、・・・は形成しようとするパター
ンに対してネガのパターンを有するレジストをマスクと
して例えば銅あるいはニッケル等の金属を形成すること
により形成される。
【0011】6、6、・・・は各リード3、3、・・・
の半導体素子(4)の電極パッド(5)と接続される側
の反対側の端部3b、3b、・・・上に形成されたボー
ル状の外部端子で、例えばニッケル及び半田あるいは金
等からなり、上記ベース(絶縁性フィルム)2の反半導
体素子側の面に形成され、ベース2の孔を通してリード
3の端部3bに接続されている。
【0012】8は半導体素子(4)を囲繞する補強用外
形リングで、吊り部10、10、10、10を介してフ
ィルム回路主部の外側に一体に形成されており、例えば
銅、アルミニウム、銅、ニッケル等からなる積層構造を
有している。一方、吊り部10、10、10、10はリ
ード3、3、・・・と同じ層からなり、従って、例えば
銅あるいはニッケルからなる。
【0013】本フィルム回路は、図1に示したように、
フィルム回路主部15の外側部分に吊り部10、10、
10、10を介して外形リング8が一体に形成されてい
るので、図2に示すように、単にフィルム回路1を半導
体素子4上に載置するだけでリング8が半導体素子4に
対して位置決めされる。従って、半導体素子4に対して
所定の位置関係でリング8を設けるためだけの特別の工
程を設ける必要がない。依って、半導体装置の組立工数
の低減を図り、延いては半導体装置の製造価格の低減を
図ることが可能になる。
【0014】図2は上記フィルム回路を用いて半導体素
子を実装してなる半導体装置、即ち本発明半導体装置の
一つの実施の形態を示す断面図であり、同図において、
4は半導体素子、5はその電極パッド、7は例えばシリ
コングリスからなる緩衝剤で、フィルム回路1・半導体
素子4間に介在せしめられる。9は外形リング8・半導
体素子4間及び外形リング8・フィルム回路1間を封止
し固定する封止剤である。尚、本半導体装置は、その半
導体素子4の主面が上記フィルム回路1と対向せしめら
れ、更にその間に緩衝材7が介在せしめられているの
で、使用時において半導体素子4の主面から発生した熱
が緩衝材7を通じてフィルム回路1を経て外部に放熱さ
れ、フィルム回路1が放熱経路を成して半導体素子4で
発生する熱に対する放熱抵抗を小さくする役割を果た
す。従って、半導体装置の放熱性を向上させることがで
きる。
【0015】次に、上記フィルム回路1の製造方法につ
いて図3(A)乃至(H)に従って工程順に説明する。
本製造方法は、三層構造の金属積層板をベースとして一
方の側にアウターリードを、他方の側にインナーリード
を形成するリードフレーム製造技術(特開平7−211
834号公報、特開平7−147364号公報に紹介さ
れた技術はこのリードフレーム製造技術を使用してい
る。)を応用したものであり、インナーリードの代わり
にフィルム回路1のリード3、3、・・・及び吊り部1
0、10、10、10を、アウターリードの代わりに外
形リング8を形成することが大きな特徴である。
【0016】(A)先ず、図3(A)に示すように、三
層構造の金属積層板11を用意する。該積層板11は、
リング8となる厚さ例えば150μmの銅層12と、エ
ッチングストッパとしての役割を担う厚さ例えば3μm
のアルミニウム層13と、厚さ例えば2μmの銅あるい
はニッケルからなるメッキ下地層14を積層したもので
ある。
【0017】(B)次に、図3(B)に示すように、上
記メッキ下地層14上にリード3、3、・・・及び吊り
部10、10、10、10を形成する。該リード3、
3、・・・及び吊り部10、10、10、10は、それ
の形成すべきパターンに対してネガのパターンのレジス
トを塗布し、該レジストをマスクとして層14を下地と
して銅(あるいはニッケル)メッキ(メッキ厚さ例えば
30μm)することにより形成することができる。
【0018】(C)次に、図3(C)に示すように、金
属積層板11に対してそれを貫通するエッチングを両面
から選択的に行うことにより複数のフィルム回路が一体
に連結されたリードフレーム形状に成形する。 (D)次に、図3(D)に示すように、上記積層板11
のリード形成面側の表面に絶縁フィルム2を選択的に形
成する。
【0019】(E)次に、図3(E)に示すように、上
記リード3、3、・・・表面に上記絶縁性フィルム2を
マスクとして外部端子となる半田ボール6、6、・・・
を形成する。該半田ボール6、6、・・・はニッケルメ
ッキ(厚さ例えば80μm)及び半田若しくは金メッキ
(厚さ例えば30μm)により形成される。 (F)次に、図3(F)に示すように、積層板11の裏
面側に位置する厚い銅層12の外形リングとなる部分8
よりも内側を裏面側からの選択的エッチングにより除去
する。なお、このときアルミニウム層13がエッチング
ストッパとなる。この段階では、該アルミニウム層13
は図3(C)の選択的エッチングの際に除去された部分
を除き残存している状態である。
【0020】(G)次に、図3(G)に示すように、上
記リード3、3、・・・及び吊り部10、10、10、
10(但し、図3には吊り部10は一つも現れない。)
をマスクとしてその下地であるメッキ下地層14及びエ
ッチングストッパであったアルミニウム層13をエッチ
ングする。これにより、各リード3、3、・・・及び吊
り部10、10、10、10が独立し、ここで初めて互
いに電気的にショートした状態でなくなる。15はフィ
ルム回路1の主部で、該主部15は図3(G)において
は外形リング8と分離したかのように視えるが、しか
し、それは図3に示す断面に吊り部10、10、10、
10が現れないためであり、実際にはその吊り部10、
10、10、10を介して外形リング8と一体に連結さ
れている。
【0021】(H)次に、必要に応じて図3(H)に示
すように、各リード3、3、・・・の端部3a、3a、
・・・にバンプ16、16、・・・を形成する。図1に
示すフィルム回路1の場合はバンプがないのでこの工程
は必要ではないが、後で述べるところの図5に示す変形
例においてはバンプがあり、その変形例のフィルム回路
を製造する場合は、この工程でバンプを形成することに
なる。尚、バンプは半導体素子4側に形成する場合もあ
る。
【0022】このような方法によれば、三層構造の積層
金属板をベースにして一方の側にアウターリードを形成
し、他方の側にインナーリードを形成するリードフレー
ム製造方法をそのまま活用して本発明に係るフィルム回
路を製造することができる。
【0023】尚、本実施の形態においてリードはメッキ
下地膜上に選択的に形成したレジスト膜をマスクとして
メッキ膜を成長させることにより形成していたが、銅あ
るいはニッケルからなる層14を厚めに形成しておくこ
ととし、それを選択エッチングによりパターニングする
ことによってリードを形成するようにしても良い。
【0024】図4(A)乃至(D)はフィルム回路1の
半導体素子への組付けを工程順に示すものである。 (A)先ず、図4(A)に示すように、リードフレーム
状のフィルム回路1を整列された半導体素子4上にその
間に緩衝剤7を介在させた状態で位置決めする。
【0025】(B)次に、図4(B)に示すように、各
リード3、3、・・・の先端部3a、3a、・・・を半
導体素子4の電極パッド5、5、・・・に例えばシング
ルポイントボンディングにより接続する。 (C)次に、図4(C)に示すように、半導体素子4及
びフィルム回路1・外形リング8間にエポキシ樹脂ある
いはシリコン樹脂等の封止剤9をポッテングにより注入
して封止し、且つ半導体素子4及びフィルム回路1・外
形リング8間を固定する。
【0026】(D)次に、複数のフィルム回路1を一体
に連結したリードフレームの不要部分を切断することに
より図4(D)に示すように、フィルム回路1を他から
分離する。これによってフィルム回路1を中間回路基板
として有し、該中間回路基板上に半導体素子1の各電極
と接続されたボールグリッドアレイ状の外部端子6、
6、・・・を有し、外形リング8により補強された半導
体装置を得ることができる。
【0027】そして、かかる組立方法によれば、フィル
ム回路1に一体に外形リング8が形成されているので、
フィルム回路1を半導体素子4に対して位置決めすると
自ずと外形リング8も半導体素子4に対して位置決めさ
れるので、外形リング8を半導体素子4やフィルム回路
1に対して位置決めする特別の工程を必要としない。
【0028】図5は図2に示した半導体装置の変形例を
示す断面図であり、本変形例の図2に示したものとの違
いは単に各リード3の先端部3aが半導体素子4上に形
成された金属バンプ16を介して電極パッド5にボンデ
ィングされている点にあるに過ぎない。
【0029】図6(A)、(B)は図2に示した半導体
装置の別の変形例を示すもので、(A)は平面図、
(B)は断面図である。本変形例の図2に示した半導体
装置との違いは、フィルム回路1の絶縁性フィルム2
[同図(A)においてはパターンを解り易くするために
太い実線によるハッチングを施した。]のパターンにあ
り、より広く形成することによってフィルム回路の強度
をより強くしてあるが、それ以外の点では相違がない。
【0030】尚、外形リングは、上記各フィルム回路1
のリング8のように厚くすることは必ずしも必要でな
く、図7に示すように薄くしてもよい。なぜならば封止
剤9がリング8とフィルム回路1との位置関係の固定に
大きく寄与してリング8の補強効果を強めるからであ
る。即ち、図7に示す実施の形態においては、図3
(F)に示すところの厚い銅層12をエッチングする工
程において、リングにあたる部分をも除去することによ
って、リングがリード3や吊り部10と同層の銅又はニ
ッケルからなる金属層により形成されており、図7にお
いてそのリングに符号として20を与えた。
【0031】また、上記実施の形態においては、吊り部
10がフィルム回路1の4つのコーナーに設けられてい
たが、必ずしもそれは限定されず、例えば各片の中間部
に設けるようにしても良い。
【0032】
【発明の効果】本発明半導体装置によれば、フィルム回
路の配線膜に、半導体素子を補強する補強リングが、吊
り部を介して該配線膜、該吊り部及び該補強リングが一
体を成すように形成されているので、単にフィルム回路
を半導体素子上に載置するだけでリングが半導体素子に
対して位置決めされ、半導体素子に対して所定の位置関
係でリングを設けるためだけの特別の工程を設ける必要
がない。
【0033】従って、半導体装置の組立工数の低減を図
り、延いては半導体装置の製造価格の低減を図ることが
可能になる。そして、フィルム回路と半導体素子の主面
とが対向せしめられているので、半導体装置の使用時に
おいて半導体素子の主面で発生した熱はフィルム回路を
通じて外部に放熱され得る。従って、放熱性を高くする
ことができる。
【図面の簡単な説明】
【図1】(A)、(B)は本発明半導体装置に用いるフ
ィルム回路の一つの例を示すもので、(A)は平面図、
(B)は(A)のB−B線視断面図である。
【図2】図1に示したフィルム回路を半導体素子に組み
付けた半導体装置、即ち本発明半導体装置の一つの実施
例を示す断面図である。
【図3】(A)乃至(H)は上記フィルム回路の製造方
法の一例を工程順に示す断面図である。
【図4】(A)乃至(D)は上記フィルム回路の半導体
素子への組み付け方法の一例を工程順に示す断面図であ
る。
【図5】図2に示した半導体装置の変形例を示す断面図
である。
【図6】図2に示した半導体装置の別の変形例を示す断
面図である。
【図7】図2に示した半導体装置の更に別の変形例を示
す断面図である。
【図8】従来例を示す断面図である。
【符号の説明】
1・・・フィルム回路、2・・・絶縁性フィルム、3・
・・リード(配線膜)、 4・・・半導体素子、5・・
・電極(パッド)、6・・・外部端子、8・・・リン
グ、10・・・吊り部、11・・・積層板。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 絶縁性フィルムの少なくとも一方の主面
    に、一端部が該絶縁性フィルムから外側に食み出すよう
    に配線膜を形成したフィルム回路と、該フィルム回路と
    電極が形成された主面が対向せしめられた半導体素子か
    らなり、該半導体素子の各電極が上記配線膜の上記フィ
    ルム回路から食み出した端部とボンディングされた半導
    体装置であって、 上記半導体素子を囲繞する補強リングが吊り部を介して
    上記フィルム回路の配線膜に、該補強リング、該吊り部
    及び該配線膜が一体を成すように形成されてなることを
    特徴とする半導体装置
JP26369099A 1999-09-17 1999-09-17 半導体装置 Expired - Fee Related JP3285017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26369099A JP3285017B2 (ja) 1999-09-17 1999-09-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26369099A JP3285017B2 (ja) 1999-09-17 1999-09-17 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP8019733A Division JP3039355B2 (ja) 1994-11-22 1996-02-06 フィルム回路の製造方法

Publications (2)

Publication Number Publication Date
JP2000091379A JP2000091379A (ja) 2000-03-31
JP3285017B2 true JP3285017B2 (ja) 2002-05-27

Family

ID=17392994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26369099A Expired - Fee Related JP3285017B2 (ja) 1999-09-17 1999-09-17 半導体装置

Country Status (1)

Country Link
JP (1) JP3285017B2 (ja)

Also Published As

Publication number Publication date
JP2000091379A (ja) 2000-03-31

Similar Documents

Publication Publication Date Title
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3546131B2 (ja) 半導体チップパッケージ
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
US6319749B1 (en) Lead frame, semiconductor package having the same and method for manufacturing the same
JP2003522401A (ja) 積層型集積回路パッケージ
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
WO2000070677A1 (fr) Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique
KR100606295B1 (ko) 회로 모듈
JP3063846B2 (ja) 半導体装置
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP3039355B2 (ja) フィルム回路の製造方法
JPH1197573A (ja) 半導体パッケージ
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
JP4506168B2 (ja) 半導体装置およびその実装構造
JP2937111B2 (ja) 半導体装置とその製造方法
JP3285017B2 (ja) 半導体装置
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP2917932B2 (ja) 半導体パッケージ
JP3063713B2 (ja) 半導体装置
JP3563170B2 (ja) 半導体装置の製造方法
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
JPH1064959A (ja) フィルム回路とその製造方法
JPH08330472A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080308

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090308

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100308

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110308

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110308

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees