JP3912888B2 - パッケージ型半導体装置 - Google Patents
パッケージ型半導体装置 Download PDFInfo
- Publication number
- JP3912888B2 JP3912888B2 JP6836898A JP6836898A JP3912888B2 JP 3912888 B2 JP3912888 B2 JP 3912888B2 JP 6836898 A JP6836898 A JP 6836898A JP 6836898 A JP6836898 A JP 6836898A JP 3912888 B2 JP3912888 B2 JP 3912888B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring
- semiconductor device
- package type
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップに近い構造にてプリント配線基板等の外部部材に装着するに好適なパッケージ型半導体装置に関する。
【０００２】
【従来の技術】
例えば、集積回路カード、ゲーム用マスクＲＯＭカード、小型携帯電話機などに使用される半導体装置は、パッケージの小型化、薄型化に対する要求が特に強い。このような要求に応じるべく、チップに近い構造（Chip Scale Package) のパッケージ型半導体装置の実装技術が発展しており、例えば、フリップチップ実装が知られている。
【０００３】
フリップチップ実装は、ベアチップの素子形成面の金属バンプ電極を配線基板上の一面に形成されている電極パッドに押し付けて接続（フリップチップボンディング）するものである。このフリップチップ実装の具体的な構造が、例えば、特開平８−１５３７３９号公報に開示されている。
【０００４】
図１０は上記公報に開示されたパッケージ型半導体装置の概略構成を示す縦断面図である。同図において、配線基板１と半導体チップ２とは別個に用意されたものである。このうち、配線基板１は、その一面に被接続部１ｂを含む配線１ａを有し、被接続部１ｂから例えばスルーホール配線３を介して他面側に導出、露出され、格子状に配列された外部接続端子４を備えている。半導体チップ２は、通常の製造工程により形成されたものであり、その素子形成面の端子形成領域に導電性物質、例えば、金属からなる内部接続端子としてのバンプ電極２ａが、例えば、銀ペーストをスクリーン印刷して形成されている。
【０００５】
配線基板１に半導体チップ２を接続するに当たり、半導体チップ２を真空吸着し得る機構を有するボンディング装置及び配線基板１を保持して水平駆動する基板駆動装置を用いて、配線基板１に対して半導体チップ２をフェースダウン型に実装するためにフリップチップボンディングを行う。この場合、配線基板１に対して半導体チップ２を対向させ、配線基板１の被接続部１ｂに対して半導体チップ２の対応するバンプ電極２ａが対向するように位置合わせをし、ボンディングヘッドを押し下げることにより被接続部１ｂにバンプ電極２ａの少なくとも先端部を埋め込むように圧入して両者を固定させ、この状態で例えば接続パッド１ｂ用の銀ペーストを熱硬化させることにより両者を接合する。
【０００６】
この後、半導体チップ２と配線基板１との間に封止用樹脂を充填した後、樹脂を例えば熱により硬化させることにより樹脂層５を形成する。この半導体チップ２と配線基板１との間に充填させた樹脂を硬化させる際、半導体チップ２と配線基板１との間に荷重を加えて半導体チップのバンプ電極と基板の接続パッドとの位置ずれを防ぎながら樹脂を硬化させる。
【０００７】
【発明が解決しようとする課題】
上述した従来のパッケージ型半導体装置にあっては、バンプ電極２ａに対応させて被接続部１ｂを形成すると共に、スルーホール配線３を介して他面側に外部接続端子４を導出、露出させる構成になっているため、バンプ電極２ａのピッチは約２５０μｍ程度にしか縮めることができず、半導体装置の大容量化に伴うピッチの縮小要求には十分に対応できないという問題があった。
【０００８】
また、従来のパッケージ型半導体装置では、毛細管現象を利用して樹脂を充填させるので、使用可能な樹脂は低粘度のものに限定されるという問題もあった。
【０００９】
さらに、従来のパッケージ型半導体装置では、半導体チップ２と配線基板１との熱収縮量の違いから接点の接合状態の悪化を招くという問題もあった。
【００１０】
本発明は上記の課題を解決するためになされたもので、その目的は半導体チップ上に形成される内部接続端子のピッチを短縮することが可能なパッケージ型半導体装置を提供するにある。
【００１１】
本発明の他の目的は低粘度の樹脂に限定されずに、より広範な樹脂材料の選択を可能にするパッケージ型半導体装置を提供するにある。
【００１２】
本発明のもう一つ他の目的は内部接続端子の接続状態を良好に保持することのできるパッケージ型半導体装置を提供するにある。
【００１３】
本発明の一態様によれば、縁部に沿って形成された端子形成領域を有する半導体チップと、前記半導体チップの一主面よりも所定値だけ高くなるように前記端子形成領域上に列状に形成された複数の内部接続端子と、一端部が前記内部接続端子に接続され、他端部は空間に保持されて前記半導体チップの一主面と前記空間を隔てて対向配置され、前記半導体チップの一主面の方向に配置される複数の配線部と、これら複数の配線部の少なくとも一部を覆うように形成されて前記複数の配線部の他端部を露出させる複数の開口を有し、縁部から外側に前記複数の配線部の一端部側を延出させるシート部材と、を有する配線基板と、前記シート部材の前記複数の開口を介して、前記複数の配線部の他端部に接続される複数の外部接続端子と、前記複数の配線部の一端部と前記内部接続端子との接続箇所周辺を被覆する絶縁性の被覆部と、を備えたパッケージ型半導体装置が提供される。
【００１４】
本発明の一態様によれば、前記半導体チップは矩形の平面形状をなし、四辺の各縁部に沿って形成される前記端子形成領域を有し、前記内部接続端子は四辺の前記端子形成領域にそれぞれ形成されると共に、前記半導体チップの一主面よりも所定値だけ高く形成され、前記被覆部は、前記半導体チップの四辺の各縁部に沿って枠状に形成される。
【００１５】
請求項３に係る発明は、請求項１又は２に記載のパッケージ型半導体装置において、被覆部は熱硬化性樹脂でなるものである。
【００１６】
本発明の一態様によれば、前記半導体チップの一主面よりも高い高さを有し、かつ、平面方向で見て前記内部接続端子の内側にて前記被覆部の形成領域を画定する絶縁性の枠形部材を備えた請求項２又は３に記載のパッケージ型半導体装置が提供される。
【００１７】
請求項５に係る発明は、請求項１乃至４のいずれかに記載のパッケージ型半導体装置において、配線基板は被覆部が形成される領域の内側に空気の流通口を備えたものである。
【００１８】
【発明の実施の形態】
以下、本発明を好適な実施形態に基づいて詳細に説明する。
図１は本発明の第１の実施形態の概略構成を示すもので、（ａ）はその縦断面図を、（ｂ）は積層されるものを順次その一部を除去して示した平面図である。これら各図において、半導体チップ１１は略正方形の平面形状を有し、表面の四つの各縁端部が端子形成領域１２になっており、これらの端子形成領域１２にチップの縁と平行にして多数の内部接続端子１３が一列に配置されている。ここでは図面の簡単化のために四つの端子形成領域にそれぞれ６個の内部接続端子１３が配置されたように示してある。内部接続端子１３は７０×７０〜１００μｍの矩形の平面形状にて高さ２０μｍになるように金メッキにより形成される。
【００１９】
配線基板２１はその厚みが７５μｍ程度の、例えば、ポリイミドでなるシート部材２２と、このシート部材２２の一面に配設された配線２３とで構成されている。このうち、シート部材２２は恰も半導体チップ１１の端子形成領域１２の分だけ縮小したように、半導体チップと比較して一回り小さな略正方形の平面形状を有している。このシート部材２２には内部接続端子１３の個数に匹敵する開口２４が全面に亘って格子状に形成されている。開口２４の直径は約０．５ｍｍである。シート部材２２の一面、すなわち、図１（ａ）で見て上方で、図１（ｂ）で見てその裏側に配線２３が形成されている。
【００２０】
これらの配線２３の一端部２３ａはシート部材２２の端縁部から外方に突出し、他端部２３ｂは互いに異なる開口２４を覆って円形に形成されている。配線２３は幅が約２０μｍ、厚さが約１０μｍの銅（Ｃｕ）箔でなり、その表面に０．２μｍ程度の錫（Ｓｎ）メッキを施したもので、シート部材２２から突出する部位は内部接続端子１３と同一のピッチを有し、かつ、互いの中心部を位置合わせしたとき、内部接続端子１３の外側縁と略一致するように終端している。なお、シート部材２２の開口２４を覆う配線の他端部２３ｂは約０．７ｍｍ程度の直径を有している。そして、配線の一端部２３ａはそれぞれ対応する内部接続端子１３に接合されている。
【００２１】
また、シート部材２２の開口２４にはそれぞれ半田ボールでなる外部接続端子３１が嵌着され、この外部接続端子３１は配線の他端部２３ｂに接合され、かつ、シート部材２２の他面、すなわち、図１（ａ）で見て下方、図１（ｂ）で見て表側に半球状に突出している。なお、半球状の突出部は平面上で略０．６５ｍｍの直径を有している。一方、配線基板２１の外周縁部に、配線の一端部２３ａと内部接続端子１３との接続部を保護する絶縁性の被覆部３２が枠状に形成されている。なお、被覆部３２はシート部材２２の外側縁より内側に浸透し、その内側は半導体チップ１１と、シート部材２２と、被覆部３２とで囲まれた空間３３になっている。
【００２２】
因みに、図１（ｂ）中の大円部は外部接続端子３１の突出部であり、斜線を施した円形部は外部接続端子３１の断面を示し、小円部は外部接続端子３１を除去してシート部材２２に形成された開口２４を示し、この開口２４の奥に配線の他端部が露呈した状態を示している。
【００２３】
次に、図１に示した第１の実施形態に係るパッケージ型半導体装置の製造方法について図２乃至図７をも参照して以下に説明する。
先ず、図２に示したように、略正方形の平面形状を有し、周縁端部の端子形成領域にそれぞれ内部接続端子１３が形成された半導体チップ１１と、図３に示したように、半導体チップ１１と比較して端子形成領域１２の分だけ寸法の小さい略正方形の平面形状を有し、一端部２３ａが内部接続端子１３に対応する間隔にてシート部材２２の縁部から外方に延出し、他端部２３ｂが互いに異なる開口２４を塞ぐように形成された複数の配線２３とを含む配線基板２１とを別個に用意する。
【００２４】
次に、図４に示すように、厚さが７５μｍのシート部材２２に対してこれより僅かに深い８０μｍの深さを有し、底面が平坦でかつシート部材２２を位置決めし得る窪み４１が形成されたステージ４２と、このステージ４２に対向して上下動可能なボンディングヘッド４３とでなるボンディング装置４０を用意し、このうち、ステージ４２の窪み４１にシート部材２２を嵌め込み、配線２３が上面に位置するように配線基板２１を装着する。
【００２５】
一方、半導体チップ１１の内部接続端子１１が下向きになるようにボンディングヘッド４３が内部接続端子１３の形成面とは反対の面を真空吸引し、さらに、互いに接続されるべき配線の一端部２３ａと内部接続端子１１とが対向するようにステージ４２又はボンディングヘッド４３を移動させる。続いて、ボンデイグヘッド４３を下降させ、例えば接合温度５００℃、一つの内部接続端子につき２０ｇｆの荷重が加わるように押圧することによって、図５に示すように、配線基板２１に形成された全ての配線の一端部２３ａを対応する半導体チップ１１の内部接続端子１３に接続する。
【００２６】
次に、図６に示すように、半導体チップ１１が下に位置し、配線基板２１が上に位置するようにこれらの組み立て体を固定し、シリンジ５１を用いてエポキシ系の樹脂５２を内部接続端子１３と配線の一端部２３ａとの接続部位に連続的に塗布し、例えば、１５０℃、１時間という条件でキュアすることにより、図７に示すように、半導体チップ１１の周縁端部に内部接続端子１３と配線の一端部２３ａとの接続部を被覆、保護する枠型の被覆部３２が形成される。
【００２７】
最後に、図７中に実線の円で示したように、配線基板２１を形成するシート部材２２の各開口２４（図１参照）に、例えば、ロジン系のフラックスを球面の一部に転写した直径０．６５ｍｍの半田ボールを配置し、最高温度２４０℃、時間２０秒の条件にてリフローさせることにより、図１に示した形状の外部接続端子３１を有するパッケージ型半導体装置が得られる。
【００２８】
かくして、第１の実施形態によれば、シート部材２２の略全面に亘る広い平面領域に外部接続端子３１が設けられ、この外部接続端子３１に他端部２３ｂが接続された配線の一端部２３ａをシート部材２２の縁部から延出させると共に、半導体チップ１１の内部接続端子１３に接続する構成としたので、内部接続端子１３間のピッチを６０μｍ程度まで短縮することができ、２５０μｍまでしか短縮できなかったフリップチップボンディング法を採用した従来のパッケージ型半導体装置と比較して大容量の半導体装置に対応できる効果がある。
【００２９】
また、シート部材２２から外部に延出させた配線の一端部２３ａと内部接続端子１３との接続部位を保護するに当たり、エポキシ系の樹脂５２を塗布して枠状の被覆部３２を形成するだけであるため、低粘度の樹脂に限定されずに、より広範な樹脂材料の選択が可能である。
【００３０】
さらに、シート部材２２の縁端部から外部に延出させた配線の一端部２３ａと内部接続端子１３とを接続し、被覆部３２と、半導体チップ１１と、シート部材２２とで囲まれた空間３３が形成されるので、半導体チップ１１と配線基板２１との間に熱収縮の違いがあったとしても、配線基板２１の中心部の起伏によって吸収することができるため、内部接続端子１３と配線の一端部２３ａとの接続状態を良好に保持することができる。
【００３１】
図８（ａ），（ｂ）は本発明に係るパッケージ型半導体装置の第２の実施形態の構成を示す平面図である。この場合、（ａ）に示すように、配線基板２１の配線２３が形成された部位以外の平面領域に、複数の空気流通口２５を形成し、最終的には（ｂ）に示したように半田ボールでなる外部接続端子３１間に複数の空気流通口２５を備えるパッケージ型半導体装置が得られる。
【００３２】
この第２の実施形態によれば、外部接続端子３１を形成したり、被接続部品に接続したりする場合に、半田ボールをリフローさせる場合に空間３３の空気膨張によるシート部材２２の破裂を未然に防ぐことができる。
【００３３】
図９（ａ），（ｂ）は本発明に係るパッケージ型半導体装置の第３の実施形態の構成を示す断面図及び平面図である。図中、従来装置を示す図１と同一の要素には同一の符号を付してその説明を省略する。この実施形態は被覆部３２を形成する場合のエポキシ樹脂がシート部材２２の外縁より僅かに内側に止まらずにさらに内部まで浸透する事態を防ぐもので、予め決められた被覆部３２の形成領域の内側に、例えば、シリコンゴムでなり、幅が０．５〜１．０ｍｍで厚さが２５μｍ程度の枠型部材３４を半導体チップ１１に貼付け、その後で内部接続端子１３と配線の一端部２３ａとの接続、並びに、エポキシ系の樹脂５２による被覆部３２の形成の各工程を実施するものである。
【００３４】
この第３の実施形態によれば、被覆部３２を形成するために塗布された樹脂５２が、半導体チップ１１とシート部材２２との間隙に奥深くまで侵入することを阻止し、領域が確定された空間を形成することができる。
【００３５】
なお、第３の実施形態におけるシート部材２２に図８に示したと同様な空気流通口２５を形成することによって、シート部材２２の破裂を未然に防ぐことができる。
【００３６】
なお、上記各実施形態では、半導体チップ１１の端子形成領域１２に金メッキ法によって内部接続端子１３を形成したが、この代わりに、ボールボンディング装置によりスタッドバンプを形成する方法を採用しても良い。
また、上記各実施形態では絶縁基板上に形成される配線２３に錫（Ｓｎ）メッキを施したが、錫（Ｓｎ）メッキの代わりに金（Ａｕ）メッキを施しても良い。さらにまた、上記各実施形態では、半導体チップを単層のものとして説明したが、ＧＮＤブレーンを付加した多層構造のものにも本発明を適用することができる。
【００３７】
また、上記各実施形態では被覆部としてエポキシ樹脂を用いたが、この代わりにシリコーン系樹脂を用いても良い。
さらに、上記各実施形態では平面形状が略正方形の半導体チップを対象としたが本発明はこれに適用を限定されるものではなく、平面形状が矩形の殆どの半導体チップに適用することができる。
【００３８】
【発明の効果】
以上の説明によって明らかなように、請求項１に係る発明によれば、一端部が半導体チップの内部接続端子に対応する間隔にて絶縁性のシート部材の縁部から延出し、他端部が被接続位置に対応して形成された開口のうち互いに異なる開口を塞ぐように形成された複数の配線を含む配線基板を用い、配線形成面を内側にしてその一端部をそれぞれ対応する半導体チップの内部接続端子に接続し、さらに、シート部材の開口にそれぞれ外部接続端子を嵌着する構成としたので、チップ上に形成される内部接続端子のピッチを従来装置と比較して大幅に短縮することができる。
【００３９】
請求項２に係る発明によれば、矩形の平面形状をなす半導体チップの各端縁部にて内部接続端子と配線の一端部とを接続し、接続部位を枠状の被覆部で覆う構成としたので、被覆部と、半導体チップと、シート部材とで囲まれた空間が形成され、半導体チップと配線基板との間に熱収縮率の違いがあったとしても、配線基板の中心部の起伏によってその応力を吸収することができるため、内部接続端子と配線の一端部との接続状態を良好に保持することができる効果もある。
【００４０】
請求項３に係る発明によれば、被覆部は熱硬化性樹脂によって枠状の被覆部を形成したので、低粘度の樹脂に限定されず、より広範な樹脂材料を選択使用することができる効果もある。
【００４１】
請求項４に係る発明によれば、内部接続端子の内側にて被覆部の形成領域を確定する絶縁性の枠形部材を備えているので、被覆部を形成するために塗布された熱硬化性樹脂が、半導体チップとシート部材との間隙に奥深くまで侵入することを阻止し、領域が確定された空間を形成することができる効果もある。
【００４２】
請求項５に係る発明によれば、被覆部が形成される領域の内側に空気流通口を備えた配線基板を用いるので、空間内の空気の膨張に起因するシート部材の破裂を未然に防ぐことができる効果もある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の概略構成を示す縦断面図及び積層されるものを順次その一部を除去して示した平面図。
【図２】図１に示した第１の実施形態を構成する半導体チップの縦断面図及び平面図。
【図３】図１に示した第１の実施形態を構成する配線基板の縦断面図及び平面図。
【図４】図１に示した第１の実施形態の製造方法を説明するためのボンディング装置の概略構成を示す図。
【図５】図１に示した第１の実施形態の製造方法を説明するために、半導体チップと配線基板との接続状態を示した平面図。
【図６】図１に示した第１の実施形態の製造方法を説明するために、被覆部を形成するエポキシ樹脂の塗布状態を示す説明図。
【図７】図１に示した第１の実施形態の製造方法を説明するために、外部接続端子の装着状態を示す平面図。
【図８】本発明の第２の実施形態を構成する配線基板の平面図及びその組立て状態を示す平面図。
【図９】本発明の第３の実施形態の概略構成を示す縦断面図及び積層されるものを順次その一部を除去して示した平面図。
【図１０】従来のパッケージ型半導体装置の概略構成を示す縦断面図。
【符号の説明】
１１ 半導体チップ
１２ 端子形成領域
１３ 内部接続端子
２１ 配線基板
２２ シート部材
２３ 配線
２３ａ 配線の一端部
２３ｂ 配線の他端部
２４ 開口
２５ 空気流通口
３１ 外部接続端子
３２ 被覆部
３３ 空間
３４ 枠型部材
４０ ボンディング装置
４１ 窪み
４２ ステージ
４３ ボンディングヘッド
５１ シリンジ
５２ 樹脂
【発明の属する技術分野】
本発明は、半導体チップに近い構造にてプリント配線基板等の外部部材に装着するに好適なパッケージ型半導体装置に関する。
【０００２】
【従来の技術】
例えば、集積回路カード、ゲーム用マスクＲＯＭカード、小型携帯電話機などに使用される半導体装置は、パッケージの小型化、薄型化に対する要求が特に強い。このような要求に応じるべく、チップに近い構造（Chip Scale Package) のパッケージ型半導体装置の実装技術が発展しており、例えば、フリップチップ実装が知られている。
【０００３】
フリップチップ実装は、ベアチップの素子形成面の金属バンプ電極を配線基板上の一面に形成されている電極パッドに押し付けて接続（フリップチップボンディング）するものである。このフリップチップ実装の具体的な構造が、例えば、特開平８−１５３７３９号公報に開示されている。
【０００４】
図１０は上記公報に開示されたパッケージ型半導体装置の概略構成を示す縦断面図である。同図において、配線基板１と半導体チップ２とは別個に用意されたものである。このうち、配線基板１は、その一面に被接続部１ｂを含む配線１ａを有し、被接続部１ｂから例えばスルーホール配線３を介して他面側に導出、露出され、格子状に配列された外部接続端子４を備えている。半導体チップ２は、通常の製造工程により形成されたものであり、その素子形成面の端子形成領域に導電性物質、例えば、金属からなる内部接続端子としてのバンプ電極２ａが、例えば、銀ペーストをスクリーン印刷して形成されている。
【０００５】
配線基板１に半導体チップ２を接続するに当たり、半導体チップ２を真空吸着し得る機構を有するボンディング装置及び配線基板１を保持して水平駆動する基板駆動装置を用いて、配線基板１に対して半導体チップ２をフェースダウン型に実装するためにフリップチップボンディングを行う。この場合、配線基板１に対して半導体チップ２を対向させ、配線基板１の被接続部１ｂに対して半導体チップ２の対応するバンプ電極２ａが対向するように位置合わせをし、ボンディングヘッドを押し下げることにより被接続部１ｂにバンプ電極２ａの少なくとも先端部を埋め込むように圧入して両者を固定させ、この状態で例えば接続パッド１ｂ用の銀ペーストを熱硬化させることにより両者を接合する。
【０００６】
この後、半導体チップ２と配線基板１との間に封止用樹脂を充填した後、樹脂を例えば熱により硬化させることにより樹脂層５を形成する。この半導体チップ２と配線基板１との間に充填させた樹脂を硬化させる際、半導体チップ２と配線基板１との間に荷重を加えて半導体チップのバンプ電極と基板の接続パッドとの位置ずれを防ぎながら樹脂を硬化させる。
【０００７】
【発明が解決しようとする課題】
上述した従来のパッケージ型半導体装置にあっては、バンプ電極２ａに対応させて被接続部１ｂを形成すると共に、スルーホール配線３を介して他面側に外部接続端子４を導出、露出させる構成になっているため、バンプ電極２ａのピッチは約２５０μｍ程度にしか縮めることができず、半導体装置の大容量化に伴うピッチの縮小要求には十分に対応できないという問題があった。
【０００８】
また、従来のパッケージ型半導体装置では、毛細管現象を利用して樹脂を充填させるので、使用可能な樹脂は低粘度のものに限定されるという問題もあった。
【０００９】
さらに、従来のパッケージ型半導体装置では、半導体チップ２と配線基板１との熱収縮量の違いから接点の接合状態の悪化を招くという問題もあった。
【００１０】
本発明は上記の課題を解決するためになされたもので、その目的は半導体チップ上に形成される内部接続端子のピッチを短縮することが可能なパッケージ型半導体装置を提供するにある。
【００１１】
本発明の他の目的は低粘度の樹脂に限定されずに、より広範な樹脂材料の選択を可能にするパッケージ型半導体装置を提供するにある。
【００１２】
本発明のもう一つ他の目的は内部接続端子の接続状態を良好に保持することのできるパッケージ型半導体装置を提供するにある。
【００１３】
本発明の一態様によれば、縁部に沿って形成された端子形成領域を有する半導体チップと、前記半導体チップの一主面よりも所定値だけ高くなるように前記端子形成領域上に列状に形成された複数の内部接続端子と、一端部が前記内部接続端子に接続され、他端部は空間に保持されて前記半導体チップの一主面と前記空間を隔てて対向配置され、前記半導体チップの一主面の方向に配置される複数の配線部と、これら複数の配線部の少なくとも一部を覆うように形成されて前記複数の配線部の他端部を露出させる複数の開口を有し、縁部から外側に前記複数の配線部の一端部側を延出させるシート部材と、を有する配線基板と、前記シート部材の前記複数の開口を介して、前記複数の配線部の他端部に接続される複数の外部接続端子と、前記複数の配線部の一端部と前記内部接続端子との接続箇所周辺を被覆する絶縁性の被覆部と、を備えたパッケージ型半導体装置が提供される。
【００１４】
本発明の一態様によれば、前記半導体チップは矩形の平面形状をなし、四辺の各縁部に沿って形成される前記端子形成領域を有し、前記内部接続端子は四辺の前記端子形成領域にそれぞれ形成されると共に、前記半導体チップの一主面よりも所定値だけ高く形成され、前記被覆部は、前記半導体チップの四辺の各縁部に沿って枠状に形成される。
【００１５】
請求項３に係る発明は、請求項１又は２に記載のパッケージ型半導体装置において、被覆部は熱硬化性樹脂でなるものである。
【００１６】
本発明の一態様によれば、前記半導体チップの一主面よりも高い高さを有し、かつ、平面方向で見て前記内部接続端子の内側にて前記被覆部の形成領域を画定する絶縁性の枠形部材を備えた請求項２又は３に記載のパッケージ型半導体装置が提供される。
【００１７】
請求項５に係る発明は、請求項１乃至４のいずれかに記載のパッケージ型半導体装置において、配線基板は被覆部が形成される領域の内側に空気の流通口を備えたものである。
【００１８】
【発明の実施の形態】
以下、本発明を好適な実施形態に基づいて詳細に説明する。
図１は本発明の第１の実施形態の概略構成を示すもので、（ａ）はその縦断面図を、（ｂ）は積層されるものを順次その一部を除去して示した平面図である。これら各図において、半導体チップ１１は略正方形の平面形状を有し、表面の四つの各縁端部が端子形成領域１２になっており、これらの端子形成領域１２にチップの縁と平行にして多数の内部接続端子１３が一列に配置されている。ここでは図面の簡単化のために四つの端子形成領域にそれぞれ６個の内部接続端子１３が配置されたように示してある。内部接続端子１３は７０×７０〜１００μｍの矩形の平面形状にて高さ２０μｍになるように金メッキにより形成される。
【００１９】
配線基板２１はその厚みが７５μｍ程度の、例えば、ポリイミドでなるシート部材２２と、このシート部材２２の一面に配設された配線２３とで構成されている。このうち、シート部材２２は恰も半導体チップ１１の端子形成領域１２の分だけ縮小したように、半導体チップと比較して一回り小さな略正方形の平面形状を有している。このシート部材２２には内部接続端子１３の個数に匹敵する開口２４が全面に亘って格子状に形成されている。開口２４の直径は約０．５ｍｍである。シート部材２２の一面、すなわち、図１（ａ）で見て上方で、図１（ｂ）で見てその裏側に配線２３が形成されている。
【００２０】
これらの配線２３の一端部２３ａはシート部材２２の端縁部から外方に突出し、他端部２３ｂは互いに異なる開口２４を覆って円形に形成されている。配線２３は幅が約２０μｍ、厚さが約１０μｍの銅（Ｃｕ）箔でなり、その表面に０．２μｍ程度の錫（Ｓｎ）メッキを施したもので、シート部材２２から突出する部位は内部接続端子１３と同一のピッチを有し、かつ、互いの中心部を位置合わせしたとき、内部接続端子１３の外側縁と略一致するように終端している。なお、シート部材２２の開口２４を覆う配線の他端部２３ｂは約０．７ｍｍ程度の直径を有している。そして、配線の一端部２３ａはそれぞれ対応する内部接続端子１３に接合されている。
【００２１】
また、シート部材２２の開口２４にはそれぞれ半田ボールでなる外部接続端子３１が嵌着され、この外部接続端子３１は配線の他端部２３ｂに接合され、かつ、シート部材２２の他面、すなわち、図１（ａ）で見て下方、図１（ｂ）で見て表側に半球状に突出している。なお、半球状の突出部は平面上で略０．６５ｍｍの直径を有している。一方、配線基板２１の外周縁部に、配線の一端部２３ａと内部接続端子１３との接続部を保護する絶縁性の被覆部３２が枠状に形成されている。なお、被覆部３２はシート部材２２の外側縁より内側に浸透し、その内側は半導体チップ１１と、シート部材２２と、被覆部３２とで囲まれた空間３３になっている。
【００２２】
因みに、図１（ｂ）中の大円部は外部接続端子３１の突出部であり、斜線を施した円形部は外部接続端子３１の断面を示し、小円部は外部接続端子３１を除去してシート部材２２に形成された開口２４を示し、この開口２４の奥に配線の他端部が露呈した状態を示している。
【００２３】
次に、図１に示した第１の実施形態に係るパッケージ型半導体装置の製造方法について図２乃至図７をも参照して以下に説明する。
先ず、図２に示したように、略正方形の平面形状を有し、周縁端部の端子形成領域にそれぞれ内部接続端子１３が形成された半導体チップ１１と、図３に示したように、半導体チップ１１と比較して端子形成領域１２の分だけ寸法の小さい略正方形の平面形状を有し、一端部２３ａが内部接続端子１３に対応する間隔にてシート部材２２の縁部から外方に延出し、他端部２３ｂが互いに異なる開口２４を塞ぐように形成された複数の配線２３とを含む配線基板２１とを別個に用意する。
【００２４】
次に、図４に示すように、厚さが７５μｍのシート部材２２に対してこれより僅かに深い８０μｍの深さを有し、底面が平坦でかつシート部材２２を位置決めし得る窪み４１が形成されたステージ４２と、このステージ４２に対向して上下動可能なボンディングヘッド４３とでなるボンディング装置４０を用意し、このうち、ステージ４２の窪み４１にシート部材２２を嵌め込み、配線２３が上面に位置するように配線基板２１を装着する。
【００２５】
一方、半導体チップ１１の内部接続端子１１が下向きになるようにボンディングヘッド４３が内部接続端子１３の形成面とは反対の面を真空吸引し、さらに、互いに接続されるべき配線の一端部２３ａと内部接続端子１１とが対向するようにステージ４２又はボンディングヘッド４３を移動させる。続いて、ボンデイグヘッド４３を下降させ、例えば接合温度５００℃、一つの内部接続端子につき２０ｇｆの荷重が加わるように押圧することによって、図５に示すように、配線基板２１に形成された全ての配線の一端部２３ａを対応する半導体チップ１１の内部接続端子１３に接続する。
【００２６】
次に、図６に示すように、半導体チップ１１が下に位置し、配線基板２１が上に位置するようにこれらの組み立て体を固定し、シリンジ５１を用いてエポキシ系の樹脂５２を内部接続端子１３と配線の一端部２３ａとの接続部位に連続的に塗布し、例えば、１５０℃、１時間という条件でキュアすることにより、図７に示すように、半導体チップ１１の周縁端部に内部接続端子１３と配線の一端部２３ａとの接続部を被覆、保護する枠型の被覆部３２が形成される。
【００２７】
最後に、図７中に実線の円で示したように、配線基板２１を形成するシート部材２２の各開口２４（図１参照）に、例えば、ロジン系のフラックスを球面の一部に転写した直径０．６５ｍｍの半田ボールを配置し、最高温度２４０℃、時間２０秒の条件にてリフローさせることにより、図１に示した形状の外部接続端子３１を有するパッケージ型半導体装置が得られる。
【００２８】
かくして、第１の実施形態によれば、シート部材２２の略全面に亘る広い平面領域に外部接続端子３１が設けられ、この外部接続端子３１に他端部２３ｂが接続された配線の一端部２３ａをシート部材２２の縁部から延出させると共に、半導体チップ１１の内部接続端子１３に接続する構成としたので、内部接続端子１３間のピッチを６０μｍ程度まで短縮することができ、２５０μｍまでしか短縮できなかったフリップチップボンディング法を採用した従来のパッケージ型半導体装置と比較して大容量の半導体装置に対応できる効果がある。
【００２９】
また、シート部材２２から外部に延出させた配線の一端部２３ａと内部接続端子１３との接続部位を保護するに当たり、エポキシ系の樹脂５２を塗布して枠状の被覆部３２を形成するだけであるため、低粘度の樹脂に限定されずに、より広範な樹脂材料の選択が可能である。
【００３０】
さらに、シート部材２２の縁端部から外部に延出させた配線の一端部２３ａと内部接続端子１３とを接続し、被覆部３２と、半導体チップ１１と、シート部材２２とで囲まれた空間３３が形成されるので、半導体チップ１１と配線基板２１との間に熱収縮の違いがあったとしても、配線基板２１の中心部の起伏によって吸収することができるため、内部接続端子１３と配線の一端部２３ａとの接続状態を良好に保持することができる。
【００３１】
図８（ａ），（ｂ）は本発明に係るパッケージ型半導体装置の第２の実施形態の構成を示す平面図である。この場合、（ａ）に示すように、配線基板２１の配線２３が形成された部位以外の平面領域に、複数の空気流通口２５を形成し、最終的には（ｂ）に示したように半田ボールでなる外部接続端子３１間に複数の空気流通口２５を備えるパッケージ型半導体装置が得られる。
【００３２】
この第２の実施形態によれば、外部接続端子３１を形成したり、被接続部品に接続したりする場合に、半田ボールをリフローさせる場合に空間３３の空気膨張によるシート部材２２の破裂を未然に防ぐことができる。
【００３３】
図９（ａ），（ｂ）は本発明に係るパッケージ型半導体装置の第３の実施形態の構成を示す断面図及び平面図である。図中、従来装置を示す図１と同一の要素には同一の符号を付してその説明を省略する。この実施形態は被覆部３２を形成する場合のエポキシ樹脂がシート部材２２の外縁より僅かに内側に止まらずにさらに内部まで浸透する事態を防ぐもので、予め決められた被覆部３２の形成領域の内側に、例えば、シリコンゴムでなり、幅が０．５〜１．０ｍｍで厚さが２５μｍ程度の枠型部材３４を半導体チップ１１に貼付け、その後で内部接続端子１３と配線の一端部２３ａとの接続、並びに、エポキシ系の樹脂５２による被覆部３２の形成の各工程を実施するものである。
【００３４】
この第３の実施形態によれば、被覆部３２を形成するために塗布された樹脂５２が、半導体チップ１１とシート部材２２との間隙に奥深くまで侵入することを阻止し、領域が確定された空間を形成することができる。
【００３５】
なお、第３の実施形態におけるシート部材２２に図８に示したと同様な空気流通口２５を形成することによって、シート部材２２の破裂を未然に防ぐことができる。
【００３６】
なお、上記各実施形態では、半導体チップ１１の端子形成領域１２に金メッキ法によって内部接続端子１３を形成したが、この代わりに、ボールボンディング装置によりスタッドバンプを形成する方法を採用しても良い。
また、上記各実施形態では絶縁基板上に形成される配線２３に錫（Ｓｎ）メッキを施したが、錫（Ｓｎ）メッキの代わりに金（Ａｕ）メッキを施しても良い。さらにまた、上記各実施形態では、半導体チップを単層のものとして説明したが、ＧＮＤブレーンを付加した多層構造のものにも本発明を適用することができる。
【００３７】
また、上記各実施形態では被覆部としてエポキシ樹脂を用いたが、この代わりにシリコーン系樹脂を用いても良い。
さらに、上記各実施形態では平面形状が略正方形の半導体チップを対象としたが本発明はこれに適用を限定されるものではなく、平面形状が矩形の殆どの半導体チップに適用することができる。
【００３８】
【発明の効果】
以上の説明によって明らかなように、請求項１に係る発明によれば、一端部が半導体チップの内部接続端子に対応する間隔にて絶縁性のシート部材の縁部から延出し、他端部が被接続位置に対応して形成された開口のうち互いに異なる開口を塞ぐように形成された複数の配線を含む配線基板を用い、配線形成面を内側にしてその一端部をそれぞれ対応する半導体チップの内部接続端子に接続し、さらに、シート部材の開口にそれぞれ外部接続端子を嵌着する構成としたので、チップ上に形成される内部接続端子のピッチを従来装置と比較して大幅に短縮することができる。
【００３９】
請求項２に係る発明によれば、矩形の平面形状をなす半導体チップの各端縁部にて内部接続端子と配線の一端部とを接続し、接続部位を枠状の被覆部で覆う構成としたので、被覆部と、半導体チップと、シート部材とで囲まれた空間が形成され、半導体チップと配線基板との間に熱収縮率の違いがあったとしても、配線基板の中心部の起伏によってその応力を吸収することができるため、内部接続端子と配線の一端部との接続状態を良好に保持することができる効果もある。
【００４０】
請求項３に係る発明によれば、被覆部は熱硬化性樹脂によって枠状の被覆部を形成したので、低粘度の樹脂に限定されず、より広範な樹脂材料を選択使用することができる効果もある。
【００４１】
請求項４に係る発明によれば、内部接続端子の内側にて被覆部の形成領域を確定する絶縁性の枠形部材を備えているので、被覆部を形成するために塗布された熱硬化性樹脂が、半導体チップとシート部材との間隙に奥深くまで侵入することを阻止し、領域が確定された空間を形成することができる効果もある。
【００４２】
請求項５に係る発明によれば、被覆部が形成される領域の内側に空気流通口を備えた配線基板を用いるので、空間内の空気の膨張に起因するシート部材の破裂を未然に防ぐことができる効果もある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の概略構成を示す縦断面図及び積層されるものを順次その一部を除去して示した平面図。
【図２】図１に示した第１の実施形態を構成する半導体チップの縦断面図及び平面図。
【図３】図１に示した第１の実施形態を構成する配線基板の縦断面図及び平面図。
【図４】図１に示した第１の実施形態の製造方法を説明するためのボンディング装置の概略構成を示す図。
【図５】図１に示した第１の実施形態の製造方法を説明するために、半導体チップと配線基板との接続状態を示した平面図。
【図６】図１に示した第１の実施形態の製造方法を説明するために、被覆部を形成するエポキシ樹脂の塗布状態を示す説明図。
【図７】図１に示した第１の実施形態の製造方法を説明するために、外部接続端子の装着状態を示す平面図。
【図８】本発明の第２の実施形態を構成する配線基板の平面図及びその組立て状態を示す平面図。
【図９】本発明の第３の実施形態の概略構成を示す縦断面図及び積層されるものを順次その一部を除去して示した平面図。
【図１０】従来のパッケージ型半導体装置の概略構成を示す縦断面図。
【符号の説明】
１１ 半導体チップ
１２ 端子形成領域
１３ 内部接続端子
２１ 配線基板
２２ シート部材
２３ 配線
２３ａ 配線の一端部
２３ｂ 配線の他端部
２４ 開口
２５ 空気流通口
３１ 外部接続端子
３２ 被覆部
３３ 空間
３４ 枠型部材
４０ ボンディング装置
４１ 窪み
４２ ステージ
４３ ボンディングヘッド
５１ シリンジ
５２ 樹脂
Claims (5)
- 縁部に沿って形成された端子形成領域を有する半導体チップと、
前記半導体チップの一主面よりも所定値だけ高くなるように前記端子形成領域上に列状に形成された複数の内部接続端子と、
一端部が前記内部接続端子に接続され、他端部は空間に保持されて前記半導体チップの一主面と前記空間を隔てて対向配置され、前記半導体チップの一主面の方向に配置される複数の配線部と、これら複数の配線部の少なくとも一部を覆うように形成されて前記複数の配線部の他端部を露出させる複数の開口を有し、縁部から外側に前記複数の配線部の一端部側を延出させるシート部材と、を有する配線基板と、
前記シート部材の前記複数の開口を介して、前記複数の配線部の他端部に接続される複数の外部接続端子と、
前記複数の配線部の一端部と前記内部接続端子との接続箇所周辺を被覆する絶縁性の被覆部と、
を備えたパッケージ型半導体装置。 - 前記半導体チップは矩形の平面形状をなし、四辺の各縁部に沿って形成される前記端子形成領域を有し、
前記内部接続端子は四辺の前記端子形成領域にそれぞれ形成されると共に、前記半導体チップの一主面よりも所定値だけ高く形成され、
前記被覆部は、前記半導体チップの四辺の各縁部に沿って枠状に形成された請求項１に記載のパッケージ型半導体装置。 - 前記被覆部は熱硬化性樹脂でなる請求項１又は２に記載のパッケージ型半導体装置。
- 前記半導体チップの一主面よりも高い高さを有し、かつ、平面方向で見て前記内部接続端子の内側にて前記被覆部の形成領域を画定する絶縁性の枠形部材を備えた請求項２又は３に記載のパッケージ型半導体装置。
- 前記配線基板は前記被覆部が形成される領域の内側に空気の流通口を備えた請求項１乃至４のいずれかに記載のパッケージ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6836898A JP3912888B2 (ja) | 1998-03-18 | 1998-03-18 | パッケージ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6836898A JP3912888B2 (ja) | 1998-03-18 | 1998-03-18 | パッケージ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11265959A JPH11265959A (ja) | 1999-09-28 |
| JP3912888B2 true JP3912888B2 (ja) | 2007-05-09 |
Family
ID=13371771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6836898A Expired - Fee Related JP3912888B2 (ja) | 1998-03-18 | 1998-03-18 | パッケージ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3912888B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5543063B2 (ja) * | 2007-12-27 | 2014-07-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
-
1998
- 1998-03-18 JP JP6836898A patent/JP3912888B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11265959A (ja) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3546131B2 (ja) | 半導体チップパッケージ | |
| KR100368698B1 (ko) | 반도체패키지와,그것을이용한반도체장치및그제조방법 | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US6489687B1 (en) | Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment | |
| US6734557B2 (en) | Semiconductor device | |
| US7749806B2 (en) | Fabricating process of a chip package structure | |
| JPH10313074A (ja) | 半導体装置およびその製造方法 | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| JP2013535825A (ja) | エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ | |
| KR101299852B1 (ko) | 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100250562B1 (ko) | 반도체장치 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
| JP2001077294A (ja) | 半導体装置 | |
| US6808959B2 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
| US7847414B2 (en) | Chip package structure | |
| JP4465891B2 (ja) | 半導体装置 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP3912888B2 (ja) | パッケージ型半導体装置 | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP2947563B2 (ja) | 半導体装置 | |
| JP3703960B2 (ja) | 半導体装置 | |
| JPH09148482A (ja) | 半導体装置 | |
| JP2002353275A (ja) | 半導体装置並びにその製造方法および実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20041118 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20060720 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060725 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060925 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070112 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070130 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |