JP2007149851A - 配線基板、電子部品実装構造、および電子部品実装方法 - Google Patents

配線基板、電子部品実装構造、および電子部品実装方法 Download PDF

Info

Publication number
JP2007149851A
JP2007149851A JP2005340526A JP2005340526A JP2007149851A JP 2007149851 A JP2007149851 A JP 2007149851A JP 2005340526 A JP2005340526 A JP 2005340526A JP 2005340526 A JP2005340526 A JP 2005340526A JP 2007149851 A JP2007149851 A JP 2007149851A
Authority
JP
Japan
Prior art keywords
electronic component
solder
wiring board
electrode
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005340526A
Other languages
English (en)
Inventor
Yuji Nishitani
祐司 西谷
Tomoshi Oide
知志 大出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Sony Corp
Original Assignee
Sony Corp
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Computer Entertainment Inc filed Critical Sony Corp
Priority to JP2005340526A priority Critical patent/JP2007149851A/ja
Priority to US11/600,928 priority patent/US7436682B2/en
Publication of JP2007149851A publication Critical patent/JP2007149851A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】フリップチップ実装において、突起電極の設置間隔が狭くなっても、半導体チップの位置決め精度を向上させることにより突起電極間で短絡を生じさせないようにする。
【解決手段】設置間隔が相対的に短い突起電極１４ａと設置間隔が相対的に長い突起電極１４ｂが形成された半導体チップ１０を各突起電極１４に対応する電極パッド２２および電極パッド２２上のはんだ２４を有する配線基板２０に載置する工程と、設置間隔が長い方の電極パッド２２ｂ上のはんだ２４ｂのみが溶融する温度に半導体チップ１０および配線基板２０を加熱する工程と、溶融したはんだにより半導体チップをセルフアライメントする工程と、突起電極１４および設置間隔が長い方の電極パッド２２ａ上のはんだ２４ａが溶融する温度に半導体チップ１０および配線基板２０をさらに加熱する工程とを備える。
【選択図】図５

Description

本発明は、電子部品を実装するための配線基板、電子部品実装構造および電子部品実装方法に関する。より具体的には、本発明は、電子部品実装構造および電子部品実装方法における電子部品の位置決め精度の向上に関する。
近年、コンピュータ、携帯電話、ＰＤＡ（Personal Digital Assistance）などの電子機器の小型化、高機能化・高速化に伴い、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの半導体チップを搭載した半導体装置のさらなる小型化、高速化および高密度が要求されている。半導体装置の小型化、高密度にともなって、半導体チップに突起電極を形成し、突起電極が設けられた面をフェイスダウンにした状態で配線基板に表面実装するフリップチップ実装方法が用いられるようになってきている（特許文献１参照）。
特開平０９−２４６３１９号公報
従来のフリップチップ実装構造またはフリップチップ実装方法では、バンプの設置間隔が短くなるにつれて、半導体チップを配線基板に載置したときのわずかな位置ずれにより、隣接するバンプ間ではんだが接触したり、ブリッジが発生する可能性があった。このため、半導体装置の小型化が困難になったり、半導体装置製造の歩留まりが低下するなどの問題が生じていた。
本発明はこうした課題に鑑みてなされたものであり、その目的は、バンプの設置間隔が狭くなっても、半導体チップの位置決め精度を向上させることによりバンプ間で短絡を生じさせないようにする配線基板、電子部品実装構造または電子部品実装方法の提供にある。
本発明のある態様は、配線基板である。この配線基板は、設置間隔が異なる複数の突起電極が形成された電子部品を実装するための配線基板であって、突起電極に対応して設けられた電極パッドと、電極パッドの上に設けられたはんだと、を備え、設置間隔が長い方の電極パッド上のはんだの融点が設置間隔が短い方の電極パッド上のはんだの融点より低いことを特徴とする。
この態様によれば、多ピンの電子部品を実装する際に、設置間隔が長い方の電極パッド上のはんだのみを溶融させることにより、突起電極間にブリッジ等を生じさせることなく、配線基板に載置される電子部品のアライメント精度を向上させることができる。
上記態様において、設置間隔が長い方の電極パッドの一部あるいは全部が電子部品との電気的な接続に用いられず、電子部品の固定にのみ使用されてもよい。電子部品との電気的な接続に用いられず、電子部品の固定にのみ使用される電極パッドとは、いわゆるダミーのパッドである。この態様によれば、電子部品と配線基板との電気的な接続の位置または配置に制約されることなく、配線基板上の所望の位置にダミーのパッドを形成することができるので、配線基板および電子部品の設計自由度を向上させることができる。
本発明の他の態様は、電子部品実装構造である。この電子部品実装構造は、配線基板に電子部品が実装された構造であって、電子部品に設けられた設置間隔が異なる複数の突起電極と、各突起電極に対応して配線基板に設けられた電極パッド上のはんだとが接合し、設置間隔が長い方の電極パッド上のはんだの融点が設置間隔が短い方の電極パッド上のはんだの融点および突起電極の融点より低いことを特徴とする。
この態様によれば、突起電極間にブリッジ等を生じさせることなく、電子部品が配線基板に精度良く搭載された電子部品実装構造が得られる。電子部品のセルフアライメントによって、狭ピッチ化された突起電極間でブリッジ等が生じることが抑制されるため半導体装置の小型化、高密度に寄与することができる。
上記態様において、設置間隔が長い方の電極パッドの一部あるいは全部が電子部品との電気的な接続に用いられず、電子部品の固定にのみ使用されていてもよい。この態様によれば、電子部品と配線基板とを電気的に接続するために定められる位置または配置に制約されることなく、配線基板上の所望の位置にダミーのパッドを形成することができるので、電子部品実装構造の設計自由度を向上させることができる。
本発明のさらに他の態様は、電子部品実装方法である。この電子部品実装方法は、設置間隔が異なる複数の突起電極が形成された電子部品を各突起電極に対応する電極パッドおよび電極パッド上のはんだを有する配線基板に載置する工程と、設置間隔が長い方の電極パッド上のはんだのみが溶融する温度に電子部品および配線基板を加熱する工程と、溶融したはんだにより電子部品をセルフアライメントする工程と、突起電極および設置間隔が長い方の電極パッド上のはんだが溶融する温度に電子部品および配線基板をさらに加熱する工程とを備えることを特徴とする。
この態様によれば、突起電極間にブリッジ等を生じさせることなく、電子部品が配線基板に精度良く搭載された電子部品実装構造を有する半導体装置を製造することができる。設置間隔が長い方の電極パッド上のはんだのみを溶融させることで生じる電子部品のセルフアライメントによって、狭ピッチ化された突起電極間でブリッジ等が生じることが抑制されるため半導体装置の小型化、高密度に寄与することができる。
上記態様において、設置間隔が長い方の電極パッドの一部あるいは全部が電子部品との電気的な接続に用いられず、電子部品の固定にのみ使用される配線基板が用いられてもよい。この態様によれば、電子部品と配線基板との電気的な接続の位置または配置に制約されることなく、配線基板上の所望の位置にダミーのパッドを形成することができるので、電子部品実装構造の設計自由度を向上させることができる。
上述した各態様において、電子部品として、電極形成面を配線基板側に向けてフリップチップ実装する型の集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップを適用することにより、突起電極間にブリッジ等を生じさせることなく、半導体チップ実装時のアライメント精度を向上させることができる。
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
本発明によれば、電子部品を実装する際の位置決め精度を向上させることができる。
以下、本発明の実施の形態を図面を参照して説明する。
図１は、実施形態に係る半導体チップ１０の電極端子形成面を示す平面図である。図２は、図１に示した半導体チップ１０のＡ−Ａ’線上の断面図である。半導体チップ１０には、電気信号を入出力するための電極端子１２が形成されている。各電極端子１２の上には、バンプと呼ばれる球状の突起電極１４が形成されている。本実施形態の半導体チップ１０の電極端子１２は、設置間隔が異なる電極端子１２ａおよび電極端子１２ｂを含む。これに対応して、突起電極１４は、設置間隔が異なる突起電極１４ａおよび突起電極１４ｂを含む。電極端子１２ａ、突起電極１４ａは、それぞれ、電極端子１２ｂ、突起電極１４ｂに比べて設置間隔またはピッチが短い。本実施形態では、突起電極１４ａの設置間隔は１５０μｍであり、突起電極１４ｂの設置間隔は、３００μｍである。突起電極１４の材料は、特に限定されないが、本実施形態ではＳｎ０．７５Ｃｕが例示される。
図３は、半導体チップ１０の実装に使用される配線基板２０の実装面を示す平面図である。図４は、図３に示した配線基板２０のＢ−Ｂ’線上の断面図である。配線基板２０は、半導体チップ１０に設けられた突起電極１４に対応して、電極パッド２２および電極パッド２２上に配設されたはんだ２４を有する。すなわち、電極パッド２２は、設置間隔またはピッチが相対的に短い電極パッド２２ａと、設置間隔またはピッチが相対的に長い電極パッド２２ｂを含む。これに対応して、はんだ２４は、設置間隔またはピッチが相対的に短いはんだ２４ａと、設置間隔またはピッチが相対的に長いはんだ２４ｂを含む。はんだ２４ａとはんだ２４ｂとでは、構成する材料の融点が異なっている。設置間隔が相対的に長い突起電極１４ｂに対応するはんだ２４ｂには、設置間隔が相対的に短い突起電極１４ａに対応するはんだ２４ａの融点および突起電極１４の融点より低い材料が用いられている。たとえば、上述のように、融点が２２９℃程度のＳｎ０．７５Ｃｕが突起電極１４に用いられている場合には、はんだ２４ａに突起電極１４と同様にＳｎ０．７５Ｃｕを用い、はんだ２４ｂに融点が２２３℃のＳｎ３．５Ａｇを用いることが好適である。なお、電極パッド２２上にはんだ２４を設ける手段として、たとえば、はんだ２４ａおよびはんだ２４ｂを２回に分けて配線基板２０上にプリント印刷することが挙げられる。
図５は、半導体チップ１０を配線基板２０にフリップチップ実装する方法を示す工程図である。
まず、図５（ａ）に示すように、配線基板２０の上に半導体チップ１０を載置する。本来、配線基板２０を載置する場合には、突起電極１４の位置が、突起電極１４に対応するはんだ２４の位置に一致していることが好ましいが、本工程図では、突起電極１４の位置が対応するはんだ２４の位置とずれた状態が示されている。このような突起電極１４の位置ずれは、半導体チップ１０を配線基板２０の上に載置したときの位置精度が不十分である場合に生じる他、半導体チップ１０を配線基板２０の上に適切に載置した後に、搬送等によって生じるわずかな振動などによっても容易に生じうる。
次に、図５（ｂ）に示すように、リフロー炉などの加熱装置により半導体チップ１０および配線基板２０を１〜２℃／秒の速度で昇温する。より好ましくは、はんだ２４ｂの融点以上で、かつはんだ２４ａおよび突起電極１４の融点未満の温度範囲では、昇温速度をたとえば０．５℃／秒に落とす。これにより、はんだ２４ｂのみが溶融した状態を確実に維持することができる。さらには、はんだ２４ｂの融点以上で、かつはんだ２４ａおよび突起電極１４の融点未満の温度範囲で、温度を一時的に一定に保ってもよい。
はんだ２４ｂの融点以上で、かつはんだ２４ａおよび突起電極１４の融点未満の温度範囲では、はんだ２４ｂのみが溶融し、はんだ２４ａおよび突起電極１４は固化したままである。このため、図５（ｃ）に示すように、溶融したはんだ２４ｂが電極パッド２２ｂおよび突起電極１４ｂに濡れた状態で、溶融したはんだ２４ｂの表面張力が働くことにより、半導体チップ１０が安定な位置に移動する。すなわち、はんだ２４ｂの中心と、はんだ２４ｂに対向して設けられた突起電極１４ｂの中心とがほぼ一致した状態になる。これにより、半導体チップ１０を配線基板２０の上に載置したときにずれが生じている場合であっても、半導体チップ１０の位置が自動的に補正される。このように、配線基板２０上の半導体チップ１０の位置が自動的に補正されることをセルフアライメントという。突起電極１４ｂとはんだ２４ｂとは、設置間隔が比較的長いため、セルフアライメント時に隣接する突起電極１４ｂ間、あるいは隣接するはんだ２４ｂではんだが接触あるいはブリッジが発生することが抑制される。
次に、半導体チップ１０および配線基板２０をはんだ２４ａおよび突起電極１４の融点以上の温度に加熱する。これにより、図５（ｄ）に示すように、はんだ２４ａ、はんだ２４ｂ、突起電極１４ａ、および突起電極１４ｂが溶融し、はんだ２４ａと突起電極１４ａ、およびはんだ２４ｂと突起電極１４ｂとが接合する。このとき、設置間隔が比較的短い突起電極１４ａと突起電極１４ａに対向して設けられたはんだ２４ａとは、セルフアライメントにより位置ずれが既に補正されている。このため、隣接する突起電極１４ａ間、あるいは隣接するはんだ２４ａではんだが接触あるいはブリッジが発生することが抑制される。
以上の工程により、突起電極１４間にブリッジ等を生じさせることなく、半導体チップ１０が配線基板２０に精度良く搭載されたフリップチップ実装構造が得られる。半導体チップ１０のセルフアライメントによって、狭ピッチ化された突起電極１４ａ間でブリッジ等が生じることが抑制されるため半導体装置の小型化、高密度に寄与することができる。
なお、図５（ｃ）に示したセルフアライメントの効果を確実に得るためには、図５（ａ）における半導体チップ１０と配線基板２０とのずれ量が所定の条件を満たしていることが必要である。具体的には、突起電極１４ｂが、対応するはんだ２４ｂと少なくとも接触している程度に、ずれ量が収まっている必要がある。
また、はんだ２４ａの表面は平滑であることが望ましい。これにより、球状の突起電極１４ａとはんだ２４ａとの摩擦が小さくなるので、セルフアライメント時に半導体チップ１０がスムースに移動することができ、セルフアライメントによる位置ずれ補正をより確実に行うことができる。これに関連し、突起電極１４ａが球状であることは、突起電極１４ａとはんだ２４ａとの接触面積が小さくなるという点で、セルフアライメント時における半導体チップ１０のスムースな移動に寄与している。
なお、上述の実施の形態では、突起電極１４は半導体チップ１０と配線基板２０と間の電気的な接続のために使用されているが、これに限られない。たとえば、設置間隔が相対的に長い突起電極１４ｂの一部または全部をダミーのバンプとし、これに対応する電極パッド２２ｂをダミーの電極パッドとしてもよい。ダミーの突起電極１４ｂおよび電極パッド２２ｂは、半導体チップ１０と配線基板２０と間の電気的な接続のためには使用されず、半導体チップ１０の固定のために使用される。これによれば、半導体チップ１０と配線基板２０とを電気的に接続するために定められる位置または配置に制約されることなく、配線基板１０上の所望の位置にダミーの突起電極１４ｂおよび電極パッド２２ｂを形成することができるので、配線基板および電子部品の設計自由度を向上させることができる。
本発明は、上述の実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
たとえば、上述の実施形態では、突起電極１４が半導体チップ１０の四辺に沿って一列に配置されているが、突起電極１４の配置はこれに限られない。図６のように、半導体チップ１０の周辺部に突起電極１４ａをアレイ状に配置するとともに、半導体チップ１０の中央部に突起電極１４ａより設置間隔が長い突起電極１４ｂをアレイ状に配置してもよい。この場合には、アレイ状の突起電極１４ａおよび突起電極１４ｂに対応する電極パッドおよびはんだを配線基板（図示せず）に設け、突起電極１４ｂに対応するはんだの融点を突起電極１４ａに対応するはんだの融点より低くする。これによれば、隣接する突起電極１４ａの数が増えて、通常であれば、ブリッジの可能性が高まる接続構造であっても、セルフアライメントによるアライメント精度向上により、より確実に半導体チップ１０を配線基板に実装することができる。
実施形態に係る半導体チップの電極端子形成面を示す平面図である。 図１に示した半導体チップのＡ−Ａ’線上の断面図である。 半導体チップの実装に使用される配線基板の実装面を示す平面図である。 図３に示した配線基板のＢ−Ｂ’線上の断面図である。 半導体チップを配線基板にフリップチップ実装する方法を示す工程図である。 変形例に係る半導体チップの電極端子形成面を示す平面図である。
符号の説明
１０ 半導体チップ、１２ 電極端子、 １４ 突起電極、２０ 配線基板、２２ 電極パッド、２４ はんだ。

Claims (9)

  1. 設置間隔が異なる複数の突起電極が形成された電子部品を実装するための配線基板であって、
    前記突起電極に対応して設けられた電極パッドと、
    前記電極パッドの上に設けられたはんだと、
    を備え、
    設置間隔が長い方の電極パッド上のはんだの融点が設置間隔が短い方の電極パッド上のはんだの融点より低いことを特徴とする配線基板。
  2. 設置間隔が長い方の電極パッドの一部あるいは全部が前記電子部品との電気的な接続に用いられず、前記電子部品の固定にのみ使用されることを特徴とする請求項１に記載の配線基板。
  3. フリップチップ実装型の半導体チップの実装に用いられることを特徴とする請求項１または２に記載の配線基板。
  4. 配線基板に電子部品が実装された構造であって、
    前記電子部品に設けられた設置間隔が異なる複数の突起電極と、各突起電極に対応して前記配線基板に設けられた電極パッド上のはんだとが接合し、
    設置間隔が長い方の電極パッド上のはんだの融点が設置間隔が短い方の電極パッド上のはんだの融点および前記突起電極の融点より低いことを特徴とする電子部品実装装構造。
  5. 設置間隔が長い方の電極パッドの一部あるいは全部が前記電子部品との電気的な接続に用いられず、前記電子部品の固定にのみ使用されていることを特徴とする請求項４に記載の電子部品実装構造。
  6. 前記電子部品が半導体チップであり、前記半導体チップが前記配線基板にフリップチップ実装されていることを特徴とする請求項４または５に記載の電子部品実装構造。
  7. 設置間隔が異なる複数の突起電極が形成された電子部品を各突起電極に対応する電極パッドおよび前記電極パッド上のはんだを有する配線基板に載置する工程と、
    設置間隔が長い方の電極パッド上のはんだのみが溶融する温度に前記電子部品および前記配線基板を加熱する工程と、
    溶融したはんだにより電子部品をセルフアライメントする工程と、
    前記突起電極および設置間隔が長い方の電極パッド上のはんだが溶融する温度に前記電子部品および前記配線基板をさらに加熱する工程と、
    を備えることを特徴とする電子部品実装方法。
  8. 設置間隔が長い方の電極パッドの一部あるいは全部が前記電子部品との電気的な接続に用いられず、前記電子部品の固定にのみ使用される配線基板が用いられることを特徴とする請求項７に記載の電子部品実装方法。
  9. 前記電子部品としてフリップチップ実装型の半導体チップが用いられることを特徴とする請求項７または８に記載の電子部品実装方法。
JP2005340526A 2005-11-25 2005-11-25 配線基板、電子部品実装構造、および電子部品実装方法 Pending JP2007149851A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005340526A JP2007149851A (ja) 2005-11-25 2005-11-25 配線基板、電子部品実装構造、および電子部品実装方法
US11/600,928 US7436682B2 (en) 2005-11-25 2006-11-16 Wiring board, electronic component mounting structure, and electronic component mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005340526A JP2007149851A (ja) 2005-11-25 2005-11-25 配線基板、電子部品実装構造、および電子部品実装方法

Publications (1)

Publication Number Publication Date
JP2007149851A true JP2007149851A (ja) 2007-06-14

Family

ID=38086323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005340526A Pending JP2007149851A (ja) 2005-11-25 2005-11-25 配線基板、電子部品実装構造、および電子部品実装方法

Country Status (2)

Country Link
US (1) US7436682B2 (ja)
JP (1) JP2007149851A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150125970A (ko) * 2013-02-28 2015-11-10 하마마츠 포토닉스 가부시키가이샤 반도체 광검출 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495927B2 (en) * 2007-01-24 2009-02-24 Epson Imaging Devices Corporation Mount structure, electro-optical device, and electronic apparatus
DE102010015520A1 (de) * 2010-04-16 2011-10-20 Pac Tech-Packaging Technologies Gmbh Verfahren und Vorrichtung zur Ausbildung von Lotdepots
JP2013074054A (ja) * 2011-09-27 2013-04-22 Renesas Electronics Corp 電子装置、配線基板、及び、電子装置の製造方法
CN104681530B (zh) * 2013-11-26 2017-09-26 日月光半导体制造股份有限公司 半导体结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3380155A (en) * 1965-05-12 1968-04-30 Sprague Electric Co Production of contact pads for semiconductors
JP3152834B2 (ja) * 1993-06-24 2001-04-03 株式会社東芝 電子回路装置
JPH07221105A (ja) * 1994-01-31 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JPH09246319A (ja) 1996-03-06 1997-09-19 Kokusai Electric Co Ltd フリップチップ実装方法
JP3863213B2 (ja) * 1996-03-27 2006-12-27 株式会社ルネサステクノロジ 半導体装置
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150125970A (ko) * 2013-02-28 2015-11-10 하마마츠 포토닉스 가부시키가이샤 반도체 광검출 장치
KR102059233B1 (ko) * 2013-02-28 2019-12-24 하마마츠 포토닉스 가부시키가이샤 반도체 광검출 장치

Also Published As

Publication number Publication date
US20070119618A1 (en) 2007-05-31
US7436682B2 (en) 2008-10-14

Similar Documents

Publication Publication Date Title
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
JP2005051240A (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
JP2011142185A (ja) 半導体装置
US9666450B2 (en) Substrate and assembly thereof with dielectric removal for increased post height
TWI786337B (zh) 覆晶薄膜及其製造方法
JP2007149851A (ja) 配線基板、電子部品実装構造、および電子部品実装方法
JP2011171427A (ja) 積層型半導体装置
JP4443324B2 (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
JPH11111771A (ja) 配線基板の接続方法、キャリア基板および配線基板
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP2007158024A (ja) Ｂｇａ型半導体装置及びその製造方法
JP4606376B2 (ja) 半導体装置
JPH01145630A (ja) 液晶表示素子
JP2001267368A (ja) フリップチップ実装構造
JP2008140868A (ja) 多層配線基板および半導体装置
JP3498458B2 (ja) 混成集積回路装置
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP2006261463A (ja) 電子部品の実装構造、該実装構造を備えた記録装置、電子機器、並びに電子部品の実装方法
JP2006237280A (ja) 半導体装置及びその製造方法
JP4840273B2 (ja) Ｉｃチップ実装基板、およびｉｃチップ実装方法
JP2005072211A (ja) 電子部品とその製造方法及び電子装置
JP2009267117A (ja) 半導体装置、基板、及び半導体装置の実装方法
JP2005142442A (ja) プリント回路板及び表面実装部品の実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090114

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090724

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20101126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110128