JP2009267117A - 半導体装置、基板、及び半導体装置の実装方法 - Google Patents

Abstract

【課題】はんだバンプの形成に複雑な調整を要することなく、基板の反りで半導体装置側とプリント配線基板側の接続端子の間隔が離れても確実にはんだを介した接続を可能とする半導体装置の実装方法を提供する。
【解決手段】半導体チップと半導体チップを搭載するキャリア基板とを有する半導体装置をプリント配線基板に実装する半導体装置の実装方法であって、半導体装置には、キャリア基板において半導体チップの搭載面と反対の面に設けられた第１接続端子部にはんだバンプが形成し、プリント配線基板には、半導体装置の実装面に設けられ第１接続端子部と電気的に接続される第２接続端子部にはんだバンプが形成し、実装面において、第１接続端子部と第２接続端子部とが重なり合うように、それぞれのはんだバンプを介して半導体装置を実装する。
【選択図】図４

Description

本発明は、半導体装置、基板、及び半導体装置の実装方法に関し、特に、市場から薄型化や小型化かつ早いモデルチェンジを要求される装置における半導体パッケージの基板実装に好ましく適用される技術に関するものである。

近年、装置の小型化や薄型化に対応して、半導体パッケージやプリント基板の薄型化が進展している。薄型化が進む半導体パッケージやプリント基板では、それぞれの構成材は薄くなって剛性は落ちているため、線膨張係数の違いによって構成材の間で伸び縮みに差異が生じると、部品としては反りが発生しやすくなる。特に、はんだ接続工程では鉛フリー対応のためはんだを溶融させる温度が高温となり、その際に部品に大きな反りが発生して接続端子が基板から浮き上がり、はんだの接続不良が発生しやすくなってしまう。つまり、リフローはんだ付け時に半導体パッケージが反って、半導体パッケージ側とプリント基板側の接続端子が離れてしまい、はんだの未接続が発生してしまう。

上述したような薄型化に起因した構成材の反りについては、基本的な対策として、半導体パッケージやプリント基板の量産前に試作を行って反り量を測定し、各構成材の線膨張係数や厚みの組み合わせを変更して、部品全体の反り量を調整することが挙げられる。しかし、該対策を講じることでその分開発期間が余分に必要となり、また各構成材間の組み合わせで部品全体の反り量を調整しようとするために、個々の部品ごとに調整作業が必要となってしまう。そして、反り量を調整した半導体パッケージやプリント基板を搭載した装置が、市場から早いモデルチェンジが要求されるようなものである場合、反り量の調整にかかる余分な開発期間は致命的となる。

他方で、上記のように各構成材間の組み合わせで部品全体の反り量を調整するのではなく、端子同士の接続に用いるはんだの量や形状を調整するという方法もある。図８は、従来の半導体装置の実装構造を説明するための図である。まず、図８（ａ）の実装構造は、半導体装置５１の接続端子部５４にはんだペーストをスキージ印刷により形成したものである。ここでは、半導体チップ５２を搭載するキャリア基板５３に反りが発生し、両端の接続端子部がはんだにより接着されずに電気的に未接続の状態となっている。これは、接続端子部５４に形成したはんだペーストが、基板の反りで距離が広くなった接続端子部間を接続するだけのはんだ量を有していないためである。このような状況には、接続端子部５４にはんだバンプを形成してはんだ量を増やすことで対応することができる。

一方、図８（ｂ）の実装構造は、半導体装置６１の接続端子部６４にはんだバンプをリフローにより形成したものである。ここでは、半導体チップ６２を搭載するキャリア基板６３とプリント配線基板６７に反りが発生し、図８（ａ）の場合と同様に、両端の接続端子部ははんだを介した接続ができていない状態となっている。これも、図８（ａ）の場合と同様に、接続端子部５４のはんだバンプが両基板の反り後の接続端子部間を接続するだけのはんだ量を有していないためである。この状況への対応としては、両基板が反った後の接続端子部間を接続するのに十分なはんだ量をもたせて、半導体装置６１のそれぞれの接続端子部６４にはんだバンプを形成することが考えられる。

例えば特許文献１では、電子部品の配線パッドと基板の配線パターンとがはんだを介して個々に電気的に完全に接続されていて接続不良がない電子部品と基板との接続構造が開示されている。当該接続構造では、配線パッドと配線パターンとが個々に完全に接続するように、電子部品や基板の湾曲度と配線パッドや配線パターンの溶融時のはんだの濡れ面積とが比例した量のはんだを、配線パッドに供給してはんだバンプを形成し、リフローにより双方を接続している。

また、例えば特許文献２では、反り量の大きな基板に実装する場合でも、半導体装置を確実かつ接続信頼性を損なうことなくバンプ接続する半導体装置の実装方法が開示されている。当該実装方法では、基板の反り量に応じて高さの異なるバンプを半導体装置の電極部に形成し、それぞれ高さの異なるはんだバンプを介して半導体装置を基板に実装することで接続信頼性の向上を図っている。

また、例えば特許文献３では、さらなる小型化や高密度化等が図られても、基板側の接続電極と高い信頼性で電気的接続が可能な構成を有するエリアアレイ型の半導体装置が開示されている。当該半導体装置は、配線パターンを有する配線基板上に半導体チップが搭載され、外部接続端子側を凸とした反りを有する。また、外部接続端子は、配線基板に形成されたスルーホールを介して配線パターンと接続されたはんだバンプからなり、半導体装置の中央から外周に向かうにつれ、徐々に背丈が高くなるように形成されている。
特開平１０−１０７１７６号公報 特開２００１−８５５５８号公報 特開２００２−１６４４７３号公報

特許文献１から３で開示された発明は、基板に反りが生じた後の接続端子部同士の接続に十分なはんだ量をもたせて半導体装置の各接続端子部にはんだバンプを形成するものではあるが、接続端子部ごとに適当な量のはんだとするための調整が必要となる。例えば、反り量の少ない基板中央部でははんだ接続後に隣の接続端子部に触れないようにはんだの量を少なくし、反り量の大きい基板端部では間隔の広がった接続端子部同士を接続できるようにはんだの量を多くするというように、基板反り量、接続端子部の間隔、はんだ量を考慮した調整が必要で、はんだバンプの形成工程が複雑となる可能性がある。これは、市場から早いモデルチェンジが要求されるような装置の場合、最終製品の完成の遅延につながることになり好ましくない。

そこで、本発明は、はんだバンプの形成に複雑な調整を要することなく、基板の反りで半導体装置側とプリント配線基板側の接続端子の間隔が離れても確実にはんだを介した接続を可能とする半導体装置やその実装方法等を提供することを目的とする。

かかる目的を達成するために、本発明の第１の半導体装置は、半導体チップと半導体チップを搭載するキャリア基板とを有する半導体装置であって、キャリア基板において半導体チップの搭載面と反対の面に設けられた第１接続端子部にはんだバンプが形成されるとともに、第１接続端子部と電気的に接続される接続端子部ではんだバンプが形成された第２接続端子部を有するプリント配線基板に、それぞれのはんだバンプを介して実装される。

また、本発明の第１の基板は、半導体チップと半導体チップを搭載するキャリア基板とを有する半導体装置を実装し、電気配線がプリントされた基板であって、半導体装置の実装面には、第１接続端子部と電気的に接続される第２接続端子部が設けられるとともに、第２接続端子部にはんだバンプが形成され、キャリア基板において半導体チップの搭載面と反対の面に設けられた第１接続端子部にはんだバンプが形成された半導体装置を、実装面においてそれぞれのはんだバンプを介して実装する。

また、本発明の第１の半導体装置の実装方法は、半導体チップと半導体チップを搭載するキャリア基板とを有する半導体装置をプリント配線基板に実装する半導体装置の実装方法であって、半導体装置には、キャリア基板において半導体チップの搭載面と反対の面に設けられた第１接続端子部にはんだバンプが形成し、プリント配線基板には、半導体装置の実装面に設けられ第１接続端子部と電気的に接続される第２接続端子部にはんだバンプが形成し、実装面において、第１接続端子部と第２接続端子部とが重なり合うように、それぞれのはんだバンプを介して半導体装置を実装する。

本発明によれば、はんだバンプの形成に複雑な調整を要することなく、基板の反りで半導体装置側とプリント配線基板側の接続端子の間隔が離れても確実にはんだを介した接続が可能となる。

以下、図面を参照しながら、本発明の実施形態について説明する。

［実施形態１］
本発明の第１の実施形態として、半導体装置及びプリント配線基板の双方にはんだバンプを形成し、該はんだバンプを用いた実装構造を説明する。

図１は、本実施形態における半導体パッケージの構成を示した図である。半導体パッケージ１は搭載部品２及びサブストレート基板３を有して構成され、搭載部品２はサブストレート基板３上に搭載されている。サブストレート基板３は、搭載部品２の搭載面と反対の面上に接続端子４が設けられている。接続端子４は、後述するプリント基板側の対応する接続端子とはんだを介して電気的に接続する。また、接続端子４にははんだバンプ５が形成されている。なお、半導体パッケージ１は請求項１の半導体装置に、搭載部品２は同項の半導体チップに、サブストレート基板３は同項のキャリア基板に、接続端子４は同項の第１接続端子部に、はんだバンプ５は同項のはんだバンプにそれぞれ対応する。

図２は、本実施形態におけるプリント基板の構成を示した図である。プリント基板６は基板７の半導体パッケージ１の実装面に接続端子８を設けている。接続端子８は、半導体パッケージ１側の対応する接続端子４とはんだを介して電気的に接続する。また、接続端子８にははんだバンプ９が形成されている。なお、プリント基板６は請求項１のプリント配線基板に、接続端子８は同項の第２接続端子部に、はんだバンプ９は同項のはんだバンプにそれぞれ対応する。

図３は、本実施形態におけるはんだバンプ形成を説明するための図である。本実施形態では、半導体パッケージ１及びプリント基板６のはんだバンプはいわゆる印刷法により形成する。印刷法では、はんだマスクとスキージ印刷により接続端子部分にはんだペーストを印刷し、リフロー炉で一旦はんだペーストを溶融・凝固させることで、接続端子部分に円弧状あるいは凸状のはんだバンプを形成する。以下、具体的に述べる。

まず、図３（ａ）に示すように、サブストレート基板３の接続端子面にはんだマスク１０を設置する。はんだマスク１０には接続端子４の位置に対応するように孔が形成されており、また全ての孔の面積や高さは同一である。そして、この孔とそれぞれの接続端子４とが重なり合うようにしてはんだマスク１０はサブストレート基板３上に設置される。これにより、接続端子４上のみにはんだを供給することができる。また、はんだマスク１０はステンレス等の金属で構成してもよい。

次に、図３（ｂ）に示すように、はんだマスク１０が設置されたサブストレート基板３に対してペースト状のはんだを供給する。つまり、接続端子４と重なり合ったはんだマスク１０の孔にはんだペースト１１を供給する。ここでは、孔の体積分のはんだ量を確保するために、はんだペースト１１は孔の体積より多めに供給する。

次に、図３（ｃ）に示すように、十分に孔に供給したはんだペースト１１に対して、はんだマスク１０上でステンレス等の金属板１２を押しつけながら数回移動させて、はんだペーストを孔に充填するとともに、余分なはんだペーストをかきとるスキージを行う。図示は省略するが、はんだマスク１０を取り除くと、サブストレート基板３の接続端子４上に一定量のはんだペーストがスキージ印刷の結果として残る。そして、印刷されたはんだペーストをリフローにより溶融させるとはんだの表面張力により円弧状となり、そのまま凝固させると円弧状のはんだバンプが形成される。

なお、図３では、半導体パッケージ１側におけるはんだバンプ形成について述べたが、プリント基板６でも同様にして接続端子８上にはんだバンプを形成することができる。また、半導体パッケージ１とプリント基板６とで、同じはんだマスクを用いて同時にはんだバンプ形成を行うようにしてもよい。この場合、各接続端子の位置に応じてはんだの量を調整する必要がなく、半導体パッケージ１とプリント基板６についてはんだバンプを同時に形成できるため、半導体パッケージの基板実装にかかる時間の短縮につながる。

また、はんだバンプの形成については、図３に示した印刷法のほか、電極上にメッキによりはんだ層を生成しはんだバンプを形成するメッキ法、電極上にマスク印刷したフラックス上にはんだボールを生成しはんだバンプを形成するボール法等の手法を用いることができる。

図４は、本実施形態における半導体パッケージ１のプリント基板６への実装構造を示した図である。図４では、半導体パッケージ１とプリント基板６の双方に反りが生じた場合の基板実装状態を表している。そして、半導体パッケージ１側のみならずプリント基板６側にも接続端子にはんだバンプを形成することによって、図８（ｂ）に示した場合と異なり、端子間の間隔が広がった基板端部において良好なはんだ接続を実現している。すなわち、両部材の反りにより基板端部における端子間隔が広くなったときでも、半導体パッケージ１側とプリント基板６側のはんだバンプ２０が再溶融されて融合し、双方の接続端子がはんだ付けされて電気的に接続される。

本実施形態によれば、半導体パッケージは、リフロー炉内で高温になって反っても、半導体パッケージの接続端子部に設けたはんだバンプが再溶融し、プリント基板側に形成されたはんだバンプと融合して、半導体パッケージとプリント基板の接続端子が良好にはんだ付けされる。

また、本実施形態によれば、従来のように各接続端子の位置に応じてはんだの量を調整する必要がなく、半導体パッケージとプリント基板についてはんだバンプを同時に形成でき、半導体パッケージのプリント基板への実装にかかる時間の短縮につながる。

［実施形態２］
次に、本発明の第２の実施形態として、半導体装置にはんだバンプを形成し、プリント配線基板にはんだペーストを形成して、該はんだバンプ及び該はんだペーストを用いた実装構造を説明する。

図５は、本実施形態におけるプリント基板の構成を示した図である。プリント基板１６は基板１７の半導体パッケージ実装面に接続端子１８を設けている。接続端子１８は、半導体パッケージ側の対応する接続端子とはんだを介して電気的に接続する。また、接続端子１８にははんだペースト１９が形成されている。

プリント基板１６におけるはんだペースト１９の形成は、図３に示した印刷法により行うことができる。すなわち、接続端子１８と孔が対応する位置にはんだマスクを設置し、この孔にはんだペーストを十分に供給する。そして、金属板１２を用いてはんだペーストを孔に充填するとともに余分なはんだペーストをかきとるスキージを行い、凝固した後にはんだマスクを取り除いて、スキージ印刷の結果として接続端子１８上に形成されたはんだペースト１９を得る。

図６は、本実施形態における半導体パッケージ１のプリント基板１６への実装構造を示した図である。図６では、半導体パッケージ１に反りが生じた場合の基板実装状態を表している。ここでは、プリント基板１６はほとんど反りが発生せずに、半導体パッケージ１のみに反りは発生している。また、図７も本実施形態における半導体パッケージ１のプリント基板１６への実装構造を示した図であるが、図６の場合とは異なり、プリント基板１６のみに反りが生じた場合の基板実装状態を表している。

図６や図７のように、いずれかの部材のみに反りが生じている場合には、両部材に反りが発生した場合よりも双方の接続端子の間隔は狭い。このため、端子接続のためのはんだ量もより少なくて済み、半導体パッケージ側にはんだバンプを形成するだけで十分といえる。このように、端子接続のためのはんだ量を抑えることで、隣接する接続端子にはんだがはみ出して接触する等のおそれが少なくなる。また、プリント基板側の接続端子上にはんだペーストを形成することで、プリント基板に関して、リフローによりはんだバンプを形成する工程が省かれる。

本実施形態によれば、端子接続のためのはんだ量を抑えることで、隣接する接続端子にはんだがはみ出して接触する等のおそれが少なくなり、所望の接続端子間について適切にはんだ接続を行うことが可能となる。

また、本実施形態によれば、プリント基板に関して、リフローによりはんだバンプを形成する工程を省くことができ、プリント基板の反り量をより抑えることにつながる。

なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。

また、本発明は、薄型化が要求される装置における半導体パッケージの実装に利用することが可能である。さらに、開発期間が十分にとれない装置についても利用可能である。本発明の適用例として、携帯電話、ＰＤＡ（Personal Digital Assistant）、ノートＰＣ（Personal Computer）、携帯型音楽再生機器など、市場から薄型化かつ早いモデルチェンジを要求される装置での半導体パッケージ実装に活用されることが考えられる。

本発明の実施形態における半導体パッケージの構成を示した図である。 本発明の実施形態におけるプリント基板の構成を示した図である。 本発明の実施形態におけるはんだバンプの形成方法を説明するための図である。 本発明の実施形態に係る半導体パッケージのプリント基板への実装構造を示した図である。 本発明の実施形態におけるプリント基板の構成を示した図である。 本発明の実施形態に係る半導体パッケージのプリント基板への実装構造を示した図である。 本発明の実施形態に係る半導体パッケージのプリント基板への実装構造を示した図である。 従来の半導体パッケージのプリント基板への実装構造を示した図である。

符号の説明

１ 半導体パッケージ
２ 搭載部品
３ サブストレート基板
４，８，１８ 接続端子
５，９ はんだバンプ
６，１６ プリント基板
７，１７ 基板
１０ はんだマスク
１１，１９ はんだペースト
１２ 金属棒

Claims (15)

1. 半導体チップと前記半導体チップを搭載するキャリア基板とを有する半導体装置であって、
   前記キャリア基板において前記半導体チップの搭載面と反対の面に設けられた第１接続端子部にはんだバンプが形成されるとともに、前記第１接続端子部と電気的に接続される接続端子部ではんだバンプが形成された第２接続端子部を有するプリント配線基板に、それぞれの前記はんだバンプを介して実装されることを特徴とする半導体装置。
2. 前記第１接続端子部は、前記第２接続端子部と対応する位置において、自身に形成されたはんだバンプと前記第２接続端子部のはんだバンプとが再溶解により融合し、融合したはんだを介して前記第２接続端子部と電気的に接続することを特徴とする請求項１に記載の半導体装置。
3. 前記第１接続端子部のはんだバンプは、略同一量のはんだからなり略同一形状のはんだバンプが各接続端子部に形成されたことを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第１接続端子部のはんだバンプは、はんだペーストが溶解された後に凝固されて円弧状に形成されたことを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
5. 前記第１接続端子部のはんだバンプは、前記第１接続端子部上にはんだが供給されるように位置決めされたはんだマスクを用いたスキージ印刷により形成されたはんだペーストが溶解された後に凝固されて円弧状に形成されたことを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
6. 前記第２接続端子部のはんだバンプは、略同一量のはんだからなり略同一形状のはんだバンプが各接続端子部に形成され、前記第２接続端子部上にはんだが供給されるように位置決めされたはんだマスクを用いたスキージ印刷により形成されたはんだペーストが溶解された後に凝固されて円弧状に形成されたことを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
7. 半導体チップと前記半導体チップを搭載するキャリア基板とを有する半導体装置を実装し、電気配線がプリントされた基板であって、
   前記半導体装置の実装面には、前記第１接続端子部と電気的に接続される第２接続端子部が設けられるとともに、前記第２接続端子部にはんだバンプが形成され、前記キャリア基板において前記半導体チップの搭載面と反対の面に設けられた第１接続端子部にはんだバンプが形成された前記半導体装置を、前記実装面においてそれぞれの前記はんだバンプを介して実装することを特徴とする基板。
8. 前記第１接続端子部は、前記第２接続端子部と対応する位置において、自身に形成されたはんだバンプと前記第２接続端子部のはんだバンプとが再溶解により融合し、融合したはんだを介して前記第２接続端子部と電気的に接続することを特徴とする請求項７に記載の基板。
9. 前記第２接続端子部のはんだバンプは、略同一量のはんだからなり略同一形状のはんだバンプが各接続端子部に形成されたことを特徴とする請求項７又は８に記載の基板。
10. 前記第２接続端子部のはんだバンプは、はんだペーストが溶解された後に凝固されて円弧状に形成されたことを特徴とする請求項７から９のいずれか１項に記載の基板。
11. 前記第２接続端子部のはんだバンプは、前記第２接続端子部上にはんだが供給されるように位置決めされたはんだマスクを用いたスキージ印刷により形成されたはんだペーストが溶解された後に凝固されて円弧状に形成されたことを特徴とする請求項７から１０のいずれか１項に記載の基板。
12. 前記第１接続端子部のはんだバンプは、略同一量のはんだからなり略同一形状のはんだバンプが各接続端子部に形成され、前記第１接続端子部上にはんだが供給されるように位置決めされたはんだマスクを用いたスキージ印刷により形成されたはんだペーストが溶解された後に凝固されて円弧状に形成されたことを特徴とする請求項７から１１のいずれか１項に記載の基板。
13. 半導体チップと前記半導体チップを搭載するキャリア基板とを有する半導体装置をプリント配線基板に実装する半導体装置の実装方法であって、
    前記半導体装置には、前記キャリア基板において前記半導体チップの搭載面と反対の面に設けられた第１接続端子部にはんだバンプが形成し、
    前記プリント配線基板には、前記半導体装置の実装面に設けられ前記第１接続端子部と電気的に接続される第２接続端子部にはんだバンプが形成し、
    前記実装面において、前記第１接続端子部と前記第２接続端子部とが重なり合うように、それぞれの前記はんだバンプを介して前記半導体装置を実装することを特徴とする半導体装置の実装方法。
14. 前記第１接続端子部は、前記第２接続端子部と対応する位置において、自身に形成されたはんだバンプと前記第２接続端子部のはんだバンプとが再溶解により融合し、融合したはんだを介して前記第２接続端子部と電気的に接続することを特徴とする請求項１３に記載の半導体装置の実装方法。
15. 前記第１接続端子部及び前記第２接続端子部のはんだバンプは、略同一量のはんだからなり略同一形状のはんだバンプが各接続端子部に形成されたことを特徴とする請求項１３又は１４に記載の半導体装置の実装方法。

Images