JP2004288820A - 電子回路モジュールおよびその製造方法 - Google Patents

電子回路モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2004288820A
JP2004288820A JP2003078121A JP2003078121A JP2004288820A JP 2004288820 A JP2004288820 A JP 2004288820A JP 2003078121 A JP2003078121 A JP 2003078121A JP 2003078121 A JP2003078121 A JP 2003078121A JP 2004288820 A JP2004288820 A JP 2004288820A
Authority
JP
Japan
Prior art keywords
circuit board
lands
chip
electronic
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003078121A
Other languages
English (en)
Inventor
Yoshitaka Hirose
欣孝 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2003078121A priority Critical patent/JP2004288820A/ja
Priority to US10/801,317 priority patent/US20040183186A1/en
Priority to EP04006246A priority patent/EP1460888A1/en
Publication of JP2004288820A publication Critical patent/JP2004288820A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225—Screens or stencils; Holders therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder

Abstract

【課題】安価で薄型化に好適な電子回路モジュールを提供すること。
【解決手段】上面と凹部２ａの内底面にそれぞれランド５ａ，５ｂを配設した回路基板２を準備すると共に、金属平板の裏面から凸部６ａを突出させたメタルマスク６を準備し、凸部６ａが凹部２ａの内底面に密着するようにメタルマスク６を回路基板２上に載置・位置決めした後、このメタルマスク６を用いて各ランド５ａ，５ｂ上にクリーム半田８を塗布する。しかる後、これらクリーム半田８上にチップ部品３とフリップチップＩＣ４をマウントした後、回路基板２をリフロー炉に搬入してクリーム半田８を溶融・固化することにより、各チップ部品３の外部端子３ａを回路基板２の上面のランド５ａにリフロー半田付けすると共に、フリップチップＩＣ４の半田ボール４ａを凹部２ａの内底面のランド５ｂにリフロー半田付けするようにした。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、回路基板上に各種の面実装電子部品を半田付けした電子回路モジュールおよびその製造方法に係り、特に、これら面実装電子部品がチップ抵抗やチップコンデンサ等のチップ部品とＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型やＢＣＣ（Ｂｕｍｐ Ｃｈｉｐ Ｃａｒｒｉｅｒ）型等のフリップチップＩＣを含む電子回路モジュールおよびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型薄型化に伴って、電子回路モジュールの回路基板上にはチップ部品や半導体集積回路部品（ＩＣ）等の面実装電子部品が高密度で実装されるようになっている。
【０００３】
従来より、このような電子回路モジュールの一例として、回路基板の表面に配設された複数のランドにチップ部品とフリップチップＩＣをリフロー半田付けしたものが知られている（例えば、特許文献１参照）。かかる電子回路モジュールを製造する場合、メタルマスクを用いて回路基板の各ランド上にクリーム半田を塗布した後、これらクリーム半田上にチップ部品やフリップチップＩＣをマウントし、この状態で回路基板をリフロー炉に搬入してチップ部品やフリップチップＩＣを対応するランドにリフロー半田付けしていた。
【０００４】
また、他の従来例として、回路基板上に実装される各種回路部品のうち、チップ部品をランドにリフロー半田付けすると共に、ＩＣをベアチップの状態で回路基板上に接着・固定し、このベアチップをワイヤーボンディングやスタッドバンプ等によってランドに接続するようにした電子回路モジュールも知られている。
【０００５】
【特許文献１】
特開平７−２１１８５４号公報（第２頁、図６）
【０００６】
【発明が解決しようとする課題】
前述した従来例のうち、チップ部品とフリップチップＩＣをリフロー半田付けした前者の電子回路モジュールの場合、チップ部品に比べてフリップチップＩＣが大型であるため、回路基板の表面から突出するフリップチップＩＣの高さ寸法によって電子回路モジュール全体の厚みが決定されてしまい、このことが電子回路モジュールの薄型化を妨げる大きな要因となっていた。
【０００７】
一方、ＩＣをベアチップの状態で回路基板上に実装した後者の電子回路モジュールの場合、フリップチップＩＣに比べてベアチップの高さ寸法が十分に小さいため、電子回路モジュールの薄型化を実現することはできるものの、ベアチップはチップ部品のようにリフロー半田付けすることができず、ワイヤーボンディングやスタッドバンプ等の手段を用いてランドに接続する必要があるため、製造工程が煩雑になって実装設備も高価となり、電子回路モジュールのトータルコストが上昇するという問題があった。
【０００８】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、安価で薄型化に好適な電子回路モジュールを提供することにある。
【０００９】
【課題を解決するための手段】
上述した目的を達成するために、本発明の電子回路モジュールでは、回路基板の一面に凹部を設けると共に、この回路基板の一面と前記凹部の内底面とにそれぞれランドを配設し、これらランドに面実装電子部品をリフロー半田付けするようにした。
【００１０】
このように構成された電子回路モジュールによれば、凹部の内底面に実装された面実装電子部品の高さ寸法が他の面実装電子部品に比べて大きい場合でも、凹部の内底面に実装された面実装電子部品の回路基板からの突出量が凹部の深さによって減じられるため、電子回路モジュール全体の厚みを薄型化することができ、しかも、各面実装電子部品は回路基板の一面と凹部の内底面に配設されたランドにそれぞれリフロー半田付けされているため、各面実装電子部品を全て同一のリフロー工程で回路基板に半田付けすることができ、製造コストの上昇を抑えて安価な電子回路モジュールを実現できる。その際、回路基板の一面に半田付けされた面実装電子部品がチップ部品で、凹部の内底面に半田付けされた面実装電子部品がフリップチップＩＣであることが好ましい。
【００１１】
また、上述した目的を達成するために、本発明による電子回路モジュールの製造方法では、回路基板の表面に凹部を設けると共に、これら表面と凹部の内底面とにそれぞれランドを配設する工程と、表面を平坦状としたメタルマスクの裏面に凸部を形成し、このメタルマスクを前記回路基板の表面に載置して前記凸部と前記凹部を位置合わせする工程と、前記メタルマスクを用いて前記各ランドにそれぞれクリーム半田を塗布する工程と、前記ランド上に前記クリーム半田を介して面実装電子部品をマウントした後、前記回路基板をリフロー炉に搬入して前記面実装電子部品を対応する前記ランドにリフロー半田付けする工程とを含むこととした。
【００１２】
このような製造方法を採用した製造された電子回路モジュールによれば、回路基板の表面と凹部の内底面に配設された各ランドに対して凸部を有するメタルマスクを用いてそれぞれクリーム半田を塗布した後、これらクリーム半田に各面実装電子部品をマウントしてから対応するランドにリフロー半田付けすることにより、各面実装電子部品を全て同一のリフロー工程で回路基板に半田付けすることができるため、製造コストの上昇を抑えて安価な電子回路モジュールを実現することができ、しかも、凹部の内底面に実装された面実装電子部品の高さ寸法が他の面実装電子部品に比べて大きい場合でも、凹部の内底面に実装された面実装電子部品の回路基板からの突出量が凹部の深さによって減じられるため、電子回路モジュール全体の厚みを薄型化することができる。
【００１３】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明すると、図１は本発明の実施形態例に係る電子回路モジュールの断面図、図２は該電子回路モジュールの製造工程を示す断面図、図３は該電子回路モジュールの製造工程を示すフローチャートである。
【００１４】
図１に示すように、本実施形態例に係る電子回路モジュール１は、上面に凹部２ａを有するアルミナ基板やセラミック基板等からなる回路基板２と、この回路基板２上に実装された各種チップ部品３およびフリップチップＩＣ４とで構成されており、これらチップ部品３とフリップチップＩＣ４は回路基板２の上面と凹部２ａの内底面に配設されたランド５にそれぞれリフロー半田付けされている。
【００１５】
回路基板２は例えば図示せぬマザー基板上にリフロー半田付けによって搭載される面実装タイプのモジュールとなっており、その場合、回路基板２の側面や底面にマザー基板の接続ランドにリフロー半田付けされる複数の接続端子（図示せず）が設けられる。回路基板２の上面には凹部２ａが形成されており、この凹部２ａはフリップチップＩＣ４の外形よりも幾分大きめに形成され、その深さ寸法は例えば０．２〜０．３ｍｍ程度である。また、回路基板２の上面と凹部２ａの内底面には複数のランド５が配設されており、各ランド５は図示せぬ配線パターンを介して導通されている。なお、説明の都合上、回路基板２の上面に配設されたランドに符号５ａを付し、凹部２ａの内底面に配設されたランドに符号５ｂを付してある。
【００１６】
各チップ部品３はチップコンデンサやチップ抵抗であり、これらチップ部品３の外部端子３ａは回路基板２の上面に配設されたランド５ａにリフロー半田付けされている。フリップチップＩＣ４はＢＧＡ型やＢＣＣ型と呼ばれるフリップチップＩＣであり、本実施形態例では底面に格子状に配列させた外部接続用ランドに半田ボール４ａを接着したＢＧＡ型のフリップチップＩＣ４を用い、このフリップチップＩＣ４の半田ボール４ａは凹部２ａの内底面に配設されたランド５ｂにリフロー半田付けされている。
【００１７】
次に、このように構成された電子回路モジュール１の製造方法を図２と図３を参照して説明する。
【００１８】
まず、図３のステップＳ−１に示すように、回路基板２とメタルマスク６とを準備するが、前述したように、この回路基板２は上面の一部に凹部２ａを有しており、これら上面と凹部２ａの内底面にそれぞれランド５ａ，５ｂが形成されている。また、図２（ａ）に示すように、このメタルマスク６は金属平板の裏面から突出する凸部６ａを有しており、この凸部６ａを含めて多数の透孔６ｂが形成されている。これら凸部６ａと各透孔６ｂはエッチングやレーザ加工等を用いて形成することができ、凸部６ａの突出量は回路基板２の凹部２ａの深さ寸法と同じ（０．２〜０．３ｍｍ）に設定されている。
【００１９】
次いで、図３のステップＳ−２に示すように、このメタルマスク６を用いて回路基板２の各ランド５ａ，５ｂ上にクリーム半田を塗布する。この場合、まずメタルマスク６を回路基板２上に載置・位置決めして凸部６ａを凹部２ａ内に挿入した後、図２（ｂ）に示すように、スキージ７を用いてメタルマスク６の各透孔６ｂ内にクリーム半田８を充填する。しかる後、メタルマスク６を回路基板２から取り除くと、図２（ｃ）に示すように、回路基板２の各ランド５ａ，５ｂ上にクリーム半田８が塗布される。その際、メタルマスク６には凹部２ａの内底面に密着する凸部６ａが形成されているため、回路基板２の上面と凹部２ａの内底面に露出する各ランド５ａ，５ｂ上にクリーム半田８を同時に塗布することができる。
【００２０】
次いで、図３のステップＳ−３に示すように、各ランド５ａ，５ｂ上にクリーム半田８を介してチップ部品３とフリップチップＩＣ４とをマウントする。この場合、図２（ｄ）に示すように、各チップ部品３は回路基板２の上面のランド５ａに塗布されたクリーム半田８にマウントされ、フリップチップＩＣ４は凹部２ａの内底面のランド５ｂに塗布されたクリーム半田８にマウントされる。
【００２１】
次いで、図３のステップＳ−４に示すように、チップ部品３とフリップチップＩＣ４を対応するランド５ａ，５ｂにリフロー半田付けすることにより、図１に示した電子回路モジュール１が製造される。すなわち、回路基板２をマウントされた各チップ部品３およびフリップチップＩＣ４と共に図示せぬリフロー炉に搬入し、このリフロー炉でクリーム半田８を溶融して固化することにより、図１に示すように、各チップ部品３の外部端子３ａが回路基板２の上面のランド５ａにリフロー半田付けされると共に、フリップチップＩＣ４の半田ボール４ａが凹部２ａの内底面のランド５ｂにリフロー半田付けされる。
【００２２】
このように本実施形態例に係る電子回路モジュール１によれば、回路基板２の上面に凹部２ａを形成し、この凹部２ａの内底面に配設されたランド５ｂにフリップチップＩＣ４の半田ボール４ａをリフロー半田付けしたので、フリップチップＩＣ４の回路基板２からの突出量が凹部２ａの深さ相当分だけ減じられる。このため、他のチップ部品３に比べて高さ寸法が大きいフリップチップＩＣ４を同一の回路基板２上に実装しているのにも拘わらず、電子回路モジュール１全体の厚み（図１のＷ）を薄型化することができる。また、かかる電子回路モジュール１を製造する場合、メタルマスク６の裏面に凸部６ａを形成し、この凸部６ａを凹部２ａの内底面に密着させた状態でクリーム半田８を塗布するようにしたので、回路基板２の上面と凹部２ａの内底面に配設された各ランド５ａ，５ｂ上にクリーム半田８を同時に塗布することができる。すなわち、このようなメタルマスク６を用いて回路基板２の各ランド５ａ，５ｂ上にクリーム半田８を一括して塗布した後、これらクリーム半田８に各チップ部品３とフリップチップＩＣ４をマウントしてから対応するランド５ａ，５ｂにリフロー半田付けすることにより、各チップ部品３とフリップチップＩＣ４を全て同一のリフロー工程で回路基板２に実装することができる。したがって、ベアチップの状態のＩＣをワイヤーボンディングやスタッドバンプ等の接続手段を用いて実装する場合のような高価で煩雑な実装設備が不要となり、その分、製造コストの上昇を抑えて安価で薄型化に好適な電子回路モジュール１を実現することができる。
【００２３】
なお、上記実施形態例では、回路基板２の凹部２ａ内にリフロー半田付ける面実装電子部品としてＢＧＡ型のフリップチップＩＣ４を例示したが、ＢＧＡ型に代えてＢＣＣ型のフリップチップＩＣを用いたり、フリップチップＩＣ以外の面実装電子部品を用いることも可能である。
【００２４】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００２５】
回路基板の凹部の内底面に実装された面実装電子部品の高さ寸法が他の面実装電子部品に比べて大きい場合でも、凹部の内底面に実装された面実装電子部品の回路基板からの突出量が凹部の深さによって減じられるため、電子回路モジュール全体の厚みを薄型化することができ、しかも、このような電子回路モジュールは、凸部を有するメタルマスクを用いて回路基板の一面と凹部の内底面に配設されたランドにクリーム半田を塗布した後、これらクリーム半田に各面実装電子部品をマウントしてから対応するランドにリフロー半田付けすることにより、各面実装電子部品を全て同一のリフロー工程で回路基板に半田付けすることができるため、製造コストの上昇を抑えて安価な電子回路モジュールを実現することができる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係る電子回路モジュールの断面図である。
【図２】該電子回路モジュールの製造工程を示す断面図である。
【図３】該電子回路モジュールの製造工程を示すフローチャートである。
【符号の説明】
１ 電子回路モジュール
２ 回路基板
２ａ 凹部
３ チップ部品（面実装電子部品）
３ａ 外部端子
４ フリップチップＩＣ（面実装電子部品）
４ａ 半田ボール
５，５ａ，５ｂ ランド
６ メタルマスク
６ａ 凸部
６ｂ 透孔
７ スキージ
８ クリーム半田

Claims (3)

  1. 回路基板の一面に凹部を設けると共に、前記回路基板の一面と前記凹部の内底面とにそれぞれランドを配設し、これらランドに面実装電子部品をリフロー半田付けしたことを特徴とする電子回路モジュール。
  2. 請求項１の記載において、前記回路基板の一面に半田付けされた面実装電子部品がチップ部品であり、前記凹部の内底面に半田付けされた面実装電子部品がフリップチップＩＣであることを特徴とする電子回路モジュール。
  3. 回路基板の表面に凹部を設けると共に、これら表面と凹部の内底面とにそれぞれランドを配設する工程と、
    表面を平坦状としたメタルマスクの裏面に凸部を形成し、このメタルマスクを前記回路基板の表面に載置して前記凸部と前記凹部を位置合わせする工程と、
    前記メタルマスクを用いて前記各ランドにそれぞれクリーム半田を塗布する工程と、
    前記ランド上に前記クリーム半田を介して面実装電子部品をマウントした後、前記回路基板をリフロー炉に搬入して前記面実装電子部品を対応する前記ランドにリフロー半田付けする工程と、
    を含むことを特徴とする電子回路モジュールの製造方法。
JP2003078121A 2003-03-20 2003-03-20 電子回路モジュールおよびその製造方法 Withdrawn JP2004288820A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003078121A JP2004288820A (ja) 2003-03-20 2003-03-20 電子回路モジュールおよびその製造方法
US10/801,317 US20040183186A1 (en) 2003-03-20 2004-03-16 Low-profile electronic circuit module and method for manufacturing the same
EP04006246A EP1460888A1 (en) 2003-03-20 2004-03-16 Low-profile electronic circuit module and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003078121A JP2004288820A (ja) 2003-03-20 2003-03-20 電子回路モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2004288820A true JP2004288820A (ja) 2004-10-14

Family

ID=32821388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003078121A Withdrawn JP2004288820A (ja) 2003-03-20 2003-03-20 電子回路モジュールおよびその製造方法

Country Status (3)

Country Link
US (1) US20040183186A1 (ja)
EP (1) EP1460888A1 (ja)
JP (1) JP2004288820A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009104888A (ja) * 2007-10-23 2009-05-14 Nec Tokin Corp 保護モジュール

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120009973A1 (en) * 2010-07-12 2012-01-12 Sony Ericsson Mobile Communications Ab Module Connection in a Printed Wiring Board
CN103192150A (zh) * 2013-03-29 2013-07-10 上海安费诺永亿通讯电子有限公司 一种电子元器件焊接方法
US8955735B2 (en) * 2013-05-17 2015-02-17 Zen Voce Corporation Method for enhancing the yield rate of ball implanting of a substrate of an integrated circuit
US9120170B2 (en) * 2013-11-01 2015-09-01 Zen Voce Corporation Apparatus and method for placing and mounting solder balls on an integrated circuit substrate
DE202013011955U1 (de) * 2013-12-02 2014-12-01 Cadilac Laser Gmbh Cad Industrial Lasercutting Druckschablone
DE102013114044A1 (de) * 2013-12-13 2015-06-18 Endress + Hauser Gmbh + Co. Kg Druckschablone zum Bedrucken von Leiterplatten
WO2018063150A1 (en) * 2016-09-27 2018-04-05 Intel Corporation Frame embedded components
CN114080104B (zh) * 2020-08-19 2022-09-27 荣耀终端有限公司 电路板组件及电子设备
US11444400B2 (en) * 2020-12-21 2022-09-13 Dell Products L.P. Information handling system with a printed circuit board having an embedded interconnect
WO2023220907A1 (en) * 2022-05-17 2023-11-23 Goertek Inc. Circuit board, electronic device and method for forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01101689A (ja) * 1987-10-15 1989-04-19 Matsushita Electric Works Ltd 電子部品実装用プリント配線板
CN1094717C (zh) * 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
JP3063709B2 (ja) * 1997-11-05 2000-07-12 日本電気株式会社 電子部品の実装構造、搭載用基板および電子部品の搭載方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009104888A (ja) * 2007-10-23 2009-05-14 Nec Tokin Corp 保護モジュール

Also Published As

Publication number Publication date
EP1460888A1 (en) 2004-09-22
US20040183186A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
JPH04256343A (ja) 集積回路用フリップチップパッケージ
KR100649036B1 (ko) 반도체 장치의 제조 방법
JP2004288820A (ja) 電子回路モジュールおよびその製造方法
JPH11145578A (ja) 電子部品の実装構造、搭載用基板および電子部品の搭載方法
JP2001230513A (ja) プリント基板及びその製造方法
JP2000040713A (ja) 半導体パッケージの製造方法
JP2004079891A (ja) 配線基板、及び、配線基板の製造方法
JP2004079666A (ja) プリント基板、プリント基板の製造方法および電子部品の実装方法
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP2003258416A (ja) 配線基板、及び、配線基板の製造方法
JP2009032865A (ja) 電子装置及び電子装置の製造方法
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2004303944A (ja) モジュール基板及びその製造方法
JPH08340164A (ja) Ｂｇａ型パッケージの面実装構造
JP2001085558A (ja) 半導体装置およびその実装方法
JP2008311347A (ja) 半導体モジュール及びその製造方法
JPH11345831A (ja) 半導体装置、実装基板および実装方法
JP2004056065A (ja) 電子基板の製造方法
JP3404094B2 (ja) 表面実装部品の実装方法
JPH08274425A (ja) プリント配線板
JP2004327912A (ja) 半導体パッケージおよび半導体装置
JP2641405B2 (ja) 電子部品の実装装置及び実装方法
JPS634690A (ja) 厚膜混成集積回路基板
US7235429B2 (en) Conductive block mounting process for electrical connection
TW434757B (en) Method for forming a ball grid array connection

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606