JP2006339316A - 半導体装置、半導体装置実装基板、および半導体装置の実装方法 - Google Patents

半導体装置、半導体装置実装基板、および半導体装置の実装方法 Download PDF

Info

Publication number
JP2006339316A
JP2006339316A JP2005160661A JP2005160661A JP2006339316A JP 2006339316 A JP2006339316 A JP 2006339316A JP 2005160661 A JP2005160661 A JP 2005160661A JP 2005160661 A JP2005160661 A JP 2005160661A JP 2006339316 A JP2006339316 A JP 2006339316A
Authority
JP
Japan
Prior art keywords
semiconductor device
interposer substrate
circuit board
auxiliary pin
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005160661A
Other languages
English (en)
Inventor
Hidenori Ogawa
英紀 小川
Kuniyasu Hosoda
邦康 細田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005160661A priority Critical patent/JP2006339316A/ja
Priority to US11/444,068 priority patent/US20060267215A1/en
Publication of JP2006339316A publication Critical patent/JP2006339316A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】コーナー部の突起電極に加わる応力を抑制すると共に、プリント基板の面積の増大を抑制すること。
【解決手段】矩形形状を有するインターポーザ基板１１と，インターポーザ基板１１の表面上に設けられた半導体チップ１２と，インターポーザ基板１１の裏面上の第１の領域に設けられ、半導体チップ１２と電気的に接続するハンダボール１３と，インターポーザ基板１１の裏面上の第１の領域外のコーナー部に設けられ、融点が２５０度以上の補助ピン１４とを具備する半導体装置１０と、半導体装置１０が実装されたプリント基板２０と、補助ピン１４をプリント基板２０に固定するための接着部材２４とを具備することを特徴とする。
【選択図】 図２

Description

本発明は、ＢＧＡパッケージの半導体装置、この半導体装置が実装された電子部品、および半導体装置の実装方法に関する。
半導体装置のパッケージングとしてＢＧＡ(Ball Grid Array)を最小する製品が増えて言える。ＢＧＡパッケージは装置の裏面に複数のボール状の突起電極が二次元配列している。各電極は半導体チップに電気的に接続されている。
ＢＧＡパッケージの半導体装置をプリント基板に実装した場合、装置のコーナー部に隣接する突起に機械的な応力がかかりやすい。応力により、突起電極にマイクロクラックが入った場合、半導体装置とプリント基板とが電気的に接続されなくなる。
コーナー付近の突起電極にマイクロクラックが生じることを抑制する技術が開示されている（特許文献１）。この文献には、コーナー部に半導体チップに電気的に接続されない補強用の突起（ハンダ）を設け、コーナー部に隣接する電極にかかる応力を緩和している。
特開平９−１６２２４１
上述した構成によって、突起電極に加わる応力を抑制し、マイクロクラックの発生を抑制することができる。ところが、補強用の突起を設けることによって半導体装置の外形が大きくなってしまう。パーソナルコンピュータ等のモバイル用途の機器では、携帯性を高めるためにプリント基板の面積の縮小を図っているが、半導体装置の外形が大きくなるとプリント基板の面積を縮小することが困難になる。
本発明の目的は、コーナー部の突起電極に加わる応力を抑制すると共に、プリント基板の面積の増大を抑制することが可能な半導体装置、電子部品、および半導体装置の実装方法を提供することにある。
本発明の一例に係わる半導体装置は、矩形形状を有するインターポーザ基板と、前記インターポーザ基板の表面上に設けられた半導体チップと、前記インターポーザ基板の裏面上の第１の領域内に設けられ、前記半導体チップと電気的に接続する突起電極と、前記インターポーザ基板の裏面上の前記第１の領域外の前記基板のコーナー部に設けられ、融点が２５０度以上の補助ピンとを具備することを特徴とする。
本発明によれば、コーナー部の突起電極に加わる応力を抑制すると共に、プリント基板の面積の増大を抑制することが可能になる。
本発明の実施の形態を以下に図面を参照して説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる半導体装置の構成を示す図である。図１（ａ）は半導体装置の側面図、図１（ｃ）は半導体装置の上面の平面図、図１（ｂ）は半導体装置の底面の平面図である。
図１に示すように、ＢＧＡパッケージの半導体装置１０は、矩形形状のインターポーザ基板１１、半導体チップ１２、ハンダボール１３、および補助ピン１４を有する。インターポーザ基板１１の表面上に半導体チップ１２が搭載されている。インターポーザ基板１１の裏面上の破線で囲まれた第１の領域に複数のハンダボール１３が二次元配置されている。半導体チップ１２の各信号線とハンダボール１３とは、インターポーザ基板１１に設けられたスルービアを介して電気的に接続されている。
インターポーザ基板１１の裏面上、且つインターポーザ基板の第１の領域外の四つのコーナー部に補助ピン１４が設けられている。補助ピン１４はリフロー時に溶けないように、リフロー時の加熱温度より高い融点を有する材料で構成されている。即ち、補助ピン１４は、高融点（２５０℃以上）の金属材料を用いる。例えば、銅系金属の母材にＮｉまたはＮｉ／Ａｕめっきを施したものが補助ピン１４として用いる。また例えば、ＳＵＳ系の母材にＳｎめっきを施したものを補助ピン１４として用いる。また、高融点はんだを補助ピン１４として用いても良い。なお、補助ピン１４の高さＨ１は、ハンダボール１３の高さＨ２より低い。
図２に図１に示した半導体装置１０をプリント基板に実装した電子部品を示す。
プリント基板２０は、内部に層間配線を有する多層配線基板２１と、多層配線基板２１上にハンダボール１３の配置位置に対応する複数のパッド２２が設けられている。また、多層配線基板２１の表面に表面配線が設けられている。多層配線基板２１上のパッド２２および表面配線が設けられていない部分には、コート層２３が設けられている。
半導体装置１０がプリント基板２０上に搭載され、半導体装置１０のハンダボール１３とプリント基板２０のパッド２２とが接続している。補助ピン１４は、接着部材２４によってプリント基板２０に固定されている。
ＢＧＡパッケージのコーナー部に設けられた補助ピン１４を接着部材２４でプリント基板２０に固定することによって、半導体装置１０のコーナー部が補強され、コーナー部に加わる応力が緩和し、コーナー部付近のハンダボール１３にマイクロクラックが発生しにくくなる。その結果、機械的な応力に対する信頼性が向上する。
また、コーナー部を補強するために補助ピン１４を用いている。補助ピン１４の直径は細いので、半導体装置１０の外形が余り大きくならないので、プリント基板２０の面積の増大を抑制することができる。
次ぎに、実装方法について図３を参照して説明する。
図３（ａ）に示すように、半導体装置１０を含む表面実装電子部品が搭載されるパッド２２上にハンダペースト２５を印刷する。
図３（ｂ）に示すように、コート層２３の半導体装置１０の搭載時に補助ピン１４が位置する部分に、熱硬化性の接着剤２６を塗布する。
図３（ｃ）に示すように、プリント基板２０上に半導体装置１０を搭載する。
その後、リフロー加熱を行うことによって、図３（ｄ）に示すように、ハンダボール１３、ハンダペースト２５、およびパッド２２の合金層が形成されて、ハンダボール１３がパッド２２に接続される。このリフロー加熱の温度は通常２５０度未満である。また、リフロー加熱時に熱硬化性の接着剤２６が硬化して接着部材２４になる。接着部材２４は補助ピン１４を包むように硬化するので、補助ピン１４および接着部材２４によって、半導体装置１０がプリント基板２０に固定される。
補助ピン１４は２５０℃以上の融点を有する材料で構成され、リフロー加熱時の温度は２５０度未満である。従って、リフロー加熱時に補助ピン１４は溶けることがない。リフロー加熱時に補助ピン１４が溶けないので、リフロー加熱後であっても補助ピン１４および接着部材２４によって半導体装置１０のコーナー部に加わる応力が緩和される。
（第２の実施形態）
第１の実施形態では、熱硬化性の接着部材を用いて半導体装置１０をプリント基板２０に固定した。本実施形態では、ハンダを用いて半導体装置１０をプリント基板に固定する方法について説明する。
図４にプリント基板３０に半導体装置１０を実装した状態を示す。図４に置いて、図２と同一な部位には同一符号を付しその説明を省略する。
図４に示すように、プリント基板３０の表面にダミーパッド３７が設けられている。ダミーパッド３７は表面配線に電気的に接続しない。半導体装置１０の補助ピン１４がハンダ３８によって、ダミーパッド３７に固定されている。なお、補助ピン１４とハンダ３８との界面、およびダミーパッド３７とハンダ３８との界面には、それぞれ合金層が形成されている。
ＢＧＡパッケージのコーナー部に設けられた補助ピン１４をハンダ３８でプリント基板３０に固定することによって、半導体装置１０のコーナー部が補強され、コーナー部に加わる応力が緩和し、コーナー部付近のハンダボール１３にマイクロクラックが発生しにくくなる。その結果、機械的な応力に対する信頼性が向上する。
次ぎに、半導体装置１０のプリント基板３０への実装方法について図５を参照して説明する。
図５（ａ）に示すように、半導体装置１０を含む表面実装電子部品が搭載されるパッド２２、およびダミーパッド３７上にハンダペースト２５を印刷する。
図５（ｂ）に示すように、プリント基板３０上に半導体装置１０を搭載する。
その後、リフロー加熱を行うことによって、図５（ｃ）に示すように、ハンダボール１３、ハンダペースト２５、およびパッド２２の合金層が形成されて、ハンダボール１３がパッド２２に接続される。また、リフロー加熱時に、補助ピン１４とハンダ３８との界面、およびダミーパッド３７とハンダ３８との界面にそれぞれ合金層が形成されて、補助ピン１４がダミーパッド３７に固定される。
補助ピン１４は２５０℃以上の融点を有する材料で構成され、リフロー加熱時の温度は２５０度未満である。従って、リフロー加熱時に補助ピン１４は溶けることがない。リフロー加熱時に補助ピン１４が溶けないので、リフロー加熱後であっても補助ピン１４およびハンダ３８によって半導体装置１０のコーナー部に加わる応力が緩和される。
（第３の実施形態）
第３の実施形態で用いられる半導体装置を図６に示す。図６において、図１と同一な部位には同一符号を付し、その説明を省略する。
図６に示すように、本実施形態の半導体装置４０の補助ピン４４の高さＨ３は、ハンダボール１３の高さＨ２より高い。補助ピン４４は第１および第２の実施形態で用いた補助ピン１４と同様な材料で構成されている。
図７に、半導体装置４０をプリント基板５０に実装した状態を示す。図７に示すように、プリント基板５０にはスルーホール５１が設けられ、スルーホール５１の側壁表面にダミースルービア５２が設けられている。ダミースルービア５２は、層間配線に電気的に接続されていない。
スルーホール５１内に補助ピン４４が挿入されている。補助ピン４４とダミースルービア５２との間の隙間にハンダ５３が設けられている。補助ピン４４とハンダ５３との界面、ダミースルービア５２とハンダ５３との界面との界面にはそれぞれ合金層が形成されている。
ＢＧＡパッケージのコーナー部に設けられた補助ピン４４をハンダ５３によってプリント基板５０に設けられたダミースルービア５２に固定することによって、半導体装置４０のコーナー部が補強され、コーナー部に加わる応力が緩和し、コーナー部付近のハンダボール１３にマイクロクラックが発生しにくくなる。その結果、機械的な応力に対する信頼性が向上する。
次ぎに、半導体装置４０のプリント基板５０への実装方法について図８を参照して説明する。
図８（ａ）に示すように、半導体装置１０を含む表面実装電子部品が搭載されるパッド２２、およびスルーホール５１上にハンダペースト２５を印刷する。この時、スルーホール５１の上部にハンダペースト２５が充填されることが好ましい。
図８（ｂ）に示すように、プリント基板５０上に半導体装置４０をマウントする。この時、スルーホール５１の内部に補助ピン４４が挿入される。即ち、補助ピン４４およびスルーホール５１は位置合わせを行う役割を担っている。補助ピン４４がスルーホール５１内に挿入されるように、プリント基板５０上に半導体装置４０をマウントすればよい。マウント時に位置ズレがあると、半導体装置４０がプリント基板５０から浮くので、位置ズレしたがことが直ぐ分かる。
その後、リフロー加熱を行うことによって、図８（ｃ）に示すように、ハンダボール１３、ハンダペースト２５、およびパッド２２の合金層が形成されて、ハンダボール１３とパッド２２とが接合する。また、補助ピン４４とハンダ５３との界面、ダミースルービア５２とハンダ５３との界面との界面にはそれぞれ合金層が形成され、補助ピン４４とハンダ５３、およびダミースルービア５２とハンダ５３とが接合される。
補助ピン４４は２５０℃以上の融点を有する材料で構成され、リフロー加熱時の温度は２５０度未満である。従って、リフロー加熱時に補助ピン４４は溶けることがない。リフロー加熱時に補助ピン４４が溶けないので、リフロー加熱後であっても補助ピン４４およびハンダ５３によって半導体装置４０のコーナー部に加わる応力が緩和される。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
第１の実施形態に係わる半導体装置の構成を示す図。 図１に示した半導体装置をプリント基板に実装した電子部品を示す図。 第１の実施形態に係わる半導体装置の実装法を示す図。 第２の実施形態に係わる半導体装置をプリント基板に実装した状態を示す図。 第２の実施形態に係わる半導体装置の実装方法を示す図。 第３の実施形態に係わる半導体装置の構成を示す図。 図６に示した半導体装置をプリント基板に実装した電子部品を示す図。 第３の実施形態に係わる半導体装置の実装方法を示す図。
符号の説明
１０，４０…半導体装置，１１…インターポーザ基板，１２…半導体チップ，１３…ハンダボール，１４，４４…補助ピン，２０，３０，５０…プリント基板，２１…多層配線基板，２２…パッド，２３…コート層，２４…接着部材，２５…ハンダペースト，２６…接着剤，３７…ダミーパッド，３８…ハンダ，４４…補助ピン，５１…スルーホール，５２…ダミースルービア，５３…ハンダ

Claims (10)

  1. 矩形形状を有するインターポーザ基板と、
    前記インターポーザ基板の表面上に設けられた半導体チップと、
    前記インターポーザ基板の裏面上の第１の領域内に設けられ、前記半導体チップと電気的に接続する突起電極と、
    前記インターポーザ基板の裏面上の前記第１の領域外の前記インターポーザ基板のコーナー部に設けられ、融点が２５０度以上の補助ピンとを具備することを特徴とする半導体装置。
  2. 前記補助ピンの高さは前記突起電極の高さより低いことを特徴とする請求項１記載の半導体装置。
  3. 前記補助ピンの高さは前記突起電極の高さより高いことを特徴とする請求項１記載の半導体装置。
  4. 矩形形状を有するインターポーザ基板と，前記インターポーザ基板の表面上に設けられた半導体チップと，前記インターポーザ基板の裏面上の第１の領域に設けられ、前記半導体チップと電気的に接続する突起電極と，前記インターポーザ基板の裏面上の第１の領域外の前記インターポーザ基板のコーナー部に設けられ、融点が２５０度以上の補助ピンとを具備する半導体装置と、 前記半導体装置が実装されたプリント基板と、
    前記補助ピンを前記プリント基板に固定するための固定部材とを具備することを特徴とする電子部品。
  5. 前記補助ピンの高さは前記突起電極の高さより低く、
    前記固定部材は接着剤であることを特徴とする請求項４記載の電子部品。
  6. 前記補助ピンの高さは前記突起電極の高さより低く、
    前記プリント基板は前記補助ピンの配置位置に対応する位置にダミーパッドを有し、
    前記固定部材はハンダであることを特徴とする請求項４記載の電子部品。
  7. 前記補助ピンの高さは前記突起電極の高さより高く、
    前記プリント基板は前記突起電極が挿入されるスルーホールを有し、
    前記固定部材はハンダであることを特徴とする請求項４記載の電子部品。
  8. 矩形形状を有するインターポーザ基板と，前記インターポーザ基板の表面上に設けられた半導体チップと，前記インターポーザ基板の裏面上の第１の領域に設けられ、前記半導体チップと電気的に接続する突起電極と，前記インターポーザ基板の裏面上の第１の領域外の前記インターポーザ基板のコーナー部に設けられ、融点が２５０度以上の補助ピンとを具備する半導体装置を用意する工程と、
    前記突起電極が配置位置に対応する位置にパッドが設けられたプリント基板を用意する工程と、
    前記パッド上にハンダペーストを印刷する工程と、
    前記補助ピンに対応する位置に熱硬化性接着剤を塗布する工程と、
    前記プリント基板に前記半導体装置をマウントする工程と、
    前記半導体装置がマウントされたプリント基板を２５０度未満の温度でリフロー加熱する工程とを含むことを特徴とする半導体装置の実装方法。
  9. 矩形形状を有するインターポーザ基板と，前記インターポーザ基板の表面上に設けられた半導体チップと，前記インターポーザ基板の裏面上の第１の領域に設けられ、前記半導体チップと電気的に接続する突起電極と，前記インターポーザ基板の裏面上の第１の領域外のコーナー部に設けられ、融点が２５０度以上の補助ピンとを具備する半導体装置を用意する工程と、
    前記突起電極の配置位置に対応する位置に設けられたパッドと、前記補助ピンの配置位置に対応する位置に設けられたダミーパッドとを有するプリント基板を用意する工程と、
    前記パッド上および前記ダミーパッド上にハンダペーストを印刷する工程と、
    前記プリント基板に前記半導体装置をマウントする工程と、
    前記半導体装置がマウントされたプリント基板を２５０度未満の温度でリフロー加熱する工程とを含むことを特徴とする半導体装置の実装方法。
  10. 矩形形状を有するインターポーザ基板と，前記インターポーザ基板の表面上に設けられた半導体チップと，前記インターポーザ基板の裏面上の第１の領域に設けられ、前記半導体チップと電気的に接続する突起電極と，前記インターポーザ基板の裏面上の第１の領域外のコーナー部に設けられ、融点が２５０度以上の補助ピンとを具備する半導体装置を用意する工程と、
    前記突起電極の配置位置に対応する位置に設けられたパッドと、前記補助ピンの配置位置に対応する位置に設けられたスルーホールと、前記スルーホールの側壁表面に設けられたダミースルービアとを有するプリント基板を用意する工程と、
    前記パッド上および前記スルーホール上にハンダペーストを印刷する工程と、
    前記補助ピンが前記するーホール内に挿入されるように、前記プリント基板に前記半導体装置をマウントする工程と、
    前記半導体装置がマウントされたプリント基板を２５０度未満の温度でリフロー加熱する工程とを含むことを特徴とする半導体装置の実装方法。
JP2005160661A 2005-05-31 2005-05-31 半導体装置、半導体装置実装基板、および半導体装置の実装方法 Withdrawn JP2006339316A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005160661A JP2006339316A (ja) 2005-05-31 2005-05-31 半導体装置、半導体装置実装基板、および半導体装置の実装方法
US11/444,068 US20060267215A1 (en) 2005-05-31 2006-05-31 Semiconductor device, semiconductor device mounting board, and method for mounting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005160661A JP2006339316A (ja) 2005-05-31 2005-05-31 半導体装置、半導体装置実装基板、および半導体装置の実装方法

Publications (1)

Publication Number Publication Date
JP2006339316A true JP2006339316A (ja) 2006-12-14

Family

ID=37462341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005160661A Withdrawn JP2006339316A (ja) 2005-05-31 2005-05-31 半導体装置、半導体装置実装基板、および半導体装置の実装方法

Country Status (2)

Country Link
US (1) US20060267215A1 (ja)
JP (1) JP2006339316A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260068A (ja) * 2008-04-17 2009-11-05 Fujitsu Ltd 電子部品実装装置及びその製造方法
JP2015029033A (ja) * 2013-06-28 2015-02-12 京セラサーキットソリューションズ株式会社 配線基板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置
US20090051004A1 (en) * 2007-08-24 2009-02-26 Roth Weston C Surface Mount Components Joined Between a Package Substrate and a Printed Circuit Board
WO2009116517A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 電子装置及びその製造方法
US20110108997A1 (en) * 2009-04-24 2011-05-12 Panasonic Corporation Mounting method and mounting structure for semiconductor package component
CN201839533U (zh) * 2010-03-01 2011-05-18 番禺得意精密电子工业有限公司 电子装置
JP2013219170A (ja) * 2012-04-09 2013-10-24 Yokogawa Electric Corp 基板装置
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판
US20150380343A1 (en) * 2014-06-27 2015-12-31 Raytheon Company Flip chip mmic having mounting stiffener

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6053394A (en) * 1998-01-13 2000-04-25 International Business Machines Corporation Column grid array substrate attachment with heat sink stress relief
TW434767B (en) * 1998-09-05 2001-05-16 Via Tech Inc Package architecture of ball grid array integrated circuit device
US6222277B1 (en) * 1999-06-23 2001-04-24 Emc Corporation Non-collapsing interconnection for semiconductor devices
US7138653B1 (en) * 2000-06-08 2006-11-21 Micron Technology, Inc. Structures for stabilizing semiconductor devices relative to test substrates and methods for fabricating the stabilizers
US6978539B2 (en) * 2002-07-17 2005-12-27 Compal Electronics, Inc. Method for attaching an integrated circuit package to a circuit board
US6791845B2 (en) * 2002-09-26 2004-09-14 Fci Americas Technology, Inc. Surface mounted electrical components
US7242084B2 (en) * 2005-05-27 2007-07-10 Intel Corporation Apparatuses and associated methods for improved solder joint reliability

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260068A (ja) * 2008-04-17 2009-11-05 Fujitsu Ltd 電子部品実装装置及びその製造方法
JP2015029033A (ja) * 2013-06-28 2015-02-12 京セラサーキットソリューションズ株式会社 配線基板

Also Published As

Publication number Publication date
US20060267215A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
JP2010245455A (ja) 基板および半導体装置
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
JP4494249B2 (ja) 半導体装置
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2014045190A (ja) 印刷回路基板の製造方法
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008270303A (ja) 積層型半導体装置
JP5375186B2 (ja) 配線基板、配線基板の製造方法及び半導体装置実装構造
JP2006278771A (ja) 半導体装置及びその製造方法
JP2013211497A (ja) 部品接合構造
JP2008141036A (ja) プリント基板およびその製造方法
JP2005183868A (ja) 半導体装置およびその実装構造
JP2008277691A (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP5078631B2 (ja) 半導体装置
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006210796A (ja) 回路装置およびその製造方法
JP2007234698A (ja) 回路基板装置、回路部品補強方法および電子機器
JP2010165852A (ja) 積層型半導体装置
JP2005340451A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080313

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090406