JP2007234698A - 回路基板装置、回路部品補強方法および電子機器 - Google Patents

回路基板装置、回路部品補強方法および電子機器 Download PDF

Info

Publication number
JP2007234698A
JP2007234698A JP2006051528A JP2006051528A JP2007234698A JP 2007234698 A JP2007234698 A JP 2007234698A JP 2006051528 A JP2006051528 A JP 2006051528A JP 2006051528 A JP2006051528 A JP 2006051528A JP 2007234698 A JP2007234698 A JP 2007234698A
Authority
JP
Japan
Prior art keywords
circuit
circuit board
semiconductor mounting
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006051528A
Other languages
English (en)
Other versions
JP2007234698A5 (ja
Inventor
Kenji Kaji
健二 梶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006051528A priority Critical patent/JP2007234698A/ja
Priority to US11/710,841 priority patent/US20070200252A1/en
Publication of JP2007234698A publication Critical patent/JP2007234698A/ja
Publication of JP2007234698A5 publication Critical patent/JP2007234698A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】回路動作に関係しないバンプをボンディング面に設けることなく実装回路部品を補強でき、かつ他の補強技術との併用を容易に可能にして、より信頼性の高い実装回路部品のを補強を可能にした回路基板装置を提供する。さらに携行時の衝撃、振動等に対して安定した動作を期待できる電子機器を提供する。
【解決手段】サブストレート２０の側面に設けられた導体パターン２２ａと、マザーボード１０のサブストレート実装面周辺に設けられた補強用のパッド１５とが半田４０により接合され、この半田接合部分がサブストレート２０の補強構造部分として機能する。
【選択図】 図１

Description

本発明は、携行が容易な情報処理機器に適用して好適な回路基板装置、回路部品補強方法および電子機器に関する。
ＣＰＵ、ＭＰＵ等の半導体装置を内蔵した携帯型の情報処理機器に於いては、携行時よび使用時に於ける、衝撃、振動等に対して安定した動作を維持するための機構が必要とされる。この種の技術として、フェースダウンボンディング部品と、この部品を実装するプリント配線板との間に、接続強度を補強する補強バンプを備えた技術が存在する。他の補強技術として、フェースダウンボンディング部品と、この部品を実装するプリント配線板との間に、接着剤を流し込んで剥離防止を図る補強技術が存在する。
特開２０００−２００８５４
上記した各補強技術は、適用条件を満たす場合は期待に応えることができるが、例えば、回路動作に関係しないダミーバンプをボンディング面に設ける必要があることから、回路接続のための端子数に余裕がない場合には適用することができない。また、接着剤を流し込む技術は、接着工程を介在することによる製品のコストアップ、リペアの困難性等の諸条件を考慮する必要があり、適用の制約を受ける。
本発明はこれらの問題を解消するもので、回路動作に関係しないバンプをボンディング面に設けることなく実装回路部品を補強でき、かつ他の補強技術との併用を容易に可能にして、より信頼性の高い実装回路部品の補強を可能にした回路基板装置および回路部品補強方法を提供すること、さらに携行時の衝撃、振動等に対して安定した動作を期待できる電子機器を提供することを目的とする。
本発明は、半導体部品を実装する半導体実装基板と、前記半導体実装基板を実装した回路基板と、前記半導体実装基板の側面に設けられた半田接合面と、前記回路基板に設けられ、前記半田接合面に半田接合されたパッドとを具備した回路基板装置を特徴とする。
さらに本発明は、半導体部品を実装する半導体実装基板と前記半導体実装基板を実装した回路基板とを具備した回路基板装置の回路部品補強方法であって、前記半導体実装基板の側面に半田接合面を設け、前記回路基板に前記半田接合面に対応するパッドを設けて、前記半田接合面と前記パッドを半田接合し、この半田接合部分により前記半導体実装基板を補強する回路部品補強方法を特徴とする。
さらに本発明は、半導体部品を搭載した半導体実装基板と、前記半導体実装基板を実装し前記半導体部品に回路接続した回路基板と、前記半導体実装基板の側面に設けた半田接合面と前記回路基板に設けたパッドを半田接合して前記半導体実装基板を補強した補強構造とを具備した電子機器を特徴とする。
回路動作に関係しないバンプをボンディング面に設けることなく実装回路部品を補強でき、かつ他の補強技術との併用を容易に可能にして、より信頼性の高い実装回路部品の補強を可能にした。さらに携行時の衝撃、振動等に対して安定した動作が期待できる電子機器を提供できる。
本発明は、ＢＧＡ（ball grid array）、ＣＳＰ（chip size package）、ＬＧＡ（Land grid array）等のフェースダウンボンディング部品を実装対象とする回路基板装置に適用して好適な補強技術であり、以下図面を参照して本発明の実施形態を説明する。本発明の各実施形態で扱う回路基板装置は、半導体部品を実装し、この半導体部品を動作させる特定の機能回路を実現している。例えばポータブルコンピュータ、ＰＤＡ、オーディオプレーヤー、ビデオプレーヤー等、各種携帯型電子機器に於ける主要機能回路を実現することができる。
本発明の第１実施形態に係る回路基板装置の構成を図１乃至図４に示す。
本発明の第１実施形態に係る回路基板装置は、図１に示すように、回路基板１０と半導体実装基板２０とを具備する。この第１実施形態を含む各実施形態では、上記回路基板１０をマザーボード、半導体実装基板２０をサブストレートとする。第１実施形態は、ＢＧＡ部品となるサブストレートを例に示している。
マザーボード１０は、サブストレート２０を実装している。サブストレート２０は、半田ボール３０をパッド相互の間に介在してマザーボード１０に実装される。図１ではマザーボード１０に設けたパッド（接続端子電極）１２のみを示している。サブストレート２０は矩形板状の小基板であり、上面には、半導体部品２１を実装する実装手段が設けられている。
図１に示す符号Ａ部分を拡大したサブストレート２０の構成を図２に示し、図１に示す符号Ａ部分を拡大した各部の構成を図３（側面図）および図４（平面図）に示している。
サブストレート２０の四辺のコーナー部（角部４ヶ所）には、図２に示すように、側面に、複数の半田接合面２２，２２，…が設けられている。この実施形態では、半田接合面２２，２２，…を半欠けメッキスルーホールにより実現している。半欠けメッキスルーホール２２，２２，…は、例えば複数のサブストレートを一枚の基材から切り出すことにより製造するサブストレートの加工工程に於いて、上記基材のカットライン上に、メッキスルーホールを形成し、カットライン上で単品にすることによって容易に設けることができる。このメッキスルーホール２２，２２，…のメッキ層（例えば銅メッキ層）である導体パターン２２ａ，２２ａ，…を補強用の半田接合面としている。この導体パターン２２ａ，２２ａ，…は、半田リフローに対して濡れ性のよい状態に保たれることが望ましく、例えばパターン形成直後に導体ペーストを塗布しておくことにより濡れ性のよい状態に保もつことが可能である。
マザーボード１０には、サブストレート実装面の周辺に、上記半田接合面となる導体パターン２２ａ，２２ａ，…に対応して、補強用のパッド１５，１５，…が設けられている。
この補強用のパッド１５，１５，…は、表層に島状に形成したパターンであってもよいが、マザーボード１０が多層プリント配線板で構成され、かつ上記パッド位置にスルーホールランドを形成可能であるときは、スルーホールランドを上記補強用のパッドとすることが補強強度の面から好ましい。
マザーボード１０のサブストレート実装面にサブストレート２０が搭載された後、サブストレート２０の側面に設けられた導体パターン２２ａ，２２ａ，…と、マザーボード１０のサブストレート実装面周辺に設けられた補強用のパッド１５，１５，…とが半田４０により接合され、この半田接合部分がサブストレート２０の補強構造部分として機能する。すなわち上記半田接合部分が半導体部品２１とマザーボード１０とを接続するすべての回路を保護するための物理的な補強構造部分として機能する。
この補強用のパッド１５，１５，…と導体パターン２２ａ，２２ａ，…との半田接合は、サブストレート２０をマザーボード１０に実装するリフロー時に同時に行うことが望ましいが、サブストレート２０のリフロー後に行うことも可能である。このリフロー処理では、上記したように、導体パターン２２ａ，２２ａ，…に導体ペーストを塗布しておくことにより、補強用のパッド１５，１５，…に上に置いた半田ボールの溶解半田を引き込む作用を期待でき、より確実に補強用のパッド１５，１５，…と導体パターン２２ａ，２２ａ，…との間に半田塊を形成することができる。
上記した第１実施形態は、ＢＧＡタイプのサブストレートを例にとったが、ＣＳＰ／ＬＧＡタイプのサブストレートを適用した実施形態を第２実施形態として図５に示している。
この図５に示す第２実施形態に係る回路基板装置は、マザーボード１０と、半導体部品５１の実装手段を上面にもつＣＳＰタイプ若しくはＬＧＡタイプのサブストレート５０とを有して構成される。
サブストレート５０の側面には、四辺のコーナー部、若しくは四辺のコーナー部および各辺の複数箇所に、例えば上記第１実施形態と同様の半欠けメッキスルーホールを用いた半田接合面５２，…が設けられている。
この半田接合面５２，…と、マザーボード１０のサブストレート実装面周辺に設けられた補強用のパッド１５，１５，…とが半田４０により接合されることで、この半田接合部分がサブストレート５０の補強構造部分として機能する。すなわちこの半田接合部分が半導体部品５１とマザーボード１０とを接続するすべての回路を保護するための物理的な補強構造部分として機能する。
この第２の実施形態では、サブストレート５０に設けた半田接合面５２，…を第１実施形態と同様の半欠けメッキスルーホールで実現しているが、これに限らず、例えば複数のサブストレートを一枚の基材から切り出すことにより製造するサブストレートの加工工程に於いて、上記基材のカットライン上にスルーホールを形成して、このホール内に、半田に馴染む金属魂を埋め込み、ホールの壁面に固着させた後、カットライン上で単品にすることによってもサブストレートの壁面に半田接合面を形成することができる。
上記実施形態に示した回路基板装置を用いた電子機器の構成を図６に示している。図６では、上記した第１実施形態に係る回路基板装置をポータブルコンピュータ等の小型電子機器に適用した例を示している。
図６に於いて、ポータブルコンピュータ１の本体２には、表示部筐体３がヒンジ機構を介して回動自在に設けられている。本体２には、ポインティングデバイス４、キーボード５等の操作部が設けられている。表示部筐体３には例えばＬＣＤ等の表示デバイス６が設けられている。
また本体２には、上記ポインティングデバイス４、キーボード５等の操作部および表示デバイス６を制御する制御回路を組み込んだ回路技板装置８が設けられている。この回路技板装置８は、上記図１乃至図４に示した第１実施形態の回路基板装置を用いて実現される。
この回路技板装置８は、サブストレート２０の側面に設けられた導体パターン２２ａ，２２ａ，…と、マザーボード１０のサブストレート実装面周辺に設けられた補強用のパッド１５，１５，…とが半田４０により接合され、この半田接合部分がサブストレート２０の補強構造部分として機能することから、半導体部品２１とマザーボード１０とを接続するすべての回路を保護する。これにより、機器の携行時、使用時等に於ける、衝撃、振動等の外部応力に対して、サブストレート２０を介在する各回路の切断、接触不良等による動作不良、誤動作等を著しく低減でき、信頼性の高い安定した動作を期待できる。
本発明の第１実施形態に係る回路基板装置の要部の構成を示す側面図。 上記第１実施形態に係る回路基板装置のサブストレートの一部を示す平面図。 上記第１実施形態に係る回路基板装置の要部の構成を示す側面図。 上記第１実施形態に係る回路基板装置の要部の構成を示す平面図。 本発明の第２実施形態に係る回路基板装置の要部の構成を示す側面図。 本発明の第１実施形態に係る回路基板装置を用いた電子機器の構成を示す斜視図。
符号の説明
１…ポータブルコンピュータ、２…本体、３…表示部筐体、４…ポインティングデバイス、５…キーボード、８…回路技板装置、１０…マザーボード（回路基板）、１２…パッド（接続端子電極）、１５…補強用のパッド、２０…サブストレート（半導体実装基板）、３０…半田ボール、４０…半田、２１，５１…半導体部品、２２…半欠けメッキスルーホール（半田接合面）、５２…半田接合面。

Claims (15)

  1. 半導体部品を実装する半導体実装基板と、
    前記半導体実装基板を実装した回路基板と、
    前記半導体実装基板の側面に設けられた半田接合面と、
    前記回路基板に設けられ、前記半田接合面に半田接合されたパッドと
    を具備したことを特徴とする回路基板装置。
  2. 前記半田接合面はメッキスルーホールの半欠け部分であることを特徴とする請求項１記載の回路基板装置。
  3. 前記半導体実装基板はフェースダウンボンディング部品であることを特徴とする請求項１記載の回路基板装置。
  4. 前記半田接合面は前記半導体実装基板のコーナー部分に１個若しくは複数個設けられることを特徴とする請求項１記載の回路基板装置。
  5. 前記パッドはスルーホールランドであることを特徴とする請求項１記載の回路基板装置。
  6. 半導体部品を実装する半導体実装基板と前記半導体実装基板を実装した回路基板とを具備した回路基板装置の回路部品補強方法であって、
    前記半導体実装基板の側面に半田接合面を設け、前記回路基板に前記半田接合面に対応するパッドを設けて、前記半田接合面と前記パッドを半田接合し、この半田接合部分により前記半導体実装基板を補強することを特徴とする回路部品補強方法。
  7. 前記半田接合面はメッキスルーホールの半欠け部分により形成されることを特徴とする請求項６記載の回路部品補強方法。
  8. 前記メッキスルーホールは、複数の半導体実装基板を切り出す一枚の基材のカットライン上に設けたスルーホールにより形成されることを特徴とする請求項７記載の回路部品補強方法。
  9. 前記半導体実装基板はフェースダウンボンディング部品であることを特徴とする請求項６記載の回路部品補強方法。
  10. 前記半田接合面は前記半導体実装基板のコーナー部分に１個若しくは複数個設けられることを特徴とする請求項６記載の回路部品補強方法。
  11. 前記パッドはスルーホールランドであることを特徴とする請求項６記載の回路部品補強方法。
  12. 半導体部品を搭載した半導体実装基板と、
    前記半導体実装基板を実装し前記半導体部品に回路接続した回路基板と、
    前記半導体実装基板の側面に設けた半田接合面と前記回路基板に設けたパッドを半田接合して前記半導体実装基板を補強した補強構造と、
    を具備したことを特徴とする電子機器。
  13. 前記半田接合面はメッキスルーホールの半欠け部分により構成されていることを特徴とする請求項１２記載の電子機器。
  14. 前記半導体実装基板はフェースダウンボンディング部品であることを特徴とする請求項１３記載の電子機器。
  15. 前記半田接合面は前記半導体実装基板のコーナー部分に１個若しくは複数個設けられていることを特徴とする請求項１４記載の電子機器。
JP2006051528A 2006-02-28 2006-02-28 回路基板装置、回路部品補強方法および電子機器 Withdrawn JP2007234698A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006051528A JP2007234698A (ja) 2006-02-28 2006-02-28 回路基板装置、回路部品補強方法および電子機器
US11/710,841 US20070200252A1 (en) 2006-02-28 2007-02-26 Circuit board apparatus, circuit component reinforcing method and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006051528A JP2007234698A (ja) 2006-02-28 2006-02-28 回路基板装置、回路部品補強方法および電子機器

Publications (2)

Publication Number Publication Date
JP2007234698A true JP2007234698A (ja) 2007-09-13
JP2007234698A5 JP2007234698A5 (ja) 2008-11-27

Family

ID=38443200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006051528A Withdrawn JP2007234698A (ja) 2006-02-28 2006-02-28 回路基板装置、回路部品補強方法および電子機器

Country Status (2)

Country Link
US (1) US20070200252A1 (ja)
JP (1) JP2007234698A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112235938A (zh) * 2019-07-15 2021-01-15 中兴通讯股份有限公司 Pcb板的焊接方法和pcb城堡板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931371A (en) * 1997-01-16 1999-08-03 Ford Motor Company Standoff controlled interconnection
JP3639505B2 (ja) * 2000-06-30 2005-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板及び半導体装置
US6959489B2 (en) * 2000-09-29 2005-11-01 Tessera, Inc. Methods of making microelectronic packages
US7118940B1 (en) * 2005-08-05 2006-10-10 Delphi Technologies, Inc. Method of fabricating an electronic package having underfill standoff

Also Published As

Publication number Publication date
US20070200252A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
TWI545998B (zh) Built-in parts wiring board
JP5445340B2 (ja) 基板補強構造、基板組立体、及び電子機器
JP4976840B2 (ja) プリント配線板、プリント配線板の製造方法および電子機器
US20060267215A1 (en) Semiconductor device, semiconductor device mounting board, and method for mounting semiconductor device
JP2017092094A (ja) 電子装置、電子装置の製造方法及び電子機器
JP2010016330A (ja) 回路配線を有する回路基板およびその製造方法、ならびに回路配線を有する半導体パッケージ
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP4909823B2 (ja) プリント回路板、電子部品の実装方法および電子機器
JP4051570B2 (ja) 半導体装置の製造方法
JP2008153583A (ja) プリント回路板および電子機器
US6858475B2 (en) Method of forming an integrated circuit substrate
JP2014045190A (ja) 印刷回路基板の製造方法
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007234698A (ja) 回路基板装置、回路部品補強方法および電子機器
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
US20080150132A1 (en) Stack up pcb substrate for high density interconnect packages
JP2008141036A (ja) プリント基板およびその製造方法
JP2009010201A (ja) プリント回路板、及び電子機器
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
JP2005347678A (ja) 半導体チップおよびその製造方法、半導体装置、並びに電子機器
JP2005236245A (ja) 半導体装置およびその製造方法、半導体チップおよびその製造方法、並びに電子機器
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP2007324206A (ja) 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
JP2004259886A (ja) 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081014

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081014

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090622