JP2005347678A - 半導体チップおよびその製造方法、半導体装置、並びに電子機器 - Google Patents
半導体チップおよびその製造方法、半導体装置、並びに電子機器 Download PDFInfo
- Publication number
- JP2005347678A JP2005347678A JP2004168323A JP2004168323A JP2005347678A JP 2005347678 A JP2005347678 A JP 2005347678A JP 2004168323 A JP2004168323 A JP 2004168323A JP 2004168323 A JP2004168323 A JP 2004168323A JP 2005347678 A JP2005347678 A JP 2005347678A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor chip
- cross
- sectional area
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 半導体の実装において、半導体チップと外部基板、あるいは半導体チップ同士
の接続を良好にでき、しかも信頼性を確保できる半導体チップおよび半導体装置を提供す
る。
【解決手段】 半導体チップ本体と、半導体チップに形成された複数の第一端子と、第一
端子の先端に設けられ第一の断面積より小さい断面積をもつ第二端子と、を有し、第二端
子の先端部の断面積が第二端子の基端部の断面積よりも大きく設けられていることを特徴
とする。
【選択図】 図４
の接続を良好にでき、しかも信頼性を確保できる半導体チップおよび半導体装置を提供す
る。
【解決手段】 半導体チップ本体と、半導体チップに形成された複数の第一端子と、第一
端子の先端に設けられ第一の断面積より小さい断面積をもつ第二端子と、を有し、第二端
子の先端部の断面積が第二端子の基端部の断面積よりも大きく設けられていることを特徴
とする。
【選択図】 図４
Description
本発明は、半導体チップおよびその製造方法、半導体装置、並びに電子機器に関する。
近年、携帯性を有する電子機器の普及により、機器のさらなる小型化・薄型化・軽量化が要求されている。これらの機器の内部に使用される半導体装置をはじめとする電子部品についても同様の要求がなされ、電子部品の小型化・高密度実装化への取り組みがなされている。例えば半導体装置においては、半導体チップと同等な実装面積となるパッケージを実現するＣＳＰ（Chip Scale Package）や、半導体チップを積層して高密度実装を実現する三次元実装技術（例えば、特許文献１参照）が案出されている。
また一方で、半導体チップにおいては、回路の高集積化に伴い電極パッド間のピッチの微細化が進んでいる。このように、半導体装置としての小型化を進めるにあたって、微細となった端子間の接続を確実にできる高密度実装技術が不可欠となっている。
特開２００２−５０７３８号公報
また一方で、半導体チップにおいては、回路の高集積化に伴い電極パッド間のピッチの微細化が進んでいる。このように、半導体装置としての小型化を進めるにあたって、微細となった端子間の接続を確実にできる高密度実装技術が不可欠となっている。
以上のように、半導体チップの高集積化に伴って電極パッド間のピッチが狭くなり、半導体チップと外部基板あるいは半導体チップ同士との接続が難しくなってきている。さらに、このような半導体チップ同士を順次積層する場合にも同様に、半導体チップと外部基板あるいは半導体チップ同士の接続が困難なことが理解される。
通常に行われる半導体装置の導電材料（半田や導電ペーストなど）による、半導体チップと外部基板、あるいは半導体チップ同士の電気的接続においては、隣接する端子間への導電材料のはみ出しや、そのはみ出しによるによる端子間ショ−ト、また、導電材料の供給過不足から生じる接合強度の低下という問題を抱えている。このことは、半導体装置としての信頼性を低下させる要因にもつながる大きな問題である。さらに、その半導体チップの実装工程においては、上記のような問題を低減するために、加工条件管理が厳しくなるという課題があった。
通常に行われる半導体装置の導電材料（半田や導電ペーストなど）による、半導体チップと外部基板、あるいは半導体チップ同士の電気的接続においては、隣接する端子間への導電材料のはみ出しや、そのはみ出しによるによる端子間ショ−ト、また、導電材料の供給過不足から生じる接合強度の低下という問題を抱えている。このことは、半導体装置としての信頼性を低下させる要因にもつながる大きな問題である。さらに、その半導体チップの実装工程においては、上記のような問題を低減するために、加工条件管理が厳しくなるという課題があった。
本発明は、上記従来技術の問題点に鑑み成されたものであって、半導体チップと外部基板あるいは半導体チップ同士の電気的接続を良好にでき、しかも信頼性を確保できる半導体装置およびその製造方法、半導体チップおよびその製造方法、並びに電子機器を提供することを目的としている。
本発明は、上記課題を解決するために、半導体チップ本体と、前記半導体チップに形成
された複数の第一端子と、前記第一端子の先端に設けられ前記第一の断面積より小さい断
面積を持つ第二端子と、を有し、前記第二端子の一端部の断面積が前記第二端子の他端部
の断面積よりも大きく形成されていることを特徴とする。
された複数の第一端子と、前記第一端子の先端に設けられ前記第一の断面積より小さい断
面積を持つ第二端子と、を有し、前記第二端子の一端部の断面積が前記第二端子の他端部
の断面積よりも大きく形成されていることを特徴とする。
このようにすれば、半導体チップを実装する際、半導体チップの第二端子と外部端子を
接触させるだけで、複数の第一端子と外部端子間で均一なギャップ量が設定できる。つま
り、第二端子は第一端子よりも小さい断面積を持っているので、半導体チップを搭載した
状態では、当該半導体チップの第一端子と他の半導体チップあるいは基板の端子との間で
、第二端子の周囲に空間（スペース）ができる。この空間が導電材料（半田や導電ペース
トなど）を収容、保持される保持部となる。このように、半導体チップの実装の際、導電
材料の供給が過剰であっても保持部で吸収されるため、端子からのはみ出しや、そのはみ
出しによる端子間のショートを防止できる。その結果、導電材料をこの端子間に充分供給
でき、従来における導電材料の供給不足が原因での不具合は解消できる。また、前記第二
端子の一端部の断面積が前記第二端子の他端部の断面積よりも大きく形成されているため
、後述するように半導体チップ同士を導電材料を介して電気的に接続する場合に、導電材
料と第二端子との接触する表面積を大きくすることができる。さらに、例えば、半田によ
る半導体の接合においては、良好なフィレットを形成することができる。特に、本発明は
電極パッド間のピッチが微細化された半導体チップの実装には有効であり、接合強度およ
び信頼性の面からも効果が大きい。
以上のことから、この半導体チップによれば、アンカー効果によって、半導体チップ同
士の結合を互いに離間させる方向に働く外部からの力に対して、端子間の接合強度が確保
でき、信頼性についても良好な半導体装置を提供することができる。また、導電材料の供
給に対して余裕ができるため加工条件を厳しく管理しなくても実装が可能となる。
接触させるだけで、複数の第一端子と外部端子間で均一なギャップ量が設定できる。つま
り、第二端子は第一端子よりも小さい断面積を持っているので、半導体チップを搭載した
状態では、当該半導体チップの第一端子と他の半導体チップあるいは基板の端子との間で
、第二端子の周囲に空間（スペース）ができる。この空間が導電材料（半田や導電ペース
トなど）を収容、保持される保持部となる。このように、半導体チップの実装の際、導電
材料の供給が過剰であっても保持部で吸収されるため、端子からのはみ出しや、そのはみ
出しによる端子間のショートを防止できる。その結果、導電材料をこの端子間に充分供給
でき、従来における導電材料の供給不足が原因での不具合は解消できる。また、前記第二
端子の一端部の断面積が前記第二端子の他端部の断面積よりも大きく形成されているため
、後述するように半導体チップ同士を導電材料を介して電気的に接続する場合に、導電材
料と第二端子との接触する表面積を大きくすることができる。さらに、例えば、半田によ
る半導体の接合においては、良好なフィレットを形成することができる。特に、本発明は
電極パッド間のピッチが微細化された半導体チップの実装には有効であり、接合強度およ
び信頼性の面からも効果が大きい。
以上のことから、この半導体チップによれば、アンカー効果によって、半導体チップ同
士の結合を互いに離間させる方向に働く外部からの力に対して、端子間の接合強度が確保
でき、信頼性についても良好な半導体装置を提供することができる。また、導電材料の供
給に対して余裕ができるため加工条件を厳しく管理しなくても実装が可能となる。
または、前記第二端子が、円柱体と、円柱体の直径よりも大きい直径からなる半球体と
から一体的に形成されていることも好ましい。
このようにすれば、第二端子が、円柱体と、円柱体の直径よりも大きい直径からなる半
球体とから一体的に形成されているため、第二端子の先端部の断面積が基端部の断面積よ
りも大きくなる。これにより、導電材料と接触する第二端子の表面積を大きくすることが
できる。また、第二端子が円柱体と、円柱体の直径よりも大きい直径からなる半球体とか
ら一体的に形成されているため、第二端子の先端部と基端部との間に空間、すなわち、導
電材料を収容、保持される保持部を設けることができる。従って、この空間に導電材料が
配置されることにより、アンカー効果によって、半導体チップ同士の結合を互いに離間さ
せる方向に働く外部からの力に対して、接合強度および信頼性の向上を図ることができる
。また、第二端子が上記形状をしているため、等方的にメッキ処理を施せばよく、プロセ
スの観点から形成し易い。
から一体的に形成されていることも好ましい。
このようにすれば、第二端子が、円柱体と、円柱体の直径よりも大きい直径からなる半
球体とから一体的に形成されているため、第二端子の先端部の断面積が基端部の断面積よ
りも大きくなる。これにより、導電材料と接触する第二端子の表面積を大きくすることが
できる。また、第二端子が円柱体と、円柱体の直径よりも大きい直径からなる半球体とか
ら一体的に形成されているため、第二端子の先端部と基端部との間に空間、すなわち、導
電材料を収容、保持される保持部を設けることができる。従って、この空間に導電材料が
配置されることにより、アンカー効果によって、半導体チップ同士の結合を互いに離間さ
せる方向に働く外部からの力に対して、接合強度および信頼性の向上を図ることができる
。また、第二端子が上記形状をしているため、等方的にメッキ処理を施せばよく、プロセ
スの観点から形成し易い。
または、前記第二端子が、電解メッキによって形成されることも好ましい。
第二端子は、電解メッキ法、無電解メッキ法のいずれにより形成してもよいが、第二端子を第一端子上に形成するため、かかる金属である第一端子を電極として用いた電解メッキ法により形成すれば、第二端子の形成効率を高めることができる。
または、前記第一端子が、前記半導体チップの表面から裏面へ貫通する貫通電極であり、前記第一端子の少なくとも一方の端面に前記第二端子が設けられていることも好ましい。
このようにすれば、半導体チップの能動面を基板に対して上側・下側のどちら側でも実装が可能となり、設計上の自由度が増す。また、半導体チップを積層してなる三次元実装の形態をとる半導体装置においても実施が可能となる。
第二端子は、電解メッキ法、無電解メッキ法のいずれにより形成してもよいが、第二端子を第一端子上に形成するため、かかる金属である第一端子を電極として用いた電解メッキ法により形成すれば、第二端子の形成効率を高めることができる。
または、前記第一端子が、前記半導体チップの表面から裏面へ貫通する貫通電極であり、前記第一端子の少なくとも一方の端面に前記第二端子が設けられていることも好ましい。
このようにすれば、半導体チップの能動面を基板に対して上側・下側のどちら側でも実装が可能となり、設計上の自由度が増す。また、半導体チップを積層してなる三次元実装の形態をとる半導体装置においても実施が可能となる。
また、本発明の半導体装置は、前記半導体チップが、前記半導体チップとは異なる半導体チップまたは基板に設けられた端子に導電材料を介して電気的に接続されていることを特徴とする。
ここで、上記異なる半導体チップは、単数の半導体チップを本発明の半導体チップに実装することも可能であるし、複数の半導体チップを本発明の半導体チップに積層することも可能である。このようにすれば、半導体チップを配線基板等に実装する場合、または半導体チップ上にさらに異なる半導体チップを積層することによって半導体チップの三次元実装を実現する場合においても、端子間の接合強度が良好でさらに、信頼性の優れた半導体装置を提供できる。
ここで、上記異なる半導体チップは、単数の半導体チップを本発明の半導体チップに実装することも可能であるし、複数の半導体チップを本発明の半導体チップに積層することも可能である。このようにすれば、半導体チップを配線基板等に実装する場合、または半導体チップ上にさらに異なる半導体チップを積層することによって半導体チップの三次元実装を実現する場合においても、端子間の接合強度が良好でさらに、信頼性の優れた半導体装置を提供できる。
または、前記導電材料が、半田であることも好ましい。
このようにすれば、端子間の接合では良好なフィレットを形成することができ、接合強度が強く、信頼性が高い半導体装置を提供できる。なお、ここで言う半田は鉛フリーの半田を含むものである。
このようにすれば、端子間の接合では良好なフィレットを形成することができ、接合強度が強く、信頼性が高い半導体装置を提供できる。なお、ここで言う半田は鉛フリーの半田を含むものである。
また、前記半導体装置においては、前記第二端子は他の前記半導体チップに設けられた前記端子あるいは前記基板に設けられた前記端子の断面積よりも小さくしてもよい。
このようにすれば、半導体チップの第一端子先端部に設けられた第二端子の断面積より他の前記半導体チップに設けられた前記端子あるいは前記基板に設けられた前記端子の断面積を小さくすることにより、上記他の半導体チップに設けられた端子あるいは基板に設けられた端子の実装面に空間（スペース）ができる。この空間が導電材料（半田や導電ペーストなど）を収容、保持する保持部となる。
このようにすれば、半導体チップの第一端子先端部に設けられた第二端子の断面積より他の前記半導体チップに設けられた前記端子あるいは前記基板に設けられた前記端子の断面積を小さくすることにより、上記他の半導体チップに設けられた端子あるいは基板に設けられた端子の実装面に空間（スペース）ができる。この空間が導電材料（半田や導電ペーストなど）を収容、保持する保持部となる。
このように、半導体チップの実装の際、導電材料の供給が過剰であっても保持部で吸収されるため、端子からのはみ出しや、そのはみ出しによる端子間のショートを防止できる。このため、導電材料をこの端子間に充分供給でき、従来における導電材料の供給不足が原因での不具合は解消できる。さらに、特に半田による半導体の接合においては、良好なフィレットを形成することができる。特に、本発明は電極パッド間のピッチが微細化された半導体チップの実装には有効であり、せん断強度および接続信頼性の面からも効果が大きい。
以上のことから、端子間の接合強度が確保でき、信頼性についても良好な半導体装置を提供することができる。また、導電材料の供給に対して余裕ができるため加工条件を厳しく管理しなくても実装が可能となる。
以上のことから、端子間の接合強度が確保でき、信頼性についても良好な半導体装置を提供することができる。また、導電材料の供給に対して余裕ができるため加工条件を厳しく管理しなくても実装が可能となる。
本発明の半導体チップの製造方法は、半導体チップ本体に第一端子を複数形成する工程
と、前記第一端子の先端に前記第一端子の断面積より小さい断面積を持つ第二端子を形成
する工程と、を有し、前記第二端子の一端部の断面積を前記第二端子の他端部の断面積よ
りも大きく形成することを特徴とする。
と、前記第一端子の先端に前記第一端子の断面積より小さい断面積を持つ第二端子を形成
する工程と、を有し、前記第二端子の一端部の断面積を前記第二端子の他端部の断面積よ
りも大きく形成することを特徴とする。
このように、半導体チップの実装の際、端子からの導電材料のはみ出しや、そのはみ
出しによる端子間のショートを防止できる。さらに、特に半田による半導体の接合においては、良好なフィレットを形成することができ、接合強度および信頼性の確保ができる。
以上のことから、この半導体の製造方法によれば、端子間の接合強度が確保でき、信頼性についても良好な半導体装置を提供することができる。また、導電材料の供給に対して余裕ができるため加工条件を厳しく管理しなくても実装が可能となる。
出しによる端子間のショートを防止できる。さらに、特に半田による半導体の接合においては、良好なフィレットを形成することができ、接合強度および信頼性の確保ができる。
以上のことから、この半導体の製造方法によれば、端子間の接合強度が確保でき、信頼性についても良好な半導体装置を提供することができる。また、導電材料の供給に対して余裕ができるため加工条件を厳しく管理しなくても実装が可能となる。
また、本発明の電子機器は、前記半導体装置を備えたことを特徴とする。
この電子機器によれば、小型化が図られたものになり、配線接続の信頼性も高い電子機
器を提供できる。
この電子機器によれば、小型化が図られたものになり、配線接続の信頼性も高い電子機
器を提供できる。
以下、本発明にかかる半導体チップの実施の形態について、図面を参照して説明する。なお、いかに示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
（第一の実施形態）
図１は、本発明における第一の実施形態である半導体装置を示す概略断面図である。基板１には半導体チップ１０が実装されている。半導体チップ１０は半導体チップ本体１１と複数形成された端子１２からなり、端子１２は半導体チップ１０を貫通するように形成されている。また、端子１２は、第一端子１２ａと前記第一端子の先端に設けられた第二端子１２ｂから構成されている。端子１２の第二端子１２ｂは、半導体チップ１０の能動面１８側に突出するように形成されている。そして、図示していないが、端子１２は半導体チップ１０の他の辺にも形成されている。また、端子１２は導電材料（例えば銅）で形成されている。なお、第二端子１２ｂの長さは半導体チップ内で均一に作られている。
半導体チップ１０は能動面１８側を下にして、半導体チップ１０の第二端子１２ｂと基板１に形成された電極端子２を接触させるように実装されている。基板１の電極端子２と半導体チップ１０の第一端子１２ａの間にはギャップが形成され、この端子間に半田５が供給されている。このギャップには半田５が保持され、第一端子１２ａおよび第二端子１２ｂが半田５を介して、基板１の電極端子２と電気的に接続される。また、半田５は表面が凹面となるフィレットを形成している。
図１は、本発明における第一の実施形態である半導体装置を示す概略断面図である。基板１には半導体チップ１０が実装されている。半導体チップ１０は半導体チップ本体１１と複数形成された端子１２からなり、端子１２は半導体チップ１０を貫通するように形成されている。また、端子１２は、第一端子１２ａと前記第一端子の先端に設けられた第二端子１２ｂから構成されている。端子１２の第二端子１２ｂは、半導体チップ１０の能動面１８側に突出するように形成されている。そして、図示していないが、端子１２は半導体チップ１０の他の辺にも形成されている。また、端子１２は導電材料（例えば銅）で形成されている。なお、第二端子１２ｂの長さは半導体チップ内で均一に作られている。
半導体チップ１０は能動面１８側を下にして、半導体チップ１０の第二端子１２ｂと基板１に形成された電極端子２を接触させるように実装されている。基板１の電極端子２と半導体チップ１０の第一端子１２ａの間にはギャップが形成され、この端子間に半田５が供給されている。このギャップには半田５が保持され、第一端子１２ａおよび第二端子１２ｂが半田５を介して、基板１の電極端子２と電気的に接続される。また、半田５は表面が凹面となるフィレットを形成している。
次に、半導体チップ１０の端子１２について詳しく説明する。図２は、本来ならこの端子の部分は半導体チップ内に形成しているため取り出すことはできないが、この端子１２を説明するために、便宜上、端子１２のみを取り出して図示をしている。
端子１２は第一端子１２ａと第二端子１２ｂから構成され、両者は一体に形成されている。さらに、第一端子１２ａはポスト部１３、プラグ部１５からなり、それぞれ円柱体を同軸状に積み重ねて形成されている。第二端子１２ｂも同様に円柱体形状をなし、第一端子１２ａのポスト部１３に同軸状に積み重ねたように形成されている。また、第二端子１２ｂは、円柱体１２ｃと、円柱体１２ｃの直径よりも大きい直径からなる半球体１２ｄとが、円柱体１２ｃの先端面と半球体１２ｄの円平面とを接触させて、この互いの面の中心軸上に一体的に形成されている。
端子１２は第一端子１２ａと第二端子１２ｂから構成され、両者は一体に形成されている。さらに、第一端子１２ａはポスト部１３、プラグ部１５からなり、それぞれ円柱体を同軸状に積み重ねて形成されている。第二端子１２ｂも同様に円柱体形状をなし、第一端子１２ａのポスト部１３に同軸状に積み重ねたように形成されている。また、第二端子１２ｂは、円柱体１２ｃと、円柱体１２ｃの直径よりも大きい直径からなる半球体１２ｄとが、円柱体１２ｃの先端面と半球体１２ｄの円平面とを接触させて、この互いの面の中心軸上に一体的に形成されている。
ポスト部１３は、半導体チップ１０の実装の際、半田などの導電材料を保持接続する部分である。さらに、プラグ部１５は、半導体チップ１０を貫通するために円柱体の軸方向に延伸されている。
そして、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積よりも小さく設定されている。
また、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積は、プラグ部１５のＢ−Ｂ断線に沿う断面の断面積よりも大きく設定されている。さらに、第二端子１２ｂのＡ−Ａ断線（一端部）に沿う断面の断面積は、同じ第二端子１２ｂのＣ−Ｃ断線（他端部）に沿う断面の断面積よりも大きく設定されている。ここで、Ａ−Ａ断線は、第二端子１２ｂの先端部であり、Ｃ−Ｃ断線は第二端子１２ｂの基端部である。
そして、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積よりも小さく設定されている。
また、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積は、プラグ部１５のＢ−Ｂ断線に沿う断面の断面積よりも大きく設定されている。さらに、第二端子１２ｂのＡ−Ａ断線（一端部）に沿う断面の断面積は、同じ第二端子１２ｂのＣ−Ｃ断線（他端部）に沿う断面の断面積よりも大きく設定されている。ここで、Ａ−Ａ断線は、第二端子１２ｂの先端部であり、Ｃ−Ｃ断線は第二端子１２ｂの基端部である。
図３は、上述した図２と同様に便宜上、基板１に形成された電極端子２と、半導体チップ１０に形成された端子１２とを取り出して図示をしている。
図３に示す端子１２の構成は、上記図２において説明した端子１２の構成と同様であるため説明は省略する。基板１には、基板１上に実装される半導体チップ１０の端子１２の位置に対応して電極端子２が形成されている。そして、この基板１に形成された各電極端子２上に半導体チップ１０に形成される端子１２が実装され、電気的に接続されている。ここで、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、基板１上に形成される電極端子２の断面積のＥ−Ｅ断線に沿う断面の断面積よりも小さく設定されている。
図３に示す端子１２の構成は、上記図２において説明した端子１２の構成と同様であるため説明は省略する。基板１には、基板１上に実装される半導体チップ１０の端子１２の位置に対応して電極端子２が形成されている。そして、この基板１に形成された各電極端子２上に半導体チップ１０に形成される端子１２が実装され、電気的に接続されている。ここで、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、基板１上に形成される電極端子２の断面積のＥ−Ｅ断線に沿う断面の断面積よりも小さく設定されている。
なお、本実施形態では端子の形状として、円柱体の形状を同軸状に積み重ねて形成したが、直方体を積み重ねた形状であってもよい。また、円柱体と直方体を組み合わせた形状であってもよい。その他の形状についても適宜変更することは可能である。
さらに、導電材料として、本実施形態では半田を用いたが、樹脂系導電ペーストや錫・銀、錫・金であってもよい。なお、本実施形態でいう半田は、鉛フリー半田も含むものである。
また、本実施形態では半導体チップ１０の端子１２は、半導体チップ１０を貫通した端子としたが、貫通していない端子を持った半導体チップであってもよい。
さらに、導電材料として、本実施形態では半田を用いたが、樹脂系導電ペーストや錫・銀、錫・金であってもよい。なお、本実施形態でいう半田は、鉛フリー半田も含むものである。
また、本実施形態では半導体チップ１０の端子１２は、半導体チップ１０を貫通した端子としたが、貫通していない端子を持った半導体チップであってもよい。
以上のように、半導体チップ１０の第一端子１２ａ先端に第一端子１２ａのポスト部１３の断面積より小さい断面積をもつ第二端子１２ｂを形成したことにより、半導体チップ１０を実装する際、第一端子１２ａと基板１の電極端子２間のギャップ量を保持できることになる。なお、このギャップ量は第二端子の高さで調整ができる。さらに、半導体チップ１０実装時における導電材料（半田や導電ペーストなど）の保持部が端子間に形成できる。また、半導体チップ１０の第一端子１２ａ先端に設けられた第二端子１２ｂの断面積より他の半導体チップ１０に設けられた端子１２あるいは基板１に設けられた電極端子２の断面積を小さくすることにより、上記他の半導体チップ１０に設けられた端子１２あるいは基板１に設けられた電極端子２の実装面に空間（スペース）ができる。すなわち、導電材料（半田や導電ペーストなど）を収容、保持する保持部を形成できる。
さらに、このように第二端子１２ｂの先端部の断面積を基端部の断面積よりも大きく設
定することにより、第二端子１２ｂの先端部の断面積が基端部の断面積よりも大きくなる。これにより、導電材料と接触する第二端子１２ｂの表面積を大きくすることができる。また、第二端子１２ｂが円柱体１２ｃと、円柱体の直径よりも大きい直径からなる半球体１２ｄとから一体的に形成されているため、第二端子１２ｂの先端部と基端部との間に空間、すなわち、導電材料を収容、保持される保持部を設けることができる。従って、この空間に導電材料が配置されることにより、アンカー効果によって、半導体チップ１０同士の結合を互いに離間させる方向に働く外部からの力に対して、接合強度および信頼性の向上を図ることができる。また、第２端子１２ｂが上記形状をしているため、等方的にメッキ処理を施せばよく、プロセスの観点から形成し易い。
このような構成により、半導体チップ１０の実装の際、導電材料の供給が過剰であっても保持部で吸収されるため、端子から導電材料のはみ出しや、そのはみ出しによる端子間のショートを防止できる。さらに、導電材料をこの端子間に充分供給でき、従来における導電材料の供給不足が原因である接合不具合は解消できる。そして、特に半田による半導体の接合においては、表面が凹面となる良好なフィレットを形成することができ、接合強度および信頼性の向上を図ることができる。
さらに、このように第二端子１２ｂの先端部の断面積を基端部の断面積よりも大きく設
定することにより、第二端子１２ｂの先端部の断面積が基端部の断面積よりも大きくなる。これにより、導電材料と接触する第二端子１２ｂの表面積を大きくすることができる。また、第二端子１２ｂが円柱体１２ｃと、円柱体の直径よりも大きい直径からなる半球体１２ｄとから一体的に形成されているため、第二端子１２ｂの先端部と基端部との間に空間、すなわち、導電材料を収容、保持される保持部を設けることができる。従って、この空間に導電材料が配置されることにより、アンカー効果によって、半導体チップ１０同士の結合を互いに離間させる方向に働く外部からの力に対して、接合強度および信頼性の向上を図ることができる。また、第２端子１２ｂが上記形状をしているため、等方的にメッキ処理を施せばよく、プロセスの観点から形成し易い。
このような構成により、半導体チップ１０の実装の際、導電材料の供給が過剰であっても保持部で吸収されるため、端子から導電材料のはみ出しや、そのはみ出しによる端子間のショートを防止できる。さらに、導電材料をこの端子間に充分供給でき、従来における導電材料の供給不足が原因である接合不具合は解消できる。そして、特に半田による半導体の接合においては、表面が凹面となる良好なフィレットを形成することができ、接合強度および信頼性の向上を図ることができる。
次に半導体装置の製造方法について図１および図２を用い説明する。
図１において、半導体チップ１０は半導体チップ本体１１と端子１２から構成されている。この端子１２は第一端子１２ａと第二端子１２ｂからなり導電材料（たとえば銅）で一体に形成されており、半導体チップ本体１１に形成されている電極パッド（図示せず）に接続されている。なお、端子１２の第二端子１２ｂは、半導体チップ１０の能動面１８側に突出するように形成されている。
また、図２に示すように、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積よりも小さく設定されている。なお、図示はしていないが、第二端子１２ｂには半田めっきが施されている。
図１において、半導体チップ１０は半導体チップ本体１１と端子１２から構成されている。この端子１２は第一端子１２ａと第二端子１２ｂからなり導電材料（たとえば銅）で一体に形成されており、半導体チップ本体１１に形成されている電極パッド（図示せず）に接続されている。なお、端子１２の第二端子１２ｂは、半導体チップ１０の能動面１８側に突出するように形成されている。
また、図２に示すように、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積よりも小さく設定されている。なお、図示はしていないが、第二端子１２ｂには半田めっきが施されている。
以上のような半導体チップ１０を用いて基板１に実装がなされる。半導体チップ１０の能動面１８側を下にして、半導体チップ１０の第二端子１２ｂを基板１に形成された電極端子２に接触させる。その後、加熱をして半田が溶融することにより基板１の電極端子２と半導体チップ１０の端子１２との接合がなされる。
なお、この接合の方式としては加熱加圧方式やリフロー方式、加圧機能付リフロー方式で実施ができる。
また、本実施形態では導電材料として半田を使用したが、樹脂系の導電ペーストを使用することも可能である。
なお、この接合の方式としては加熱加圧方式やリフロー方式、加圧機能付リフロー方式で実施ができる。
また、本実施形態では導電材料として半田を使用したが、樹脂系の導電ペーストを使用することも可能である。
次に本実施形態の半導体チップ１０について説明をする。
図４は半導体チップ１０の要部を示す図である。半導体チップ１０はシリコンからなる半導体チップ本体１１と導電材料からなる端子１２から構成されている。端子１２には第一端子１２ａと、その先端に設けられた第二端子１２ｂからなり、第一端子１２ａは半導体チップ１０の能動面１８側（表面）から裏面１９へ貫通して形成されている。
図４は半導体チップ１０の要部を示す図である。半導体チップ１０はシリコンからなる半導体チップ本体１１と導電材料からなる端子１２から構成されている。端子１２には第一端子１２ａと、その先端に設けられた第二端子１２ｂからなり、第一端子１２ａは半導体チップ１０の能動面１８側（表面）から裏面１９へ貫通して形成されている。
半導体チップ１０はその能動面１８側に集積回路を形成してあり、この能動面１８側の表面に絶縁膜６２および層間絶縁膜６４が設けられている。
この層間絶縁膜６４の表面の所定箇所には電極パッド６６が形成されている。電極パッド６６は半導体チップ１０の周辺部に複数配列され、この電極パッド６６を覆うようにしてパッシベーション膜６８が形成されている。そして、電極パッド６６の配列位置にはそれぞれ端子１２が設けられている。
端子１２は符号Ｐで示す部分において、下地膜７４を介して電極パッド６６と電気的に接続されている。また、第一端子１２ａと第二端子１２ｂの表面には、半田めっきにより形成された半田層９０が設けられている。なお、この半田層９０は少なくとも第二端子１２ｂの表面にあればよい。
この層間絶縁膜６４の表面の所定箇所には電極パッド６６が形成されている。電極パッド６６は半導体チップ１０の周辺部に複数配列され、この電極パッド６６を覆うようにしてパッシベーション膜６８が形成されている。そして、電極パッド６６の配列位置にはそれぞれ端子１２が設けられている。
端子１２は符号Ｐで示す部分において、下地膜７４を介して電極パッド６６と電気的に接続されている。また、第一端子１２ａと第二端子１２ｂの表面には、半田めっきにより形成された半田層９０が設けられている。なお、この半田層９０は少なくとも第二端子１２ｂの表面にあればよい。
図２は端子１２の部分を取り出して示した図示したものであり、端子１２は第一端子１２ａと第二端子１２ｂから構成され、両者は一体に形成されている。さらに、第一端子１２ａはポスト部１３、プラグ部１５からなり、それぞれ円柱体を同軸状に積み重ねて形成されている。第二端子１２ｂも同様に円柱体形状をなし、第一端子１２ａのポスト部１３に同軸状に積み重ねたように形成されている。
そして、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積よりも小さく設定されている。また、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積は、プラグ部１５のＢ−Ｂ断線に沿う断面の断面積よりも大きく設定されている。
そして、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積よりも小さく設定されている。また、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積は、プラグ部１５のＢ−Ｂ断線に沿う断面の断面積よりも大きく設定されている。
以上のように、半導体チップ１０の第一端子１２ａ先端に第二端子１２ｂを形成したことにより、半導体チップ１０を実装する際、接合をする端子間に導電材料（半田や導電ペーストなど）の保持部が形成できる。
このことから、導電材料の供給が過剰であっても保持部で吸収されるため、端子からのはみ出しや、そのはみ出しによる端子間のショートを防止できる。さらに、特に半田による半導体の接合においては、表面が凹面となる良好なフィレットを形成することができ、接合強度および信頼性の向上が図られる。
このことから、導電材料の供給が過剰であっても保持部で吸収されるため、端子からのはみ出しや、そのはみ出しによる端子間のショートを防止できる。さらに、特に半田による半導体の接合においては、表面が凹面となる良好なフィレットを形成することができ、接合強度および信頼性の向上が図られる。
次に半導体チップ１０の製造方法について説明する。
図５（ａ）に示すように、半導体チップ本体１１の表面に絶縁膜６２および層間絶縁膜６４を形成する。次に、層間絶縁膜６４の表面に電極パッド６６を形成する。
次に電極パッド６６の表面にパッシベーション膜６８を全面に形成する。その上からレジストパターンをマスクとして、パッシベーション膜６８をエッチングして開口部Ｈ１を形成する。
図５（ａ）に示すように、半導体チップ本体１１の表面に絶縁膜６２および層間絶縁膜６４を形成する。次に、層間絶縁膜６４の表面に電極パッド６６を形成する。
次に電極パッド６６の表面にパッシベーション膜６８を全面に形成する。その上からレジストパターンをマスクとして、パッシベーション膜６８をエッチングして開口部Ｈ１を形成する。
次に、図５（ｂ）に示すように電極パッド６６に対して、レジストパターンをマスクとしてエッチングし、開口部Ｈ２を形成する。
そして、図５（ｃ）に示すように、半導体チップ本体１１の全面に絶縁膜７０を形成する。その後、絶縁膜７０に開口部Ｈ３の形状をパターニングし、ドライエッチングにより半導体チップ本体１１に開口部Ｈ３を設ける。
そして、図５（ｃ）に示すように、半導体チップ本体１１の全面に絶縁膜７０を形成する。その後、絶縁膜７０に開口部Ｈ３の形状をパターニングし、ドライエッチングにより半導体チップ本体１１に開口部Ｈ３を設ける。
次に、図６（ａ）に示すように、開口部Ｈ３の内面および絶縁膜７０の表面に第一の絶縁膜７２を形成する。その後、第一の絶縁膜７２および絶縁膜７０に異方性エッチングを施し、電極パッド６６の一部を露出させる。
そして、図６（ｂ）に示すように、露出させた電極パッド６６の表面および第一の絶縁膜７７の表面に下地膜７４を形成する。
そして、図６（ｂ）に示すように、露出させた電極パッド６６の表面および第一の絶縁膜７７の表面に下地膜７４を形成する。
次に、図７（ａ）に示すように、第一端子１２ａを形成する。具体的には、レジスト８２を半導体チップ本体１１に全面塗布して所定の形状にパターニングを行い、その後、電気化学プレーティング法などのめっき処理法により開口部Ｈ３に銅などの導電材料を埋め込む。
次に、図７（ｂ）に示すように、第一端子１２ａの先端に第二端子１２ｂを形成する。
具体的には、レジスト８４を半導体チップ本体１１に全面塗布して所定の形状にパターニングを行い、その後、電気化学プレーティング法などのめっき処理法により、銅などの導電材料を埋め込む。
次に、図７（ｂ）に示すように、第一端子の露出した領域に第二端子１２ｂを形成する。具体的には、レジスト８４を半導体チップ本体１１に全面塗布して所定の形状にパターニングを行う。このパターニング形状は、第１端子の円柱状断面積の直径よりも小さい直径の断面積からなる円柱状であり、レジスト８４にはこのような円柱状の開口部が形成される。
次に、電気化学プレーディング等のメッキ処理法により、上記レジスト８４に形成された円柱状の開口部に銅などの導電材料を充填する。レジスト８４の開口部に金属を充填した後も継続して上記メッキ処理をレジスト８４に行い、レジスト８４の開口部からレジスト８４表面に至る領域にメッキ処理を施す。この結果、上記メッキ処理は等方的に行われるため、レジスト８４の表面に形成される導電材料は、レジスト８４の開口部の直径よりも大きい直径の円からなる半球状の形状となる。
次に、半導体チップ本体１１に塗布したレジスト８４を剥離する。そして、剥離により露出した第二端子１２ｂの表面全域に、上述と同様の方法によるメッキ処理を施す。このメッキ処理は、上記メッキ処理と同様に等方的に行い、図８に示すように、第二端子１２ｂの表面に半田層を形成する。次に、上述において、所定形状にパターニングしたレジスト８２を剥離する。このようにして、第一端子１２aと半田がメッキされた第二端子１２ｂとからなる端子１２を形成する。
次に、図７（ｂ）に示すように、第一端子１２ａの先端に第二端子１２ｂを形成する。
具体的には、レジスト８４を半導体チップ本体１１に全面塗布して所定の形状にパターニングを行い、その後、電気化学プレーティング法などのめっき処理法により、銅などの導電材料を埋め込む。
次に、図７（ｂ）に示すように、第一端子の露出した領域に第二端子１２ｂを形成する。具体的には、レジスト８４を半導体チップ本体１１に全面塗布して所定の形状にパターニングを行う。このパターニング形状は、第１端子の円柱状断面積の直径よりも小さい直径の断面積からなる円柱状であり、レジスト８４にはこのような円柱状の開口部が形成される。
次に、電気化学プレーディング等のメッキ処理法により、上記レジスト８４に形成された円柱状の開口部に銅などの導電材料を充填する。レジスト８４の開口部に金属を充填した後も継続して上記メッキ処理をレジスト８４に行い、レジスト８４の開口部からレジスト８４表面に至る領域にメッキ処理を施す。この結果、上記メッキ処理は等方的に行われるため、レジスト８４の表面に形成される導電材料は、レジスト８４の開口部の直径よりも大きい直径の円からなる半球状の形状となる。
次に、半導体チップ本体１１に塗布したレジスト８４を剥離する。そして、剥離により露出した第二端子１２ｂの表面全域に、上述と同様の方法によるメッキ処理を施す。このメッキ処理は、上記メッキ処理と同様に等方的に行い、図８に示すように、第二端子１２ｂの表面に半田層を形成する。次に、上述において、所定形状にパターニングしたレジスト８２を剥離する。このようにして、第一端子１２aと半田がメッキされた第二端子１２ｂとからなる端子１２を形成する。
そして、レジスト８４を剥離後、半田めっきがなされ、レジスト８２を剥離して、図８に示すように第一端子１２ａおよび第二端子１２ｂの表面に半田層９０が形成された端子１２が形成される。
なお、本発明の半導体チップ１０においては、図９（ａ）に示すように、半田層９０を第一端子１２ａおよび第二端子１２ｂの表面に設け、レジスト８２を剥離せずに残した状態としてもよい。
また、図９（ｂ）に示すように、本発明の半導体チップ１０は、第二端子１２ｂの先端表面に半田層９０を形成し、レジスト８２を剥離せずに残した半導体チップ１０としてもよい。
さらに、図９（ｃ）に示すように、本発明の半導体チップ１０は、レジスト８２を剥離し、第二端子１２ｂの先端表面に半田層９０を形成した半導体チップ１０であってもよい。
さらに、図９（ｄ）に示すように、本発明の半導体チップ１０は、第一端子１２aおよび第二端子１２ｂの表面に半田層９０を形成し、レジスト８２を剥離した半導体チップ１０としてもよい。
また、図９（ｂ）に示すように、本発明の半導体チップ１０は、第二端子１２ｂの先端表面に半田層９０を形成し、レジスト８２を剥離せずに残した半導体チップ１０としてもよい。
さらに、図９（ｃ）に示すように、本発明の半導体チップ１０は、レジスト８２を剥離し、第二端子１２ｂの先端表面に半田層９０を形成した半導体チップ１０であってもよい。
さらに、図９（ｄ）に示すように、本発明の半導体チップ１０は、第一端子１２aおよび第二端子１２ｂの表面に半田層９０を形成し、レジスト８２を剥離した半導体チップ１０としてもよい。
次に、図１０に示すように、半導体チップ本体１１を上下反転させ、その状態で下側となる能動面１８側に補強部材５０を接着剤５２にて貼り付ける。この補強部材５０を貼り付ける目的は、ハンドリングや半導体チップ本体１１の裏面１９を加工する際における、半導体チップ本体１１へのクラックを防止するためである。
そして、図１１に示すように、半導体チップ本体１１の裏面１９を全面エッチングして第一の絶縁膜７２に覆われた状態の第一端子１２ａを突出させる。
次に、図１２に示すように半導体チップ本体１１の裏面１９全面に第二の絶縁膜７６を形成する。なお、この第二の絶縁膜７６は形成しなくでも実施可能である。
そして、図１３（ａ）に示すように、第一端子１２ａの端面を覆う第二の絶縁膜７６、第一の絶縁膜７２、下地膜７４を選択的に除去する。
最後に、図１３（ｂ）に示すように、第一端子１２ａの側面を覆う下地膜７４、第一の絶縁膜７２、第二の絶縁膜７６をエッチングで除去する。その後、補強部材５０を半導体チップ本体１１から取り外し、図４に示した半導体チップ１０が完成する。
次に、図１２に示すように半導体チップ本体１１の裏面１９全面に第二の絶縁膜７６を形成する。なお、この第二の絶縁膜７６は形成しなくでも実施可能である。
そして、図１３（ａ）に示すように、第一端子１２ａの端面を覆う第二の絶縁膜７６、第一の絶縁膜７２、下地膜７４を選択的に除去する。
最後に、図１３（ｂ）に示すように、第一端子１２ａの側面を覆う下地膜７４、第一の絶縁膜７２、第二の絶縁膜７６をエッチングで除去する。その後、補強部材５０を半導体チップ本体１１から取り外し、図４に示した半導体チップ１０が完成する。
なお、本実施形態では、半導体チップ本体１１の能動面１８側に第二端子１２ｂを設けたが、図１４（ａ）に示すように、半導体チップ本体１１の裏面１９側に第二端子１２ｂを形成して実施することもできる。また、図１４（ｂ）に示すように、半導体チップ本体１１の能動面１８側および裏面１９側の両方に第二端子を設けて実施することもできる。
（第二の実施形態）
次に、本発明の第二の実施形態について説明をする。なお、第一の実施形態と同じ機能を有するものについては同じ符号を付けて説明をする。
次に、本発明の第二の実施形態について説明をする。なお、第一の実施形態と同じ機能を有するものについては同じ符号を付けて説明をする。
図１５は、本発明における第二の実施形態である半導体装置を示す概略断面図である。
基板１には半導体チップ４０が実装され、その上には半導体チップ３０、２０、１０が積層されて実装されている。
半導体チップ４０は半導体本体１１と複数形成された端子１２からなり、また端子１２は第一端子１２ａと前記第一端子の片側先端に設けられた第二端子１２ｂから構成されている。第一端子１２ａは半導体チップ４０の能動面１８側（表面）から反対の裏面へ貫通する端子であり、第二端子１２ｂは第一端子１２ａの先端に設けられるとともに、半導体チップ４０の能動面１８側に突出するように形成されている。
基板１には半導体チップ４０が実装され、その上には半導体チップ３０、２０、１０が積層されて実装されている。
半導体チップ４０は半導体本体１１と複数形成された端子１２からなり、また端子１２は第一端子１２ａと前記第一端子の片側先端に設けられた第二端子１２ｂから構成されている。第一端子１２ａは半導体チップ４０の能動面１８側（表面）から反対の裏面へ貫通する端子であり、第二端子１２ｂは第一端子１２ａの先端に設けられるとともに、半導体チップ４０の能動面１８側に突出するように形成されている。
端子１２は、図示はしていないが、半導体チップ４０の他の辺にも形成されている。また、端子１２は導電材料（たとえば銅）で形成されている。なお、第二端子１２ｂの長さは半導体チップ４０内で均一に作られている。
半導体チップ４０は能動面１８側を下にして、半導体チップ４０の第二端子１２ｂと基板１に形成された電極端子２を接触させるように実装されている。基板１の電極端子２と半導体チップ４０の第一端子１２ａの間にはギャップが形成され、この端子間に半田５が供給されている。このギャップには半田５が保持され、第一端子１２ａおよび第二端子１２ｂが半田５を介して、基板１の電極端子２と電気的に接続される。また、半田５は表面が凹面となるフィレットを形成している。
半導体チップ４０は能動面１８側を下にして、半導体チップ４０の第二端子１２ｂと基板１に形成された電極端子２を接触させるように実装されている。基板１の電極端子２と半導体チップ４０の第一端子１２ａの間にはギャップが形成され、この端子間に半田５が供給されている。このギャップには半田５が保持され、第一端子１２ａおよび第二端子１２ｂが半田５を介して、基板１の電極端子２と電気的に接続される。また、半田５は表面が凹面となるフィレットを形成している。
半導体チップ３０、２０、１０は半導体チップ４０と同様の構成をしているため、同符号を付し説明を省略する。
半導体チップ１０は積層する半導体チップの最上層に位置するため、端子１２は能動面１８の反対側には貫通している必要はなく、バンプなどを形成し半導体チップ１０を貫通しない端子を持つ半導体チップ１０であってもよい。
これらの半導体チップは、下側に配置される半導体チップの第一端子１２ａと積層する半導体チップの第二端子１２ｂとが接触し、そこに半田が供給されて電気的な接続がなされている。ここでも、端子間にはギャップが形成され、このギャップに半田５が保持される。例えば半導体チップ４０の上に半導体チップ３０を実装する場合に、半導体チップ４０の裏面から突出した第一端子１２ａ先端と半導体チップ３０の第二端子１２ｂが接触することにより、両第一端子間にギャップが形成される。このギャップには半田５が保持され、端子間の接続がなされる。また、半田５は表面が凹面となるフィレットを形成している。
半導体チップ１０は積層する半導体チップの最上層に位置するため、端子１２は能動面１８の反対側には貫通している必要はなく、バンプなどを形成し半導体チップ１０を貫通しない端子を持つ半導体チップ１０であってもよい。
これらの半導体チップは、下側に配置される半導体チップの第一端子１２ａと積層する半導体チップの第二端子１２ｂとが接触し、そこに半田が供給されて電気的な接続がなされている。ここでも、端子間にはギャップが形成され、このギャップに半田５が保持される。例えば半導体チップ４０の上に半導体チップ３０を実装する場合に、半導体チップ４０の裏面から突出した第一端子１２ａ先端と半導体チップ３０の第二端子１２ｂが接触することにより、両第一端子間にギャップが形成される。このギャップには半田５が保持され、端子間の接続がなされる。また、半田５は表面が凹面となるフィレットを形成している。
次に、半導体チップ１０、２０，３０，４０の端子１２について詳しく説明をする。図２は、本来ならこの端子の部分は半導体チップ内に形成しているため取り出すことはできないが、この端子１２を説明をするために、便宜上、端子１２のみを取り出して図示をしている。
端子１２は第一端子１２ａと第二端子１２ｂから構成され、両者は一体に形成されている。さらに、第一端子１２ａはポスト部１３、プラグ部１５からなり、それぞれ円柱体を同軸状に積み重ねて形成されている。第二端子１２ｂも同様に円柱体形状をなし、第一端子１２ａのポスト部１３に同軸状に積み重ねたように形成されている。
端子１２は第一端子１２ａと第二端子１２ｂから構成され、両者は一体に形成されている。さらに、第一端子１２ａはポスト部１３、プラグ部１５からなり、それぞれ円柱体を同軸状に積み重ねて形成されている。第二端子１２ｂも同様に円柱体形状をなし、第一端子１２ａのポスト部１３に同軸状に積み重ねたように形成されている。
ポスト部１３は、半導体チップの実装の際、半田などの導電材料を保持接続する部分である。さらに、プラグ部１５は、半導体チップ内に埋め込まれ、端子１２を半導体チップに保持する役目をするとともに、半導体チップの裏面から突出して端子となる部分でもある。
そして、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積よりも小さく設定されている。
また、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積は、プラグ部１５のＢ−Ｂ断線に沿う断面の断面積よりも大きく設定されている。
そして、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積よりも小さく設定されている。
また、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積は、プラグ部１５のＢ−Ｂ断線に沿う断面の断面積よりも大きく設定されている。
なお、本実施形態では端子の形状として、円柱体を同軸状に積み重ねて形成したが、直方体を積み重ねた形状であってもよい。また、円柱体と直方体を組み合わせた形状であってもよい。その他の形状についても適宜変更することは可能である。
さらに、導電材料として、本実施形態では半田を用いたが、樹脂系導電ペーストや錫・銀、錫・金であってもよい。なお、本実施形態でいう半田は、鉛フリー半田も含むものである。
さらに、導電材料として、本実施形態では半田を用いたが、樹脂系導電ペーストや錫・銀、錫・金であってもよい。なお、本実施形態でいう半田は、鉛フリー半田も含むものである。
以上のように、半導体チップ１０、２０、３０、４０の第一端子１２ａ先端に第一端子１２ａのポスト部１３の断面積より小さい断面積を持つ第二端子１２ｂを形成したことにより、半導体チップと基板１を実装する際、第一端子１２ａと基板１の電極端子２間のギャップ量を保持できることになる。あるいは、半導体チップと半導体チップを実装する際、半導体チップの裏面に突出した端子と、積層をする第一端子１２ａとの間のギャップ量を保持できることになる。このことから、半導体の実装の際、端子間に導電材料（半田や導電ペーストなど）の保持部が形成できる。
このような構成により、半導体チップの実装の際、導電材料の供給が過剰であっても端子間の保持部で吸収されるため、端子から導電材料のはみ出しや、そのはみ出しによる端子間のショートを防止できる。さらに、導電材料をこの端子間に充分供給でき、従来における導電材料の供給不足が原因での不具合は解消できる。そして、特に半田による半導体の接合においては、表面が凹面となる良好なフィレットを形成することができ、接合強度および信頼性の向上を図ることができる。
このような構成により、半導体チップの実装の際、導電材料の供給が過剰であっても端子間の保持部で吸収されるため、端子から導電材料のはみ出しや、そのはみ出しによる端子間のショートを防止できる。さらに、導電材料をこの端子間に充分供給でき、従来における導電材料の供給不足が原因での不具合は解消できる。そして、特に半田による半導体の接合においては、表面が凹面となる良好なフィレットを形成することができ、接合強度および信頼性の向上を図ることができる。
次に半導体装置の製造方法について説明をする。
図１５において、半導体チップ１０、２０，３０，４０は半導体チップ本体１１と端子１２から構成されている。この端子１２は第一端子１２ａと第二端子１２ｂからなり導電材料（たとえば銅）で一体に形成されており、半導体チップ本体１１に形成されている電極パッド（図示せず）に接続されている。なお、端子１２は半導体チップの能動面１８側からその反対の面に貫通するように形成されている。
また、図２に示すように、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積よりも小さく設定されている。なお、図示はしていないが、第二端子１２ｂには半田めっきが施されている。また、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、基板１上に形成される電極端子２の断面積のＥ−Ｅ断線に沿う断面の断面積よりも小さく設定されている。さらに、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、同じ第二端子１２ｂのＣ−Ｃ断線に沿う断面の断面積よりも大きく設定されている。
図１５において、半導体チップ１０、２０，３０，４０は半導体チップ本体１１と端子１２から構成されている。この端子１２は第一端子１２ａと第二端子１２ｂからなり導電材料（たとえば銅）で一体に形成されており、半導体チップ本体１１に形成されている電極パッド（図示せず）に接続されている。なお、端子１２は半導体チップの能動面１８側からその反対の面に貫通するように形成されている。
また、図２に示すように、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、第一端子１２ａにおけるポスト部１３のＤ−Ｄ断線に沿う断面の断面積よりも小さく設定されている。なお、図示はしていないが、第二端子１２ｂには半田めっきが施されている。また、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、基板１上に形成される電極端子２の断面積のＥ−Ｅ断線に沿う断面の断面積よりも小さく設定されている。さらに、第二端子１２ｂのＡ−Ａ断線に沿う断面の断面積は、同じ第二端子１２ｂのＣ−Ｃ断線に沿う断面の断面積よりも大きく設定されている。
以上のような半導体チップ４０を用いて基板１に実装がなされる。半導体チップ４０の能動面１８側を下にして、半導体チップ１０の第二端子１２ｂを基板１に形成された電極端子２に接触させる。同様に、半導体チップ３０、２０、１０を順次積層していき、その後、加熱をして半田が溶融することにより基板１の電極端子２と半導体チップ１０の端子１２との接合および積層した半導体チップ３０，２０，１０の端子間の接合がなされる。
なお、この接合の方式としては加熱加圧方式やリフロー方式、加圧機能付リフロー方式で実施ができる。また、本実施形態では、半導体チップを積層後、それらを一括して加熱を行い接合をしたが、一段ずつ加熱ををして実装を行ってもよい。
さらに、本実施例では導電材料として半田を使用したが、樹脂系の導電ペーストを使用することも可能である。
また、本実施形態では半導体チップを４層に積層した形態について説明したが、この積層は何層であってもよい。
なお、この接合の方式としては加熱加圧方式やリフロー方式、加圧機能付リフロー方式で実施ができる。また、本実施形態では、半導体チップを積層後、それらを一括して加熱を行い接合をしたが、一段ずつ加熱ををして実装を行ってもよい。
さらに、本実施例では導電材料として半田を使用したが、樹脂系の導電ペーストを使用することも可能である。
また、本実施形態では半導体チップを４層に積層した形態について説明したが、この積層は何層であってもよい。
図１６は本発明の一実施形態としての携帯電話を示す斜視図である。電子機器としての携帯電話１００は前記半導体装置をその函体内に内臓し、電子機器の小型化・薄型化を図り、信頼性の高い電子機器を製造可能にしている。
なお、電子機器としては前記携帯電話に限られることはなく、様々な電子機器に適用することができる。例えばノート型コンピュータ、マルチメディア対応のパーソナルコンピュータおよびエンジニアリング・ワークステーション（ＥＷＳ)、ページャ、ワードプロセッサ、液晶プロジェクタ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することができる。
なお、電子機器としては前記携帯電話に限られることはなく、様々な電子機器に適用することができる。例えばノート型コンピュータ、マルチメディア対応のパーソナルコンピュータおよびエンジニアリング・ワークステーション（ＥＷＳ)、ページャ、ワードプロセッサ、液晶プロジェクタ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に適用することができる。
なお、本発明の技術範囲は前記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。実施形態であげた具体的な材料や層構成などは一例にすぎず、適宜変更が可能である。
例えば、上述した第二端子１２ｂの形状をマッシュルーム形状に代えて、図１７に示す
ようにＬ字状、その他Ｔ字状、逆テーパー状等のように第二端子１２ｂの先端部の断面積
が第二端子１２ｂの基端部の断面積よりも大きくなるような形状であれば適宜適用するこ
とが可能である。
例えば、上述した第二端子１２ｂの形状をマッシュルーム形状に代えて、図１７に示す
ようにＬ字状、その他Ｔ字状、逆テーパー状等のように第二端子１２ｂの先端部の断面積
が第二端子１２ｂの基端部の断面積よりも大きくなるような形状であれば適宜適用するこ
とが可能である。
１…基板、 ２…電極端子、 ５…半田、 １０，２０，３０，４０…半導体チップ、 １１…半導体チップ本体、 １２…端子、 １２ａ…第一端子、 １２ｂ…第二端子（１２ｃ…半球体、１２ｄ…円柱体）、 １３…ポスト部、 １５…プラグ部、 １８…能動面、 １９…裏面、 ６６…電極パッド、 ９０…半田層、 １００…携帯電話
Claims (9)
- 半導体チップ本体と、前記半導体チップに形成された複数の第一端子と、前記第一端子
の先端に設けられ前記第一の断面積より小さい断面積をもつ第二端子と、を有し、
前記第二端子の先端部の断面積が前記第二端子の基端部の断面積よりも大きく設けられ
ていることを特徴とする半導体チップ。 - 前記第二端子が、円柱体と、円柱体の直径よりも大きい直径からなる半球体とから一体
的に形成されていることを特徴とする請求項１に記載の半導体チップ。 - 前記第二端子が、電解メッキによって形成されることを特徴とする請求項１または請求項２のいずれかに記載の半導体チップ。
- 前記第一端子が、前記半導体チップの表面から裏面へ貫通する貫通電極であり、前記第一端子の少なくとも一方の端面に前記第二端子が設けられていることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体チップ。
- 請求項１ないし請求項４のいずれか１項に記載の前記半導体チップが、前記半導体チップとは異なる半導体チップまたは基板に設けられた端子に導電材料を介して電気的に接続されていることを特徴とする半導体装置。
- 前記導電材料が、半田であることを特徴とする請求項５に記載の半導体装置。
- 前記第二端子が、前記異なる半導体チップに設けられた前記端子あるいは前記基板に設けられた前記端子の断面積よりも小さいことを特徴とする請求項５または請求項６のいずれかに記載の半導体装置。
- 半導体チップ本体に第一端子を複数形成する工程と、
前記第一端子の先端に前記第一端子の断面積より小さい断面積を持つ第二端子を形成す
る工程と、を有し、
前記第二端子の一端部の断面積を前記第二端子の他端部の断面積よりも大きく形成する
ことを特徴とする半導体チップの製造方法。 - 請求項１ないし請求項４のいずれか１項に記載の半導体チップを備えることを特徴とす
る電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004168323A JP2005347678A (ja) | 2004-06-07 | 2004-06-07 | 半導体チップおよびその製造方法、半導体装置、並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004168323A JP2005347678A (ja) | 2004-06-07 | 2004-06-07 | 半導体チップおよびその製造方法、半導体装置、並びに電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005347678A true JP2005347678A (ja) | 2005-12-15 |
Family
ID=35499733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004168323A Withdrawn JP2005347678A (ja) | 2004-06-07 | 2004-06-07 | 半導体チップおよびその製造方法、半導体装置、並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005347678A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034562A (ja) * | 2006-07-27 | 2008-02-14 | Yamaha Corp | 電気接続用バンプ形成方法 |
| WO2008133261A1 (ja) * | 2007-04-24 | 2008-11-06 | Panasonic Electric Works Co., Ltd. | バンプ構造体及びその製造方法 |
| US8987869B2 (en) | 2012-01-11 | 2015-03-24 | Samsung Electronics Co., Ltd. | Integrated circuit devices including through-silicon-vias having integral contact pads |
| CN106206420A (zh) * | 2015-05-29 | 2016-12-07 | 株式会社东芝 | 半导体装置及半导体装置的制造方法 |
| US10727385B2 (en) | 2018-03-15 | 2020-07-28 | Nichia Corporation | Light emitting device, light emitting element and method for manufacturing the light emitting element |
-
2004
- 2004-06-07 JP JP2004168323A patent/JP2005347678A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034562A (ja) * | 2006-07-27 | 2008-02-14 | Yamaha Corp | 電気接続用バンプ形成方法 |
| WO2008133261A1 (ja) * | 2007-04-24 | 2008-11-06 | Panasonic Electric Works Co., Ltd. | バンプ構造体及びその製造方法 |
| JP2008270673A (ja) * | 2007-04-24 | 2008-11-06 | Matsushita Electric Works Ltd | バンプ構造体およびその製造方法 |
| US8987869B2 (en) | 2012-01-11 | 2015-03-24 | Samsung Electronics Co., Ltd. | Integrated circuit devices including through-silicon-vias having integral contact pads |
| CN106206420A (zh) * | 2015-05-29 | 2016-12-07 | 株式会社东芝 | 半导体装置及半导体装置的制造方法 |
| JP2016225460A (ja) * | 2015-05-29 | 2016-12-28 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| CN106206420B (zh) * | 2015-05-29 | 2019-07-19 | 东芝存储器株式会社 | 半导体装置及半导体装置的制造方法 |
| US10727385B2 (en) | 2018-03-15 | 2020-07-28 | Nichia Corporation | Light emitting device, light emitting element and method for manufacturing the light emitting element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5018483B2 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
| EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| JP2000138313A (ja) | 半導体装置及びその製造方法 | |
| WO2001026155A1 (fr) | Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| KR20020084158A (ko) | 배선 기판, 반도체 장치 및 배선 기판의 제조 방법 | |
| WO2000014802A1 (fr) | Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique | |
| JP2008277362A (ja) | 半導体装置およびその製造方法 | |
| JP5423020B2 (ja) | 半導体装置、半導体装置の製造方法、及び電子機器 | |
| WO2000070677A1 (fr) | Appareil semi-conducteur, son procede de fabrication, carte a circuit imprime et appareil electronique | |
| US20150162292A1 (en) | Semiconductor package and method of manufacturing semiconductor package | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW548757B (en) | Semiconductor device, its manufacturing method, circuit substrate and electronic machine | |
| JP2002359323A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
| JP2009158830A (ja) | 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器 | |
| JP2005347678A (ja) | 半導体チップおよびその製造方法、半導体装置、並びに電子機器 | |
| JP2001223243A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005311293A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器 | |
| JP2002009231A (ja) | 半導体装置 | |
| JP2005236245A (ja) | 半導体装置およびその製造方法、半導体チップおよびその製造方法、並びに電子機器 | |
| JP2002190544A (ja) | 配線基板、半導体装置、及びその製造方法 | |
| US8334465B2 (en) | Wafer of circuit board and joining structure of wafer or circuit board | |
| JP2001203229A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070807 |