JPS6312142A - はんだ継手の形状の制御方法 - Google Patents

はんだ継手の形状の制御方法

Info

Publication number
JPS6312142A
JPS6312142A JP62133555A JP13355587A JPS6312142A JP S6312142 A JPS6312142 A JP S6312142A JP 62133555 A JP62133555 A JP 62133555A JP 13355587 A JP13355587 A JP 13355587A JP S6312142 A JPS6312142 A JP S6312142A
Authority
JP
Japan
Prior art keywords
solder
package
substrate
solder joint
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62133555A
Other languages
English (en)
Other versions
JP2559408B2 (ja
Inventor
フランシス　ロヴァスコ
マイケル　アックマン　オイエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPS6312142A publication Critical patent/JPS6312142A/ja
Application granted granted Critical
Publication of JP2559408B2 publication Critical patent/JP2559408B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 この発明は主に基板に対してリード線なしの集積回路パ
ッケージの而取り付けはんだ組付けに関し、特に、はん
だ継手の形状を制御する方法に関する。
魚Ｊし二速（」１１景 基板に対してリード線なしの集積回路パッケージのはん
だ組み付けの場合の主な問題はばんだ継手の信頼性であ
る。これらのはんだ継手は集積回路パッケージと基板の
熱膨張が等しくないことに主に原因する厳しい熱−機械
誘導応力及び歪を通常受ける。電子装置の寿命にわたっ
て規則的に生じる傾向のある大きな温度の変化によりは
んだ継手に適度な大きさの周期的な塑性歪を生じ、これ
により、はんだ継手に小さな周期的な疲れによる故障が
生じる町衡性がある。更に、集積回路パッケージに対し
て基板を曲げることによりはんだ継手に更に応力と歪が
生じる可能性がある。
他の問題ははんだ継手がはんだ付は中に適切に形成し得
ない傾向があるということである。はんだは集積回路パ
ッケージ又は基板の端子パッド又はランドを適切に濡ら
さなくなり、それによって機械的電気的に堅固でないは
んだ継手を生じ、又は、それによって、隣接のはんだ継
手かっなかって、本来ならば互いに電気的に絶縁される
べきである２つの端子を相互接合してしまう可能性かあ
る。リード線総数の大きなＶＬＳ　Ｉチップ・パッケー
ジのパッケージサイズか大きいこと及び高相互接合密度
により確実に信頼てきるはんだ継手を製造することかか
なり困難となる。
種々の熟−機械誘導応力及び歪ははんだ継手内と、パッ
ケージに対するハンダ又は基板インタフェースに対する
ハンダとの両方において生しる。
尚、伝統的な重ねはんだ継手の無定型な又は制御の悪い
形状を受は入れることに対立するものとして、十分に制
御された形状を持つ細長いはんだ継手を製造することに
よって信頼性のかなりの改善か達成できるということか
解った。
伝統的な重ねはんだ継手の形成は比較的簡単であるか、
集積回路パッケージのリード線総数の増加及び上に夕月
挙した多くの問題は整形技術及び別の構成かはんだ継手
を作る場合に使用されるべきであるということを要求し
ている。現存の整形技術ははんだハンピングと錫柱の鋳
造よりなる。
はんだパンピンクにおいては、はんだは、はぼ球状で、
集積回路パッケージの端子バット又はランドに最初に接
着される。はんだハングを持つこのパッケージは次に基
板の対応するラント上に置かれ、はんだはパッケージと
基板との間に電気接続部を形成するためにリフローされ
る。はんだ継手の形状は、主に、表面張力及びパッケー
ジの重さによって制御されるのて、結果として生じるは
んた継手の形状は切頭球形状を有する。この切頭球形状
のはんだ継手の形状によりこのはんだ継手か接着された
ランドとの接合部において鋭角が形成される。この角度
をなす接合ははんだ継手とこのはんだ継手か接着される
バットとの間のインターフェースにおける高応力集中源
である。この切頭球形状はんた継手は又その継手の高さ
に沿って全分配か良好にできず、端子バットに対する前
述のインターフェースの近くにおいてｌＪ％断面端に塑
性歪を集中させてしまう。従って、この継手は低サイク
ルの疲れ故障をかなり受けやすい。更に明らかに、はん
だハンピングの切頭球状形の特性は高リード線密度にと
っては望ましくない。これは背の高い継手は幅ひろい継
手をもたらさずには製造てきず、接近したはんだ継手は
互いにつながってしまう傾向かあるからである。
従来のハング付はんだ継手に対する改善は鋳造の錫柱継
手である。この試みては、錫柱はまず集積回路パッケー
ジの端子バッドの各々に鋳造される。そして、はんだペ
ーストか基板のランドに付着され、その鋳造柱を持つパ
ッケージは次に基板の対応するランド上に置かれ、そし
て、リフローてはんた付けをされて鋳造錫柱とこれに関
連する基板ランドの間に突合せ継手を形成する。この組
み合された鋳造錫柱とはんだ突合せ継手は共に砂時計形
状の継手を形成する。この形状により、端子バットへの
鋳造柱の界面とランドに対するはんだ継手の界面に誘導
される応力かかなり減少され、それにより、継手の信頼
性か増大する。より背の高い継手はこの技術によって製
造されて、従来のはんだパンピンク技術て形成される継
手に比較して、歪レベルか減少され歪か更に乗手の体積
にわたって好ましく分配される。従って、この結果とし
て生じる継手の形状により、継手に誘導される歪に関し
ては基板とパッケージの温度膨張の差を更に容認するこ
とができる。
りはんだパンピンク技術か開示された。この技術では、
前もって形成した球状はんだか集積回路パッケージの端
子バッドに与えられ、そして、リフローされてこのパッ
ケージにはんだハングを形成する。このはんたハンプを
持っパッケージは次に基板の対応ランド上に置かれ、は
んだはリフローされて、パッケージと基板との間に電気
継手を形成する。このリフロー中、パッケージの重量は
、表面張力か含む溶融はんだ継手により支持される。工
学的分析に基づいて加えられた予め形成の球形状のはん
だの大きさを注意深く選択することによって、パッケー
ジと基板との間の最終距離は十分に制御することかてき
る。然しなから、この方法ては、はんだ継手の＠終形状
に対する所望度の制御かてきない。
Ｒ，Ｆｉｓｈｅｒ）に与えられた米国特許第４，４１２
．６４２号に開示されている。この技術はパッケージの
パッドに対して鋳造された錫柱な鋳造するために成型さ
れた空洞部を持つモールドを利用する。そして、はんだ
ペーストか基板のランドに付着され、その鋳造柱を持つ
パッケージは次に対応するランド上に配置され、鋳造錫
柱とこれに関連する基板バッドの間の突合せ継手を形成
するようにリフローはんだ付けをされる。パッケージと
基板との最終の間隔は鋳造錫柱の高さに依存するととも
に、はんだリフロー組み付は作業中にベーストによって
形成される溶融はんだへの分解に与えられた米国特許第
３，８３５，５３１には、多層回路構造の隣接回路層間
に回路継手を形成するだめの他のはんだ組み付は方法か
開示されている。この場合、導電性のはんだハンプすな
わち突出部のパターンか各層に形成され、１つの基板の
突出部は他の基板の突出部と整列されている。熱硬化可
能な材料の絶縁層か２つの基板の間に配置され、そして
、これらの基板はそれらの突出部か、介在する絶縁層に
突入され、そして、対応する突出部か互いに接触するよ
うに互いに接近される。両基板に隣接する介在層は加熱
されて硬化され、それにより、接着剤となる。最終的に
、はんだ突出部は溶融されてはんだ継手を形成する。こ
の方法を実施するためには、鈍い形状のはんだ突出部か
互いに接触してリフローすることかてきるようにこれら
のはんだ突出部によって容易に突入される絶縁層を設け
なければならない。従って、突出部の高さの非一様性又
は基板のゆがみにより非接触の可能性か生し、従フて、
所望接合の確実さか失われる。この結果として生しる組
立体は更に互いに接着されて容易には分離されなくなる
。
はんだ組み付けの他の方法は１９７４年８月６日にティ
ー、シェイ、アミーン（Ｔ、Ｊ、Ａ■ｅｅｎ）外に発行
された米国特許第３．８２７，９１８号に開示されてい
る。この特許に開示された技術は溶融はんだかはしきと
ばされるのを防止するだめの９１壁としてランドの近く
にクロム酸塩転化コーティングを用いている。基板と回
路装置のランドの領域にはんだの盛り上げ部を付着し、
そして、続いて、リフローしてこのはんだを溶融させる
ことによってなされる。然し乍ら、この方法てははんだ
継手の形状の所望制御かてきない。
崩壊の制御として知られる他のはんだ組み付は技術は、
１９６９年５月の　、と　　のＩＢＭジャーナル（ＩＢ
Ｍ　Ｊｏｕｒｎａｌ　ｏｆ　Ｒｅ５ｅａｒｃｈ　ａｎｄ
　Ｄｅｖｅｌｏｐ＋＊ｅｎｔ）においてエル　エフ、ミ
ラー（Ｌ、Ｆ、Ｍｉｌｌｅｒ）による「制御された崩壊
リフローチップ接合Ｊ　（Ｃｏｎｔｒｏｌｌｃｄ　Ｃｏ
１１ａｐｓｅ　Ｒｅｆｌｏｗ　Ｃｈｉｐ　Ｊｏｉｎｔｉ
ｎｇ）　　なる題名の論文に開示されている。リフロー
はんだ付は中のはんだ付着物の崩壊は、基板ランドとチ
ップ接触端子のはんだ付は可能な領域を制限することに
よって制限されて、表面張力かこのチップＪ装置を指示
してはんだが固化するまてその分離状態を維持すること
がてきるようにしている。特定の用途では、この溶融は
んだの表面張力か作用して所望の分離状態を単に維持す
るように基板バットが存在しないチップバットにはんだ
か配置される。然し乍ら、この技術は又、結果として生
じるはんだ継手の形状を制御する適当な手段を提供しな
い。
ハイブリット　マイクロエレクトロニクス用の国！！２
′！ａ誌（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｊｏｕｒｎａ
ｌ　ｆｏｒ　ＨｙｂｒｉｄＭｉｃｒｏｅｌｅｃｔｒｏｎ
ｉｃｓ）　ｖｏｌ、５、Ｎｏ、２　、　１９８２年１１
月、＋１９．２９６〜２９９のｒ　　ＰＣＲ用のマイク
ロチップ　キャリアのハンダ付Ｊ　（Ｔｈｅ　Ｓｏｌｄ
ｅｒｉｎｇ　ｏｆ　Ｍｉｃｒｏｃｈｉｐ　Ｃａｒｒｉｅ
ｒｓ　ｆｏｒ　ＰＣＲ）なる題名の論文においてアール
、キメトー（Ｒ，Ｋ　ｉｍｅｔｏ）外により他のはんだ
付は方法か開示されている。この方法ては、はんだハン
グは集積回路パッケージに形成され、はんだ台部はプリ
ント回路板に形成される。はんだハンプの溶融点ははん
だ台部のそれよりも高い。はんたハンプとはんた台部は
互いに一直線状に配列され、加熱によりこれらを予め接
続して変形し、それにより、ハングと台部の高さの不均
一な点は吸収される。全ての端子か確叉に接触している
とき、この組立体はハンプと台部の２つの別々の溶融点
の間の温度て加熱されて最終のはんた継手を形成する。
然し乍ら、結果として生じるはんだ継手の形状を制御す
る設備は存在しない。
自己転回技術として知られる崩壊の制御の変形例は、第
３年次国際電子パッケージング会議のＵ事録（（：ｏｎ
ｆｅｒｅｎｃｅ　Ｐｒｏｃｅｅｄｉｎｇｓ　ｆｏｒ　Ｔ
ｈｅ　Ｔｈ１ｒｄＡｎｎｕａｌ　　Ｉｎｔｅｒｎａｔｉ
ｏｎａｌ　　Ｅｌｅｃｔｒｏｎｉｃｓ　　Ｐａｃｋａｇ
ｉｎｇＣｏｎｆｅｒｅｎｃｅ）　（１９８３年ｌＯ月２
４．２５及び２６日付けのイリノイ州イタスカ）のｒＶ
Ｌｓｌ用の新しいマイクロハング結合の開発Ｊ　（Ｄｅ
ｖｅｌｏｐ■ｅｎｔｏｆ　ａ　Ｎｅｗ　Ｍｉｃｒｏ−３
ｏｌｄｅｒ　Ｂｏｎｄｉｎｇ　Ｍｅｔｈｏｄ　ｆｏｒＶ
ＬＳＩ）なる題名においてロイヒー　サトー（Ｒｙｏｈ
ｅｙ　５ａＬｏｈ）外により開示されている。この方法
ては、一定の溶融点を持つはんだの制御される量か、基
板の対応バット領域にはんだ付けされるべき集積回路パ
ッケージのバット領域に付着される。ある領域ては基板
のバット領域の上にこのパッド領域を越えて伸びるシー
トとして、より高い溶融点を持つ別の制御される量のは
んだか付着される。上記ある領域てはチップ・パッケー
ジに対応する濡れることかてきる表面は存在しない。継
手の加熱時に、低温度はんだは最初に溶けて電気接続部
を形成する。続いて、上記の制御されるシートか溶融し
て卓球形を形成し、この球形の表面張力はチップと基板
を所望の距離まで互いに分離する力を発生する。
この方法は、理論的には、制御されるシートの表面張力
を用いてパッケージを基板からある距離に離して支持す
ることによってはんだ継手の形状を制御する手段を提供
してより信頼性あるはんだ継手の形状を達成するか、継
手の形状及びチップ担体と基板との１直線上の整列の制
御はこの方法ては精密に制御することか困難である。こ
れは。
はんだの表面張力かフラックス処理によって影響を受け
るように、この表面張力のようなプロセス・パラメータ
のばらつきが有り得るからである。
発明の概要 従って、本発明の原理を実施する１つのはんだ組み付は
方法においては、所望の制御される量のはんだ球がパッ
ケージの金属化されフラックス処理されたパッドにリフ
ローされる。このパー、ドは所定の制御される領域を有
している。同様に、所定の制御される領域のはんだ球が
基板の金属化されフラックス処理されたパッドにリフロ
ーされる。このパッドは所定の制御される領域を有して
いる。この各場合に、はんだバンプは切頭法を形成する
。フラックスが次に両パッケージと基板に与えられる。
このパッケージは基板のフットプリント上に置かれてそ
の両方のはんだバンプはｌ直線上に整列されて互いに接
触する。これは、ピン装置によってここに開示の例示的
な１つの実施例で達成される。この場合、１つの部品に
取り付けられたピンは他の部品の位置決め用のピンの穴
にはまる。この実施例のピンは創部を有し、より小さい
方の自由端の直径はこのより小さい直径を受けるに十分
なだけのピン穴にはまる。他の実施例も又ここて開示さ
れるか、その場合、ピンはピン穴には係合せず基板の表
面にたけ係合する。
パッケージと基板の組立体は集中加熱又は任意の他の容
認てきる加熱方法にさらされ“、そして、パッケージと
基板の対応するはんだハングは溶融して互いに合着し、
それにより、はんだ継手を形成する。溶融がおこるに従
って、結果として生しる溶融はんだ継手の表面張力と重
力によりパッケージは基板の方へ沈む。ピンの肩部の所
定の制御される高さによりパッケージと基板の間の最終
距離か決定され、従って、所定の所望の形状の継手か得
られる。
この発明の他の実施例ては、所定の制御される量のはん
だ球がパッケージの金属化されフラックス処理されたパ
ッドにリフローされる。このバットは所定の制御される
領域を有しており、そして、所定の制御される量のはん
だペーストか基板のランドよりも直径の大きい円盤状の
基板のランドに付着される。このフラックス処理された
パッケージは基板のフットプリントの上に配置されては
んたハンプか関連する基板のはんだペーストて覆われた
バットと１直線に並べられるようにする。この組立体は
りフローはんだ付けをされる状態に置かれて、そのはん
だペーストは最初に溶融して溶融球形状を形成しそれに
よってパッケージの関連するはんだ球と接合し、それに
より、制御される形状を持つはんだ継手を形成するよう
にする。上記の実施例の場合のように、パッケージと基
板との間の分離距離は、パッケージと基板の関連するは
んだ付着物の同時の溶融を補償す、る所定レベルまて機
械的に制御されて所定の制御される形状の継手を形成す
る。
この発明の更に他の実施例では、制御される体積のはん
だペーストの円盤か、制御される距離たけ機械的に分離
された両パッケージと基板に付着される。この組立体か
加熱されると、はんだペーストよりなる両方の円盤は合
着してはんだ球となる傾向かあり、そして、そのように
なる場合に、互いに接触して接合し所望の継手形状を持
つはんた継手を形成する。
多くの他のはんだ継手組み付は方法はこの発明の原理を
包含することかてきる。この各方法の実施例は２つの相
当な所定の制御される量のはんだを設けて接合部を形成
することを含む。その一方の量のはんだはパッケージの
バットの各々に付着され、そして、他方の量は関連する
基板のパッドの各々に付着される。この両方のパッドは
それぞれ所定の制御される寸法を有する。パッケージは
機械的に基板上に１直線に整列されて、バットか水平方
向に１直線上に整列されているときパッケージと基板と
の間の垂直方向の運動か可能となるようにする。この組
立体は加熱されて、付着されたはんだが溶融し合着して
単一のはんだ量を形成するようにする。制御される分離
距離、制御されるはんだ付着量、及び、パッケージと基
板の制御されろパッドの大きさと組み合された、溶融さ
れ合着されたはんだの表面張力の力か作用して所定の制
御されるはんだ継手の形状を達成するようにパッケージ
と基板との間の最終の分離距離を制御する機械装置か用
いられる。はんだ量に関連して上に述べた用語である「
相当」は、プリント配線板のはんだメッキ又は熱ガスに
よるはんだレベリングのような従来のはんだコーティン
グ技術て使用されるはんだ量よりもかなり大きいはんだ
量を示す。
Ｘｌ」（λ叉ｊ ｇＳ１図に示した代表的なはんだバンプ１０は切頭法に
似た形状を有していて、パッケージ又は基板１２の表面
に取り付けた金属化しフラックス処理したパッド１１に
制御される量のはんだ（単数または複ａ）をリフローさ
せることによって形成される。はんだ球ははんだ材料を
所定１ｖ含んでおり、そして、基板１２のパッド１１の
表面からの全高Ｈを有している。
第２図の断片斜視図で示したように、上に述べたはんだ
バンプ２５と２４は、それぞれ、基板２１と集積回路パ
ッケージ２２の両方の金属化パッドヘリフローされる。
図示のように、パッケージ２２は基板２１の上に位置づ
けられて、この基板２１の−Ｈに取り付けられる。パッ
ケージ２２と基板２１は、それぞれ、チップ担体及びプ
リント回路板の実施例とすることができる。基板２１の
パッドはパッケージ２２のパッドと数が同じで１直線上
に整列されている。パッケージ２２と基板２１のパッド
に付着されるはんだバンプの側方整列はピン２６により
制御される。このピンは、図示のように、パッケージ２
２のコーナーにあるパッドに接着されている。これらの
ピンは直径の減少した端部を有し、この端部は基板２１
の整列穴２８にはまり、そして、このピンは、更に、は
んだハングか溶融して合着したときに基板２１の表面に
休止する肩２７を実現する。このピンの肩の高さははん
だリフロー組み付けに続きパッケージと基板との間の最
終の分離距離、従って、はんだ継手の高さを決定する。
以下述べるように、パッケージと基板のバットの直径の
制御、これらのバットに付着されるはんだ量の制御、及
び、パッケージと基板の間の最終の分離距離の制御によ
り、制御される所定の形状のはんだ継手か得られる。こ
の方法に必要なはんだ付着物の量又は大きさは、最終の
はんだ継手の接合高さの寸法よりも小さい直径寸法を持
つ単一のはんだ球でパッケージと基板のはんだ付着物の
両方か実現されるという点て適当てあろう。
この発明によるはんだ継手を製造する１つのはんた組み
付は方法は第３図、第４図及び第５図に関して容易に確
認することかてきる。第３図のプロセスの図で説明する
ように、はんだ球はプロセス段階３１と３２の通りはん
だハンプ技術を用いてパッケージと基板の両方の金属化
されフラックス処理されたバットにリフローされる。プ
ロセスステップ３３の通りハンプ付パッケージとハング
付基板の両方にフラックスが与えられてリフロ一時のは
んだ球の表面エネルギー又は表面張力を減少させ、従っ
て、プロセスを促進する。この表面張力は結果として生
じるはんだ継手の形状を制御する場合の主なファクタで
ある。
第４図の断面図て示したように、ハング付パッケージ４
２２は第３図のプロセス・ステップ３４によって、ハン
プ付基板４２１の上に整列されて、パッド４１２と４１
３及びこれに関連するパッケージと基板の両方のはんた
バンブ４１４と４１５が互いに良好に整合されるように
する。整列はこの例示的な実施例においてはパッケージ
のコーナーに取り付けたピン４３０により達成される。
このピンは基板の穴４２３にはまる減少した直径部分４
３１を有している０図示のように、パッケージ４２２の
高さＨＰのはんだハング４１５は第３図の段３５による
基板４２１の高さＨのはんだバンプ４１４に接触する。
組立体全体は次にｆｉｓ　３　ｕのプロでス段３６の通
り凝縮加熱のような適当な形の加熱を受ける。この加熱
は接触はんだハングが互いにとけあって合着して第５図
に示したようにはんだ継手５５０を形成するに適当なも
のである０両方のはんだ珠が融けるに従って、両方のは
んだ球は合着して１つの溶融量となる。この溶融が起こ
るときに、結果として生じる溶融はんだ継手の表面張力
と重力によりパッケージ５２２は基板５２１の方へ引っ
張られて制御された形状を持つはんだ継手が形成される
。
結果として生じるはんだ継手の形状は第３図のステップ
３７によって知られるようにパッケージと基板との間の
最終分離距離を機械的に制御することによって制御され
る。第５図でＨＪと示した接続高さの最終分離距離は、
第５図に示したように基板５２１の表面に最終的に隣接
する整合ビンの肩５３２（第４図には又４３２としても
示しである）により制限される。第５図に示したように
、継手高さＨＪは一般的には、パッケージと基板との最
終分離距離を機械的に制御しない他の組み付は技術によ
って得られるものよりも大きい。
継手高さＨは個々の球の高さＨＰとＨＳの和一重複寸法
ΔＨ（第４図）である。重複寸法△Ｈは以下の説明から
明らかなように、はんだ継手の製造性を決定する場合の
重要なパラメータである。上記の、リフロ一時に、関連
するはんだバンブの合着とパッケージと基板の接近はパ
ッケージに対する基板の曲りの場合に好都合である。こ
れは、パッケージか基板上に配置されたときに最初接着
しないはんだバンプか最終的には接触して組み付は工程
中に溶融することかてきるからである。重複寸法ΔＨか
大きくなるとこの方法を実施する場合に球の大きさ又は
パッドの大きさの非−様性を収容する容量か大きくなる
。
例示的な実施例はパッケージと基板の両方のはんだハン
グとバットか同じ大きさであるということを示すか、こ
れは方法の要件ではない、、実際、大きさの等しくない
はんだバンプ及び（又は）金属化バットを使用して以下
に述べるように特定のはんだ継手形状を達成することか
できる。
第６図、第７図、第８図及び第９図は所望パラメータを
適当に選択することによって達成することかできるいく
つかの代表的なはんだ継手形状を示す。第６図て、砂時
計の形状又は負の曲率を持つはんだ継手６５０か示され
ており、第７図て、はんた継手７５０はほぼ完全な円筒
形又は零曲率を有している。正の曲率を持つ樽形状の継
手８５０は第８図に示してあって、又第５図にも示した
。第９図て、丸い切頭円錐形状を持つはんた継手９５０
は、それぞれ、パッケージ９２２と基板９２１の異なる
大きさの金属化バット９１１と９１２を用いることによ
って達成される。
はんだ継手の幾何学的形状は特定の重要な設計パラメー
タの制御によって精密制御かてきる。これらのパラメー
タははんだ継手て使用されるような小さい量のはんだの
場合に表面張力の影響は、はんだ継手の自由表面の最終
形状を決定する場合に重力の影響よりも更に大きくなる
ということを示すことかてきる。従って、バットの大き
さ、制御される離間高さ及びはんだ量か一度決定される
と、継手の最終形状は決定される。従って、このプロセ
スにおける普通の制御ファクタはパッケージ及び基板の
バットの直径又は面積、最終継手の高さ、元のはんだ球
又はバンプの直径及び（又は）量、及び、これらか合着
てきることを補償するはんだの利用可能な重複部分より
なる。
はんだ継手の最終形状は、第６図、第７図及び第８図に
示すように、負の曲率から正の曲率にわたる断面形状を
とることかできる。然しなから、最終のはんだ継手の形
状は特定の定義可能な限界内に制限することかできる６
又、一定量の継手の場合、最小のはんだ継手の高さくＨ
、）か圧　１　ｎ 細限界により決定され、最大の継手高さくＨ）か張力限
界により決定される安定限　ａ　ｘ 界か存在する。更に、（重複刃に対応する）理論的な最
大継手高さ限界かあり、この限界を越えると関連するは
んだハンプはリフロ一時に接触せず合着しなくなる。
はんだ継手形状及び一様性への更に別の制限は寸法のば
らつき及び高歩留りプロセスに対する希望のような実際
の製造上の考慮すべき事柄により課される。寸法のばら
つきにはバットの大きさの許容誤差、はんだハングの量
、パッケージ又は基板の非平坦性による重複寸法のばら
つき、及び、最終の機械的な分離距離を与えるビンの寸
法の許容誤差が含まれる。
主に重要な考えられる継手形状の範囲ははんだ継手の自
由表面か放物線形状を有すると仮定されるモデルの解析
により良好な近似状態で決定することかてきる。このよ
うな解析の結果は第１Ｏ図のクラブに示しである。この
クラブては、はんだ継手に関する種々の無寸法形状曲線
か、ハングを形成するために使用される予め形成の球状
物の正規化寸法と正規化された離間高さ又は継手高さの
関数としてプロットしである。図の全ての寸法はバッド
の直径を基準にして正規化されている。この場合、バッ
トの寸法はパッケージと基板について同じであると仮定
している。
最終のはんだ継手の自由表面は第６図又は第８図のいず
れかて示したように放物線断面を有すると仮定している
。継手の放物線形状は第６図と第８図に示したように膨
らみのファクタＢに関して特定することかてき、このフ
ァクタは完全な円筒面の中心継手半径からのこの中心継
手半径の膨らみ又は曲りとして定義される。この放物線
の表現を用いると、はんだ継手の形状は、予め形成した
球形状の直径「ｄ」、膨らみＢ、最終継手高さＨＪ及び
等価バット直径Ｐにより表わされるものとしてはんだハ
ングの最初の量について特徴づけることかてきる。
１０１ないし１０７として示した曲線は表面張力により
形成されるはんだ継手の自由表面の一定の形状曲線を表
わす。これらの曲線は、Ｂか第６図と第８図と示した円
筒からの自由表面の最大のずれてあり、そして、Ｐかバ
ットの直径であるとした場合、２　Ｂ／Ｐにより定義さ
れる一定の正規化した膨らみファクタを持つ放物面に関
する上記の幾何学的考慮から得られる。例えば、形状曲
線１０３はこの曲線に関連する指示マイナス０．２を有
している。これは、第６図て示したように負の曲率又は
砂時計の形状を表わし、そして、２Ｂ／Ｐ＝−０，２で
あることを示す。指示Ｏを持つ形状曲線１０４は第７図
に示したように零の曲率又は円筒形状を表わす。形状曲
線１０５は指示子０．２を有し、これは、第８図に示し
たように正の曲率又は樽の膨らみ形状を表わし、この場
合は、２Ｂ／Ｐ＝＋０．２である。
それぞれ破断線及び崩壊線と表示した限界曲線１１１と
１１２は表面張力により形成されるはんだ継手の自由表
面の安定性により決められるはんた継手の形状の安定限
界を示す。第１０図の崩壊１！１１２により定義される
最小の安定遊学高さは次の式により近似される Ｂ＝−Ｈ 砂時計の形状の継手のガウス曲率か零に等しいときに継
手高さに関する安定上限か得られる。然しなから、準安
定の下方限界は継手を形成するはんだハングの自由表面
積か結果として生じるはんだ継手の自由表面積に等しい
ときに達成される。この準安定限界は第１０図に曲線１
１１により示しである。第１Ｏ図の安定曲線１１１と１
１２の間の領域は安定な溶融はんだ継手形状か存在する
物理的な存在領域を定義する。
第１Ｏ図の別の曲線１２１ないし１２９は上記の重複寸
法△Ｈ，重複比α、元のはんだハングの量か最終のはん
だ継手の量に等しくなければならないという事実に基づ
く重複曲線である。このαは曲線の中で次のごとく定義
される ΔＨ ８丁 曲線１２３に対するα＝−ｏ、ｉのような負のαの値は
、最終のはんだ継手の高さかパッケージと基板との間の
予め形成したはんだの分離距離を越え、一方、曲線１２
６に対するα＝０．２のような正の値は予めのはんだ付
けによる分離距離よりも小さいはんだの継手の高さを表
わす。
尚業者には容易に明らかであるが、設計パラメータの任
意の３つは任意に最初に選ばれ、そして、曲線の利用に
より、特定のはんだ継手の形状に対応する適当な第４番
目の設計パラメータを決定することかできる。重複器の
曲線１２４と崩壊線１１２は、等しい大きさのパッドに
あらかじめ形成した等しい大きさのものをもつパッケー
ジと基板の両方をはんたハンピングする上記の技術を用
いて得られる継手形状に関する物理的な存在領域を規定
する。この存在領域内て種々の継手形状を得ることがて
きる。
例示的な実施例ては円形のバットか示されたかこの発明
の範囲はパッケージ又は基板の円形なパッドの使用に制
限する意図はない。バットの大きさと形状の種々の組み
合せはパッケージと基板の両方で使用することができる
。正方形のパッド又はほぼ正方形の矩形のバッドの場合
は、非円形バットの等価直径か同じ面積を持つ円形バッ
ドの直径に等しい等価バッドの直径を使用することによ
って適度の近似で第１０図の設計曲線を使用することか
てきる。
この発明は、又、バットの直径又は等価な直径よりも大
きい直径を持つはんだハングを生じさせるはんだ量のバ
ットへの付着に限定されると考えられるべきてはない。
現存の技術に対する重要な改良である継手形状を提供す
るためには、相当のはんだ量かバットに付着されること
か必要である。用語である「相当」は、ここては、リフ
ローの場合、バッドの表面から測定される最大の高さか
少なくともバッドの等価な直径の１０％であるバンプを
形成する、はんだの量を、バットに付着されるはんだ量
か越えることを意味するために使用した。従って、はん
だの相当の量は、はんたメッキ又は熟ガスはんたレベリ
ングのようなプリント配線板に使用される従来のはんだ
コーティング技術によって普通提供されるはんだ量を一
般的には十分に越えるものである。
この発明の原理を実施する他のはんだ岩手組み付は方法
は第１１図のプロセス図に詳細に説明しであると゛とも
に第１２図と第１３図に図解しである。このプロセスの
場合、第１１図のステップ１１３１と１１３２に示した
ように、第１２図に示したパッケージ・バット１２１４
は制御される量のはんだ球１２１５でハンプされ、そし
て、はんだペースト１２１７の制御される量はステンシ
ル又は他の適当な技術によって基板のパッド１２１６に
付着される。次にフラックスか第１１図のステップ１１
３３てはんだバンブに与えられて、表面エネルギを活性
化する。このハンプ付きでフラックスを加えられたパッ
ケージは次に基板上に近かれ、このパッケージのバット
１２１４は第１１図にプロセス・ステップ１１３４の通
りに基板バット１２１６と整合される。これは第１２図
に示しである。この第１２図はパッケージのバット１２
１４のはんたハンプ１２１５か、はんたペースト１２１
７の円盤状付着物で覆われている関連の基板パッド１２
１６と整列されていることを示す。パッケージと基板は
、第１２図に示すように、パッケージ１２２２のコーナ
ーに取り付けられて基板１２２１に休止する支持柱１２
３０により一定の距離に離して保持され、それにより、
第１１図のプロセス・ステップ１１３１て要求される離
隔制御を行なう。これらの支持柱１２３０は又プロセス
・ステップ１１３４て要求される側方整列を行なう。プ
ロセス・ステップ１１３６て示したように、この組立体
は焼かれてはんだペーストからガスを放出し、そして、
凝縮又は他の適当な手段により加熱される。この場合に
は、第１２図に示した円盤状のパンク・ペーストの付着
物１２１７は半球形状に合着する傾向あり、その結果と
してパッケージの溶融はんたバンプ１２１５と接触して
融合し、それによりはんた継手１３５０を形成する。第
１３図に示したように、（第１２図に１２３０としてす
でに示した）支持柱１３３０は第１１図のプロセス・ス
テップ１１３７で要求したパッケージと基板とのあいた
の最終分離距離の制御を行う。
はんだペーストのステンシルによる円盤形状の付着物の
大きさは、このはんだ形状の付着物か溶融されるときに
所定の大きさの等価な球形状を取るように最初に選ばれ
る。この等価なはんだの球状の大きさに対しステンシル
によるハンダペーストの円盤の大きさの等価なことは第
１４図のグラフの曲線１４０１ないし１４０５に与えら
れる。
この場合、個々の曲線は図示のように５から２５ミルま
ての範囲の円盤状の特定のハンダペーストの厚さに当て
はまるものである。この特定の曲線では、はんだペース
トの金属部分は体積て０．４であると仮定している。は
んだペーストの円盤の特定厚か与えれると、円盤の特定
直径は球状のはんだの等価な直径に直接関連付けること
ができ。
そして、第１Ｏ図の曲線かはんだ継手の形状の設計のた
めに使用される。
この発明の原理を実施する多くの種々の装置か第１５図
ないし第２１図に示しである。第１５図の装置では、パ
ッケージ１５２２と基板１５２１の両方のバットははん
だペースト１５２３を塗布されていて、尖った離隔体１
５３０は最終の継手高さを決定するために使用されて、
はんだのりフロー中に側方の整合を維持する。第１６図
で、パッケージ１６２２は平坦化されたはんだ球又はハ
ンプ１６２３を有し、一方、基板１６２１は球状のはん
だバンプ１６２４を有している。ハング１６２３の平坦
化により尖ったコーナー・ピン１６２５は基板１６２１
に接触することかてき、そして、最終継手高さを決定す
る外にはんだリフロー前に側方整列を維持することかで
きる。
第１７図のパッケージ１７２２と基板１７２１の両方は
平坦化されたはんだバンブと尖った離隔体１７３０を有
している。第１８図のパッケージ１８２２のはんたハン
プ１８２４はリフロー前に基板１８２１のはんだペース
ト１８２３に休止している状態か示されている。このは
んだペーストは粘着性かありその粘着性によりパッケー
ジ１８２２と基板１８２１との間において側方の整列か
維持される。リフロー後のパッケージと基板との間の最
終の分離は鈍いコーナーピン１８２５により制御される
。
パッケージ１９２２と基板１９２１の両方の平坦化され
たはんたバンプ１９２３は初期の分離を与えるために第
１９図において互いに休止している状態で示しである。
平坦化されたハンプの粘着性あるフラックスにより所望
の側方整列状態か維持される。はんたリフローの後、離
隔体１９２５は最終の継手高さを決定する。
パッケージ２０２２のカップ状のはんだ付着物２０２３
は、初期の分離と側方整列の両方を提供する仕方て第２
０図の基板２０２１のはんた球２０２４に休止して示し
である。コーナー・ビン２０２５は、はんたリフロー後
のパッケージ２０２２と基板２０２１との間の最終分離
距離を制御する。
第２１図て、離隔体２１３０は基板２１２１に取り付け
て示してあり、そして、固定部材２１３１は側方整列を
提供する。
ち業者に容易に明らかなごとく、上記のはんだ継手組み
付は方法は、この発明の実際面を具体化することのてき
る多くの方法の例示的な例に過ぎない。例えば、ここに
開示の技術はプリント配線板に対するセラミック・モジ
ュールの取り付け、又は、いわゆる「フリップ・チップ
」モードで基板に集積回路チップを直接はんだ組み付け
する場合にも適用可能である。この発明の範囲内の他の
多くの変形例は当業者に容易に明らかであろう。
【図面の簡単な説明】
第１図は基板又はパッケージに接着された切頭球状はん
たハンプの断面図てあり、 第２図ははんだ組み付は操作前に基板のはんだハンプ付
バッドの上に配置されたはんだバンプ付集積回路パッケ
ージの断片的な斜視図であり、第３図はこの発明の原理
に従ってパッケージと基板の両方のはんだハングを用い
てはんだ継手を作る場合のプロセス・ステップを示す図
であり、第４図はりフローはんだ付けの前にはんだバン
プ付基板に位置決めされたはんだハンプ付パッケージの
断面図てあり、 第５図はリフローされたはんだ継手により互いに接合さ
れたパッケージと基板の断面図てあり、第６図、第７図
、第８図及び第９図ははんだ継手か制御されて取ること
かできる種々の他の形状の断面図を表わし、 第１０図は結果として生じるはんだ継手の形状特性に対
しはんだの琺の直径及びバットの直径を関連付けるグラ
フであり、 第１１図ははんだハンプとはんだペーストの混合技術を
使用してはんだ継手を作る場合のプロセス・ステップを
示す図てあり、 第１２図はりフローはんだ付けの前にはんだペーストの
付着物を持つ基板に接合されるように位と決めされた予
備ハンプ付パッケージの断面図てあり、 第１３図はりフローはんだ継手により共に接合されたパ
ッケージと基板の断面図であり、第１４図は一定の直径
のはんだ球に対し一定の直径と高さのはんだペーストの
付着物の容積か等価であることを示すグラフてあり、 第１５図はパッケージと基板の両方のパッドに付着され
たはんだペーストを持つ、互いに接合されるように位置
決めされたパッケージと基板の断面図てあり、 第１６図は、互いに接着されるように位置決めされたパ
ッケージと基板（このパッケージは平坦化されたはんだ
ハンプを有し、この基板は球状のはんだバンプを有する
）の断面図てあり、第１７図は互いに接合されるように
位置決めされたパッケージと基板（このパッケージと基
板の両方は平坦化されたはんだハンプを有する）の断面
図てあり、 第１８図は互いに接合されるように位置決めされたパン
ケージと基板（このパッケージのはんた球は基板のはん
だペーストの中に入れられている）の断面図てあり、 第１９図は互いに接合されるように位置決めされたパッ
ケージと基板（このパッケージと基板は平坦化されたは
んだ球を有する）の断面図てあり、 第２０図は互いに継手されるように位置決めされたパッ
ケージと基板（このパッケージと基板は基板のはんだ球
を補足するパッケージのカップ状のはんだ付着物を有す
る）断面図てあり、そして、 第２１図は互いに継手されるように位置決めされたパッ
ケージと基板（このパッケージと基板の両方にははんだ
疎か付着されている）の断面図である。 （主要部分の符号の説明） はんたハンプ　　　　　　　　　　・・・ｌＯ、フラッ
クス処理の金属化バッド　　・・・１１、パッケージ又
は基板　　　　　　　・・・工２）基板　　　　　　　
　　　　　　　・・・２１、集積回路パッケージ　　　
　　　　・・・２２）整合穴　　　　　　　　　　　　
　・・・２３゜肩　　　　　　　　　　　　　　　　　
　　・　・　・　２７．５３２）バット　　　　・・・
４１２．４１３．９１１．９１２）１２１４　、　ｌ　
２１６、 はんたハンプ　　　・・・２４．２５．４１４．４１５
、７５０、１２１５． １６２３、　１６２４　、１８２４． １９２３　、２０２３　、２０２４、 基板　　　　　・・・４２１．５２１．９２１、ｌ　２
２１　、１５２１　、１６２２゜ｌ　８２１　、１９２
１　、２０２１　　、２　ｌ　２１パッケージ　　・・
・４２２．５２２．９２２）ｌ　２２２）　ｌ　５２２
）　ｌ　７２２．１８２２）２０２２） 穴　　　　　　　　　　　　　　　　　　　　　　　・
　・　・　４２３、ピン　　　・・・４３０．１６２５
．１８２５．２　ｏ　２５、 はんだ継手　　・・・６５０．７５０．８５０．９５０
　、１３５０ はんだペースト　　・・・１２１７．１５２３．１８２
３゜ 支持柱　　　　　・・・１２３０．１３３０、離隔体　
・・・１５３０．１７３０．１９２５．２　ｌ　３０　
、 固定部材　　　　　　　　　　　・・・２１３１゜出願
人　　アメリカン　テレフォン　アンドテレクラフ　カ
ムパニー く澁” 安　　　井　　　幸　　　−−Ｊゼ−ｆ・九−４ 井　　　上　　　義　　　雄［／ ＦＩＧ、／ ＦＩＧ、２ ＦＩＧ、Ｊ Ｆ／（２，６ＦＩＧ、７ ＦＩＧ、１０ 丁Ｅ埠艶イしし６手りの犬１ざ（＝Ｉ／Ｐ）ＦＩＧ、／
４ （よんイビペー３１−イ’Ｔｈ’ｉ”！のａＰ、　（ミ
１し）ＦＩＧ、／／ Ｆ／に、／２ ＦＩＣ，１３ ＦＩＣ，１５ ＦＩＧ、／６ ＦＩＣ，／７

Claims (10)

    【特許請求の範囲】
  1. （１）パッケージと基板を接合するためのはんだ継手を
    形成する方法であって、 パッケージの個々のパッド（このパッドの各々は所定の
    制御される大きさと形状を有する）にはんだの相当の所
    定の制御される量を付着し、基板の個々のパッド（この
    パッドの各々は所定の制御される大きさと形状を有する
    ）にはんだの相当の所定の制御される量を付着し、 前記パッケージの個々のパッドを関連する前記基板の個
    々のパッドと揃うように互いに前記基板と前記パッケー
    ジを隣接して側方に位置決めし、各対のパッドの前記所
    定の制御されるはんだ量が溶融時互いに接触して合着す
    ることができるように十分に小さい最初の垂直方向の距
    離を前記パッケージと前記基板との間に確立し、 各関連する対のパッドの前記第１と第２のはんだ量が溶
    融して合着し、それにより、前記パッケージのパッドと
    これに関連する前記基板のパッドとの間にはんだ継手を
    形成するように、前記パッケージと前記基板の組立体に
    十分な熱を加えて所定のリフロー温度を達成し、及び 前記はんだ継手の各々の固化形状を制御するために溶融
    はんだ継手が形成された後に前記パッケージと前記基板
    との間に所定の制御される最終分離距離を維持すること
    を特徴とするはんだ継手の形状の制御方法。
  2. （２）特許請求の範囲第１項に記載のはんだ継手を形成
    する方法であって、 パッケージの個々のパッドに相当の所定の制御される量
    のはんだを付着する段階において、前記相当の所定の制
    御される量のはんだがほぼ球形状を持つはんだバンプと
    して前記パッケージの個々のパッドに付着されることを
    特徴とするはんだ継手の形状の制御方法。
  3. （３）特許請求の範囲第１項に記載のはんだ継手を形成
    する方法であって、 基板の個々のパッドに相当の所定の制御される量のはん
    だを付着する段階において、前記相当の所定の制御され
    る量のはんだがほぼ球形状を持つはんだバンプとして前
    記基板の個々のパッドに付着されることを特徴とするは
    んだ継手の形状の制御方法。
  4. （４）特許請求の範囲第１項に記載のはんだ継手を形成
    する方法であって、 前記パッケージと基板との間に最初の垂直方向の分離距
    離を確立する段階は、はんだリフローの後に前記基板と
    前記パッケージとの間に制御される最終分離距離よりも
    大きい第１の垂直方向分離距離を熱を加える前に選択す
    ることを含むことを特徴とするはんだ継手の形状の制御
    方法。
  5. （５）特許請求の範囲第４項に記載はんだ継手を形成す
    る方法であって、 前記基板とパッケージを側方に位置決めする段階は所望
    の側方への位置決めを確実に維持するために機械装置を
    使用する段階を有することを特徴とするはんだ継手の形
    状の制御方法。
  6. （６）特許請求の範囲第１項に記載のはんだ継手を形成
    する方法であって、 最初の垂直方向の分離距離を確立する段階が機械手段を
    利用することを含むことを特徴とするはんだ継手の形状
    の制御方法。
  7. （７）特許請求の範囲第５項に記載のはんだ継手を形成
    する方法であって、 前記基板とパッケージを側方に位置決めする段階が、所
    望の側方位置決めを維持するために、前記パッケージに
    取り付けたピンを利用すると共に前記基板の穴にこのピ
    ンを通す段階を有することを特徴とするはんだ継手の形
    状の制御方法。
  8. （８）特許請求の範囲第７項に記載のはんだ継手を形成
    する方法であって、 所定の制御される最終分離距離を維持する段階が、最終
    分離距離を制御するためにはんだリフローの後に前記基
    板に休止する肩部を前記ピンに加えることを含むことを
    特徴とするはんだ継手の形状の制御方法。
  9. （９）特許請求の範囲第１項に記載のはんだ継手を形成
    する方法であって、 前記基板と前記パッケージとの間に最初の垂直方向の分
    離距離を確立する段階が、第１の制御される量のはんだ
    （複数）のうちの特定のものとこれに関連する第２の制
    御される量のはんだ（複数）の物理的接触の利用を含む
    ことを特徴とするはんだ継手の形状の制御方法。
  10. （１０）特許請求の範囲第９項に記載のはんだ継手を形
    成する方法であって、 側方位置決めを維持するために機械装置を使用する段階
    が、はんだ継手が固化した後に結果として生じる組立体
    から除かれる補助固定部材を利用する段階を有すること
    を特徴とするはんだ継手の形状の制御方法。
JP62133555A 1986-05-30 1987-05-30 はんだ継手の形状の制御方法 Expired - Lifetime JP2559408B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86898886A 1986-05-30 1986-05-30
US868988 1986-05-30

Publications (2)

Publication Number Publication Date
JPS6312142A true JPS6312142A (ja) 1988-01-19
JP2559408B2 JP2559408B2 (ja) 1996-12-04

Family

ID=25352719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62133555A Expired - Lifetime JP2559408B2 (ja) 1986-05-30 1987-05-30 はんだ継手の形状の制御方法

Country Status (2)

Country Link
EP (1) EP0248566A3 (ja)
JP (1) JP2559408B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001160436A (ja) * 1999-10-19 2001-06-12 Berg Technol Inc 電気コネクタ
CN1102437C (zh) * 1999-05-24 2003-03-05 中国科学院山西煤炭化学研究所 一种合成甲醇催化剂
JP2005203468A (ja) * 2004-01-14 2005-07-28 Seiko Epson Corp 電子装置及びその製造方法
JP2009267117A (ja) * 2008-04-25 2009-11-12 Nec Corp 半導体装置、基板、及び半導体装置の実装方法
JP2010147120A (ja) * 2008-12-17 2010-07-01 Tamura Seisakusho Co Ltd ギャップ制御用はんだバンプ構造
JP2012165029A (ja) * 2000-03-13 2012-08-30 Dainippon Printing Co Ltd 回路部材の製造方法
JP2019192667A (ja) * 2018-04-18 2019-10-31 新光電気工業株式会社 半導体装置及びその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574629A (en) * 1989-06-09 1996-11-12 Sullivan; Kenneth W. Solderless printed wiring devices
US5251806A (en) * 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
DE4020048A1 (de) * 1990-06-23 1992-01-02 Ant Nachrichtentech Anordnung aus substrat und bauelement und verfahren zur herstellung
DE69410168T2 (de) * 1993-06-24 1998-11-05 Toshiba Kawasaki Shi Kk Elektronische Schaltungsanordnung
JP3152834B2 (ja) * 1993-06-24 2001-04-03 株式会社東芝 電子回路装置
US5346118A (en) * 1993-09-28 1994-09-13 At&T Bell Laboratories Surface mount solder assembly of leadless integrated circuit packages to substrates
US5591941A (en) * 1993-10-28 1997-01-07 International Business Machines Corporation Solder ball interconnected assembly
US5957370A (en) * 1997-01-10 1999-09-28 Integrated Device Technology, Inc. Plating process for fine pitch die in wafer form
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
JP4154397B2 (ja) * 2005-02-25 2008-09-24 富士通株式会社 電子装置及びスタンドオフ部材及び電子装置の製造方法
DE102018215672A1 (de) * 2018-09-14 2020-03-19 Continental Automotive Gmbh Verfahren zur Herstellung einer Leiterplattenanordnung und Leiterplattenanordnung
US20220078919A1 (en) * 2019-04-15 2022-03-10 Hewlett-Packard Development Company, L.P. Printed circuit boards with electrical contacts and solder joints of higher melting temperatures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143838A (en) * 1981-02-27 1982-09-06 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS57173953A (en) * 1981-04-21 1982-10-26 Seiko Epson Corp Semiconductor device
JPS60119737A (ja) * 1983-11-25 1985-06-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 背高半田接続体を形成する方法
JPS616833A (ja) * 1984-06-20 1986-01-13 Matsushita Electric Ind Co Ltd 実装体の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57143838A (en) * 1981-02-27 1982-09-06 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS57173953A (en) * 1981-04-21 1982-10-26 Seiko Epson Corp Semiconductor device
JPS60119737A (ja) * 1983-11-25 1985-06-27 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 背高半田接続体を形成する方法
JPS616833A (ja) * 1984-06-20 1986-01-13 Matsushita Electric Ind Co Ltd 実装体の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1102437C (zh) * 1999-05-24 2003-03-05 中国科学院山西煤炭化学研究所 一种合成甲醇催化剂
JP2001160436A (ja) * 1999-10-19 2001-06-12 Berg Technol Inc 電気コネクタ
JP2012165029A (ja) * 2000-03-13 2012-08-30 Dainippon Printing Co Ltd 回路部材の製造方法
JP2005203468A (ja) * 2004-01-14 2005-07-28 Seiko Epson Corp 電子装置及びその製造方法
US7342179B2 (en) 2004-01-14 2008-03-11 Seiko Epson Corporation Electronic device and method for producing the same
JP2009267117A (ja) * 2008-04-25 2009-11-12 Nec Corp 半導体装置、基板、及び半導体装置の実装方法
JP2010147120A (ja) * 2008-12-17 2010-07-01 Tamura Seisakusho Co Ltd ギャップ制御用はんだバンプ構造
JP2019192667A (ja) * 2018-04-18 2019-10-31 新光電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0248566A2 (en) 1987-12-09
EP0248566A3 (en) 1990-01-31
JP2559408B2 (ja) 1996-12-04

Similar Documents

Publication Publication Date Title
US4878611A (en) Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
JPS6312142A (ja) はんだ継手の形状の制御方法
US6251766B1 (en) Method for improving attachment reliability of semiconductor chips and modules
US6109507A (en) Method of forming solder bumps and method of forming preformed solder bumps
US5154341A (en) Noncollapsing multisolder interconnection
US5233504A (en) Noncollapsing multisolder interconnection
JP4720438B2 (ja) フリップチップ接続方法
JPH09134934A (ja) 半導体パッケージ及び半導体装置
US6386436B2 (en) Method of forming a solder ball
JP2001085470A (ja) 半導体装置及びその製造方法
US5868304A (en) Socketable bump grid array shaped-solder on copper spheres
JP2581456B2 (ja) 部品の接続構造及びその製造方法
JP2003100809A (ja) フリップチップ実装方法
JP3565092B2 (ja) 半導体装置の製造方法
JPH09246319A (ja) フリップチップ実装方法
JP3022151B2 (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JPH10209591A (ja) 配線基板
JP3544439B2 (ja) 接続ピンと基板実装方法
JP3707516B2 (ja) 半導体素子の実装方法、およびこれに使用する素子実装用シート
JPH08316619A (ja) プリント配線板及びその製造方法
JP3175786B2 (ja) フリップチップの実装方法
US6070782A (en) Socketable bump grid array shaped-solder on copper spheres
JP2002057242A (ja) エリアアレイ型半導体パッケージ
JPH11126863A (ja) 配線基板およびその製造方法