JP4154397B2 - 電子装置及びスタンドオフ部材及び電子装置の製造方法 - Google Patents
電子装置及びスタンドオフ部材及び電子装置の製造方法 Download PDFInfo
- Publication number
- JP4154397B2 JP4154397B2 JP2005051321A JP2005051321A JP4154397B2 JP 4154397 B2 JP4154397 B2 JP 4154397B2 JP 2005051321 A JP2005051321 A JP 2005051321A JP 2005051321 A JP2005051321 A JP 2005051321A JP 4154397 B2 JP4154397 B2 JP 4154397B2
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- substrate
- mounting
- electronic device
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
半導体回路と、前記半導体回路が上面に配置されたパッケージ基板と、加熱されることにより溶融する半田で形成され、前記パッケージ基板の下面に配置されるとともに、前記電極上に載置された後に加熱されて溶融する前記半田の表面張力による前記電極に対する自己整列作用により、前記実装基板に対する前記パッケージ基板が位置決めされる端子部を備えた半導体装置と、
前記複数の装着孔のいずれかに挿入される挿入部と、前記パッケージ基板が前記実装基板に対して所定の高さを維持するように前記パッケージ基板の周縁部において相対変位可能に当接するとともに、前記パッケージ基板を前記実装基板上に支持する支持部を備えた複数の高さ維持部材を有することを特徴とするものである。
前記電子装置において、
前記支持部の前記パッケージ基板と当接する当接面は、平滑面で形成されることを特徴とするものである。
前記電子装置において、
前記装着孔に挿入される前記挿入部の先端は、円錐台状に形成されることを特徴とするものである。
複数の装着孔と上面に形成された電極を有する実装基板と、半導体回路が上面に配置されたパッケージ基板の下面に配置されるとともに、半田で形成されることにより、前記電極上に載置された後に加熱され溶融する前記半田の表面張力による前記電極に対する自己整列作用により、前記実装基板に対する前記パッケージ基板の位置決めを行う端子部を備えた半導体装置を有する電子装置を支持する高さ維持部材群において、
前記複数の装着孔のいずれかに挿入される挿入部と、前記パッケージ基板が前記実装基板に対して所定の高さを維持するように前記パッケージ基板の周縁部において相対変位可能に当接すると共に、前記パッケージ基板を前記実装基板上に支持する支持部を備えた複数の高さ維持部材を有することを特徴とする高さ維持部材群である。
複数の装着孔と上面に形成された電極を有する実装基板と、半導体回路が上面に配置されたパッケージ基板の下面に配置されるとともに、半田で形成されることにより、前記電極上に載置された後に加熱され溶融する前記半田の表面張力による前記電極に対する自己整列作用により、前記実装基板に対する前記パッケージ基板の位置決めを行う端子部を備えた半導体装置を有する電子装置の製造方法において、
前記複数の装着孔のいずれかに挿入される挿入部と、前記パッケージ基板が前記実装基板に対して所定の高さを維持するように前記パッケージ基板の周縁部において相対変位可能に当接するとともに、前記パッケージ基板を前記実装基板上に支持する支持部を備えた複数の高さ維持部材を、前記実装基板上に形成された装着孔に挿入するステップと、
前記高さ維持部材の前記支持部と対向するように、前記パッケージ基板を前記実装基板に載置するステップと、
前記パッケージ基板と前記実装基板との間に前記高さ維持部材が介在した状態で加熱を行うステップと、
前記半導体装置を前記実装基板に接合するステップを有することを特徴とするものである。
Array)タイプのパッケージ構造を有しており、半導体チップ25,パッケージ基板26,リッド27,及びバンプ28等により構成されている。半導体チップ25は高速化されたチップであり、よって稼働時に多量の熱が発生するチップである。この半導体チップ25は、パッケージ基板26の上面にフリップチップ接合されている。更に、フリップチップ接合された半導体チップ25とパッケージ基板26との間には、接合信頼性を高めるためにアンダーフィルレジン34が配設されている。
(付記1)
バンプを有するパッケージ基板を有する半導体装置と、
該半導体装置がフリップチップ接合される実装基板と、
前記パッケージ基板が前記実装基板に対して所定のスタンドオフを有するよう、前記パッケージ基板を前記実装基板上に支持するスタンドオフ機構とを有する電子装置において、
前記スタンドオフ機構は、
前記実装基板に形成された装着孔と、
前記装着孔に挿入される挿入部と、前記スタンドオフに対応した高さを有すると共に前記パッケージ基板に相対変位可能に当接してこれを支持するスタンドオフ部とを有するスタンドオフ部材とを設けてなることを特徴とする電子装置。(1)
(付記2)
付記1記載の電子装置において、
前記スタンドオフ部の前記パッケージ基板と当接する当接面は、扁平な平滑面であることを特徴とする電子装置。(2)
(付記3)
付記1または2記載の電子装置において、
前記装着部の先端部にテーパ面を形成したことを特徴とする電子装置。(3)
(付記4)
付記1乃至3のいずれか1項に記載の電子装置において、
前記半導体装置はBGAタイプであることを特徴とする電子装置。
(付記5)
付記1乃至4のいずれか1項に記載の電子装置において、
前記半導体装置の上部には、該半導体装置を前記実装基板に向け付勢する付勢部材が配設されていることを特徴とする電子装置。
(付記6)
半導体装置を構成するパッケージ基板が実装基板に対して所定のスタンドオフを有するよう、前記パッケージ基板と前記実装基板との間に介装されるスタンドオフ部材であって、
前記実装基板に形成された装着孔に挿入される挿入部と、
前記スタンドオフに対応した高さを有すると共に前記パッケージ基板に相対変位可能に当接してこれを支持するスタンドオフ部とを有することを特徴とするスタンドオフ部材。(4)
(付記7)
付記6記載のスタンドオフ部材において、
前記スタンドオフ部の前記パッケージ基板と当接する当接面は、扁平な平滑面であることを特徴とするスタンドオフ部材。
(付記8)
付記6または7記載のスタンドオフ部材において、
前記装着部の先端部にテーパ面を形成したことを特徴とするスタンドオフ部材。
(付記9)
付記6乃至8のいずれか1項に記載のスタンドオフ部材を用い、半導体装置を実装基板に対し、前記半導体装置のパッケージ基板と前記実装基板とが所定のスタンドオフを有するようフリップチップ接合する電子装置の製造方法において、
前記実装基板に形成されている装着孔に前記スタンドオフ部材を挿入する工程と、
前記スタンドオフ部材の前記スタンドオフ部と対向するよう、前記パッケージ基板を前記実装基板に載置する工程と、
前記パッケージ基板と前記実装基板との間に前記スタンドオフ部材が介在した状態で加熱処理を行い、前記半導体装置を前記実装基板にフリップチップ接合する工程とを有することを特徴とする電子装置の製造方法。(5)
22 半導体装置
23 システムボード
24 ヒートシンク
25 半導体チップ
26 パッケージ基板
28 バンプ
40 スタンドオフ機構
41 スタンドオフ部材
42 装着孔
43 スタンドオフ部
44 挿入部
45 テーパ部
47 エンボステープ
50 当接面
Claims (8)
- 電極が上面に形成されるとともに、複数の装着孔が形成された実装基板と、
半導体回路と、前記半導体回路が上面に配置されたパッケージ基板と、加熱されることにより溶融する半田で形成され、前記パッケージ基板の下面に配置されるとともに、前記電極上に載置された後に加熱されて溶融する前記半田の表面張力による前記電極に対する自己整列作用により、前記実装基板に対する前記パッケージ基板が位置決めされる端子部を備えた半導体装置と、
前記複数の装着孔のいずれかに挿入される挿入部と、前記パッケージ基板が前記実装基板に対して所定の高さを維持するように前記パッケージ基板の周縁部において相対変位可能に当接するとともに、前記パッケージ基板を前記実装基板上に支持する支持部を備えた複数の高さ維持部材を有することを特徴とする電子装置。 - 前記電子装置において、
前記支持部の前記パッケージ基板と当接する当接面は、平滑面で形成されることを特徴とする請求項1記載の電子装置。 - 前記電子装置において、
前記装着孔に挿入される前記挿入部の先端は、円錐台状に形成されることを特徴とする請求項1又は2記載の電子装置。 - 前記電子装置はさらに、
前記半導体装置の上部に配置され、前記半導体回路が発生した熱を放熱する放熱板を有することを特徴とする請求項1乃至3のいずれか1項に記載の電子装置。 - 複数の装着孔と上面に形成された電極を有する実装基板と、半導体回路が上面に配置されたパッケージ基板の下面に配置されるとともに、半田で形成されることにより、前記電極上に載置された後に加熱され溶融する前記半田の表面張力による前記電極に対する自己整列作用により、前記実装基板に対する前記パッケージ基板の位置決めを行う端子部を備えた半導体装置を有する電子装置を支持する高さ維持部材群において、
前記複数の装着孔のいずれかに挿入される挿入部と、前記パッケージ基板が前記実装基板に対して所定の高さを維持するように前記パッケージ基板の周縁部において相対変位可能に当接すると共に、前記パッケージ基板を前記実装基板上に支持する支持部を備えた複数の高さ維持部材を有することを特徴とする高さ維持部材群。 - 前記高さ維持部材群において、
前記支持部の前記パッケージ基板と当接する当接面は、平滑面で形成されることを特徴とする請求項5記載の高さ維持部材群。 - 前記高さ維持部材群において、
前記装着孔に挿入される前記挿入部の先端は、円錐台状に形成されることを特徴とする請求項5又は6記載の高さ維持部材群。 - 複数の装着孔と上面に形成された電極を有する実装基板と、半導体回路が上面に配置されたパッケージ基板の下面に配置されるとともに、半田で形成されることにより、前記電極上に載置された後に加熱され溶融する前記半田の表面張力による前記電極に対する自己整列作用により、前記実装基板に対する前記パッケージ基板の位置決めを行う端子部を備えた半導体装置を有する電子装置の製造方法において、
前記複数の装着孔のいずれかに挿入される挿入部と、前記パッケージ基板が前記実装基板に対して所定の高さを維持するように前記パッケージ基板の周縁部において相対変位可能に当接するとともに、前記パッケージ基板を前記実装基板上に支持する支持部を備えた複数の高さ維持部材を、前記実装基板上に形成された装着孔に挿入するステップと、
前記高さ維持部材の前記支持部と対向するように、前記パッケージ基板を前記実装基板に載置するステップと、
前記パッケージ基板と前記実装基板との間に前記高さ維持部材が介在した状態で加熱を行うステップと、
前記半導体装置を前記実装基板に接合するステップを有することを特徴とする電子装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005051321A JP4154397B2 (ja) | 2005-02-25 | 2005-02-25 | 電子装置及びスタンドオフ部材及び電子装置の製造方法 |
US11/132,193 US7838987B2 (en) | 2005-02-25 | 2005-05-19 | Electronic device, standoff member, and method of manufacturing electronic device |
EP05253087A EP1699079B1 (en) | 2005-02-25 | 2005-05-19 | Electronic device with a standoff member and method of manufacturing such an electronic device |
DE602005021199T DE602005021199D1 (de) | 2005-02-25 | 2005-05-19 | Elektronische Vorrichtung mit Abstandhalter und Verfahren zur Herstellung solch einer elektronischen Vorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005051321A JP4154397B2 (ja) | 2005-02-25 | 2005-02-25 | 電子装置及びスタンドオフ部材及び電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237369A JP2006237369A (ja) | 2006-09-07 |
JP4154397B2 true JP4154397B2 (ja) | 2008-09-24 |
Family
ID=36603459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005051321A Expired - Fee Related JP4154397B2 (ja) | 2005-02-25 | 2005-02-25 | 電子装置及びスタンドオフ部材及び電子装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7838987B2 (ja) |
EP (1) | EP1699079B1 (ja) |
JP (1) | JP4154397B2 (ja) |
DE (1) | DE602005021199D1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5252204B2 (ja) * | 2006-09-19 | 2013-07-31 | 日本電気株式会社 | 冷却装置 |
WO2009063570A1 (ja) * | 2007-11-16 | 2009-05-22 | Fujitsu Limited | 電子装置及び電子装置の製造方法 |
JP5083088B2 (ja) * | 2008-07-23 | 2012-11-28 | 富士通株式会社 | 電子部品ユニットおよび連結機構 |
US8560104B2 (en) * | 2009-10-14 | 2013-10-15 | Stmicroelectronics, Inc. | Modular low stress package technology |
US8597984B2 (en) | 2009-10-14 | 2013-12-03 | Stmicroelectronics, Inc. | Modular low stress package technology |
US8853843B2 (en) | 2009-10-14 | 2014-10-07 | Stmicroelectronics, Inc. | Modular low stress package technology |
JP6221499B2 (ja) | 2013-08-19 | 2017-11-01 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
US9282649B2 (en) * | 2013-10-08 | 2016-03-08 | Cisco Technology, Inc. | Stand-off block |
US9466590B1 (en) * | 2015-11-13 | 2016-10-11 | International Business Machines Corporation | Optimized solder pads for microelectronic components |
JP7115032B2 (ja) * | 2018-05-24 | 2022-08-09 | 富士通株式会社 | 基板 |
US11107962B2 (en) * | 2018-12-18 | 2021-08-31 | Soulnano Limited | UV LED array with power interconnect and heat sink |
CN109916368B (zh) * | 2019-04-01 | 2024-02-23 | 中国船舶重工集团公司第七一九研究所 | 一种探头展开结构、探头保护装置及检测装置 |
US11195779B2 (en) * | 2019-08-09 | 2021-12-07 | Raytheon Company | Electronic module for motherboard |
US11482461B2 (en) * | 2019-12-31 | 2022-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method for making the same |
JP2021114491A (ja) * | 2020-01-16 | 2021-08-05 | 株式会社デンソー | 電子機器 |
US20240304473A1 (en) * | 2023-03-06 | 2024-09-12 | Intel Corporation | Methods and apparatus to place balls for second level interconnects of integrated circuit packages |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0248566A3 (en) | 1986-05-30 | 1990-01-31 | AT&T Corp. | Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate |
US5136366A (en) * | 1990-11-05 | 1992-08-04 | Motorola, Inc. | Overmolded semiconductor package with anchoring means |
JPH09213743A (ja) * | 1996-02-05 | 1997-08-15 | Hitachi Ltd | 電子部品およびその製造方法 |
JPH1013012A (ja) * | 1996-06-26 | 1998-01-16 | Ibiden Co Ltd | 半導体パッケージ及び半導体装置 |
US6395991B1 (en) * | 1996-07-29 | 2002-05-28 | International Business Machines Corporation | Column grid array substrate attachment with heat sink stress relief |
JPH11163044A (ja) | 1997-11-25 | 1999-06-18 | Hitachi Ltd | プリント配線板および電子部品実装方法 |
US6075700A (en) * | 1999-02-02 | 2000-06-13 | Compaq Computer Corporation | Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures |
US6452113B2 (en) * | 1999-07-15 | 2002-09-17 | Incep Technologies, Inc. | Apparatus for providing power to a microprocessor with integrated thermal and EMI management |
US6304450B1 (en) * | 1999-07-15 | 2001-10-16 | Incep Technologies, Inc. | Inter-circuit encapsulated packaging |
US6460170B1 (en) * | 2000-04-29 | 2002-10-01 | Hewlett Packard Company | Connection block for interfacing a plurality of printed circuit boards |
JP3475944B2 (ja) | 2001-07-16 | 2003-12-10 | 日本電気株式会社 | 電子部品の実装構造 |
US6594151B2 (en) * | 2001-12-05 | 2003-07-15 | Intel Corporation | Frame support for a printed board assembly |
US6941537B2 (en) * | 2002-02-07 | 2005-09-06 | Intel Corporation | Standoff devices and methods of using same |
US20040134680A1 (en) * | 2003-01-09 | 2004-07-15 | Xiang Dai | Use of perimeter stops to support solder interconnects between integrated circuit assembly components |
US7224071B2 (en) * | 2003-05-22 | 2007-05-29 | Texas Instruments Incorporated | System and method to increase die stand-off height |
US6850411B1 (en) * | 2003-10-07 | 2005-02-01 | International Business Machines Corporation | Method and structure to support heat sink arrangement on chip carrier packages |
-
2005
- 2005-02-25 JP JP2005051321A patent/JP4154397B2/ja not_active Expired - Fee Related
- 2005-05-19 US US11/132,193 patent/US7838987B2/en not_active Expired - Fee Related
- 2005-05-19 EP EP05253087A patent/EP1699079B1/en not_active Ceased
- 2005-05-19 DE DE602005021199T patent/DE602005021199D1/de active Active
Also Published As
Publication number | Publication date |
---|---|
EP1699079B1 (en) | 2010-05-12 |
EP1699079A2 (en) | 2006-09-06 |
US7838987B2 (en) | 2010-11-23 |
US20060192293A1 (en) | 2006-08-31 |
EP1699079A3 (en) | 2007-11-14 |
JP2006237369A (ja) | 2006-09-07 |
DE602005021199D1 (de) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4154397B2 (ja) | 電子装置及びスタンドオフ部材及び電子装置の製造方法 | |
US6388333B1 (en) | Semiconductor device having protruding electrodes higher than a sealed portion | |
US6414849B1 (en) | Low stress and low profile cavity down flip chip and wire bond BGA package | |
US6133064A (en) | Flip chip ball grid array package with laminated substrate | |
JP6221499B2 (ja) | 電子装置及び電子装置の製造方法 | |
US6268239B1 (en) | Semiconductor chip cooling structure and manufacturing method thereof | |
JP3038644B2 (ja) | 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法 | |
US8012866B2 (en) | Method of bonding semiconductor devices utilizing solder balls | |
US8810016B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
JP2010157656A (ja) | 半導体装置およびその製造方法 | |
US20080164300A1 (en) | Method of making circuitized substrate with solder balls having roughened surfaces, method of making electrical assembly including said circuitized substrate, and method of making multiple circuitized substrate assembly | |
US7015066B2 (en) | Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly | |
US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
US20060273467A1 (en) | Flip chip package and method of conducting heat therefrom | |
JP6754769B2 (ja) | 半導体モジュールおよびその製造方法 | |
US20150144390A1 (en) | Wiring board and method for mounting semiconductor element on wiring board | |
US9793189B2 (en) | Printed wiring board assembly, electrical device, and method for assembling printed wiring board assembly | |
KR20080084853A (ko) | 실리콘 디바이스를 장착하기 위한 기판 및 그 방법 | |
US20090244860A1 (en) | Mounting structure of semiconductor device and electronic apparatus using thereof | |
JP2006339491A (ja) | 半導体パッケージと回路基板のリフローハンダ付け方法および半導体装置 | |
US20030202332A1 (en) | Second level packaging interconnection method with improved thermal and reliability performance | |
US20070202633A1 (en) | Semiconductor package and method for fabricating the same | |
CN102356461A (zh) | 半导体装置及其制造方法、电子装置以及电子零件 | |
WO2017203859A1 (ja) | 電子回路装置及び方法 | |
JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4154397 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |