JPH09213743A - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法Info
- Publication number
- JPH09213743A JPH09213743A JP1884396A JP1884396A JPH09213743A JP H09213743 A JPH09213743 A JP H09213743A JP 1884396 A JP1884396 A JP 1884396A JP 1884396 A JP1884396 A JP 1884396A JP H09213743 A JPH09213743 A JP H09213743A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- electronic component
- bumps
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップが封止されてバンプを有する半
導体装置の配線基板に対する位置決めを容易に行うこと
のでき、且つ、規定量以上のバンプの潰れを防止するこ
とのできる電子部品を提供する。 【解決手段】 回路素子の形成された半導体チップ２が
バンプ１０を有するパッケージ基板５に搭載されて封止
された半導体装置３と、この半導体装置３が実装された
配線基板４と、一方側が配線基板４に形成された位置決
め孔４ａと、他方側がパッケージ基板５に形成された装
着孔５ｃと嵌合して半導体装置３を配線基板４の所定位
置に位置決めする支柱部１２ａ、およびこの支柱部１２
ａの中途位置において外方に向けて形成されるとともに
半導体装置３と配線基板４との間に位置してバンプ１０
のリフロー時に両者を規定間隔に保持するスペーサ部１
２ｂからなる複数本の支持ピン１２とを有する電子部品
１である。
導体装置の配線基板に対する位置決めを容易に行うこと
のでき、且つ、規定量以上のバンプの潰れを防止するこ
とのできる電子部品を提供する。 【解決手段】 回路素子の形成された半導体チップ２が
バンプ１０を有するパッケージ基板５に搭載されて封止
された半導体装置３と、この半導体装置３が実装された
配線基板４と、一方側が配線基板４に形成された位置決
め孔４ａと、他方側がパッケージ基板５に形成された装
着孔５ｃと嵌合して半導体装置３を配線基板４の所定位
置に位置決めする支柱部１２ａ、およびこの支柱部１２
ａの中途位置において外方に向けて形成されるとともに
半導体装置３と配線基板４との間に位置してバンプ１０
のリフロー時に両者を規定間隔に保持するスペーサ部１
２ｂからなる複数本の支持ピン１２とを有する電子部品
１である。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品およびそ
の製造方法に関し、特に半導体チップの封止された半導
体装置をバンプを介して配線基板に電気的に接続した電
子部品に適用して有効な技術に関する。
の製造方法に関し、特に半導体チップの封止された半導
体装置をバンプを介して配線基板に電気的に接続した電
子部品に適用して有効な技術に関する。
【０００２】
【従来の技術】今日、たとえば高速ＣＰＵあるいはゲー
トアレイやマイクロコンピュータなどの論理ＬＳＩにお
いては、集積回路の多機能化、高速化に伴い、外部回路
との接続を行なう電極の数が急速に増大している。この
ような場合、周辺部から多くのピンを取り出そうとする
と、必然的に狭ピッチ化は避けられない。一方、ピッチ
を一定幅以上に狭めないようにすると、今度はパッケー
ジサイズが大きくなる。
トアレイやマイクロコンピュータなどの論理ＬＳＩにお
いては、集積回路の多機能化、高速化に伴い、外部回路
との接続を行なう電極の数が急速に増大している。この
ような場合、周辺部から多くのピンを取り出そうとする
と、必然的に狭ピッチ化は避けられない。一方、ピッチ
を一定幅以上に狭めないようにすると、今度はパッケー
ジサイズが大きくなる。
【０００３】かかるパッケージ側のジレンマを解決する
技術として、たとえば、日経ＢＰ社発行、「実践講座Ｖ
ＬＳＩパッケージング技術（下）」（1993年 5月31日発
行）、P173〜P178に記載のように、半導体チップをパッ
ケージ基板に搭載してこれを封止し、このパッケージ基
板に設けられたバンプによって配線基板との電気的な接
続を行うＢＧＡ（Ball Grid Array ）構造の半導体装置
が知られている。
技術として、たとえば、日経ＢＰ社発行、「実践講座Ｖ
ＬＳＩパッケージング技術（下）」（1993年 5月31日発
行）、P173〜P178に記載のように、半導体チップをパッ
ケージ基板に搭載してこれを封止し、このパッケージ基
板に設けられたバンプによって配線基板との電気的な接
続を行うＢＧＡ（Ball Grid Array ）構造の半導体装置
が知られている。
【０００４】このような半導体装置における配線基板と
の電気的な接続は、前記した刊行物にも記載されている
ように、バンプを配線基板側の電極と相対応させて位置
合わせを行い、熱処理炉でリフローしてこれを溶解する
ことにより行なわれている。位置合わせは半導体装置の
バンプ配列から画像処理を行い特定バンプの座標を求
め、これを対応した配線基板側の電極に合わせるという
光学的操作により行われ、また、バンプには低融点ハン
ダが使用されている。
の電気的な接続は、前記した刊行物にも記載されている
ように、バンプを配線基板側の電極と相対応させて位置
合わせを行い、熱処理炉でリフローしてこれを溶解する
ことにより行なわれている。位置合わせは半導体装置の
バンプ配列から画像処理を行い特定バンプの座標を求
め、これを対応した配線基板側の電極に合わせるという
光学的操作により行われ、また、バンプには低融点ハン
ダが使用されている。
【０００５】
【発明が解決しようとする課題】しかし、前記した技術
では、バンプ数が増加する一方でパッケージ面積が狭小
化すると、半導体装置と配線基板との位置合わせが困難
になって接合不良を招来するおそれがある。
では、バンプ数が増加する一方でパッケージ面積が狭小
化すると、半導体装置と配線基板との位置合わせが困難
になって接合不良を招来するおそれがある。
【０００６】また、半導体装置と配線基板との接続にお
けるリフローの際に半導体装置本体の重さによりバンプ
が規定以上に潰れて他のバンプと接触し、ショート不良
が起こるおそれがある。
けるリフローの際に半導体装置本体の重さによりバンプ
が規定以上に潰れて他のバンプと接触し、ショート不良
が起こるおそれがある。
【０００７】そこで、本発明の目的は、半導体チップが
封止されてバンプを有する半導体装置の配線基板に対す
る位置決めを容易に行うことのできる技術を提供するこ
とにある。
封止されてバンプを有する半導体装置の配線基板に対す
る位置決めを容易に行うことのできる技術を提供するこ
とにある。
【０００８】本発明の他の目的は、半導体チップの封止
された半導体装置をバンプを介して配線基板に電気的に
接続する場合における規定量以上のバンプの潰れを防止
することのできる技術を提供することにある。
された半導体装置をバンプを介して配線基板に電気的に
接続する場合における規定量以上のバンプの潰れを防止
することのできる技術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１１】すなわち、本発明による電子部品は、回路
素子の形成された半導体チップがバンプを有するパッケ
ージ基板に搭載されて封止された半導体装置と、この半
導体装置が実装された配線基板と、一方側が配線基板に
形成された位置決め孔と嵌合して半導体装置を配線基板
の所定位置に位置決めする支柱部、およびこの支柱部の
中途位置において外方に向けて形成されるとともに半導
体装置と配線基板との間に位置してバンプのリフロー時
に両者を規定間隔に保持するスペーサ部からなる複数本
の支持ピンとを有することを特徴とするものである。
素子の形成された半導体チップがバンプを有するパッケ
ージ基板に搭載されて封止された半導体装置と、この半
導体装置が実装された配線基板と、一方側が配線基板に
形成された位置決め孔と嵌合して半導体装置を配線基板
の所定位置に位置決めする支柱部、およびこの支柱部の
中途位置において外方に向けて形成されるとともに半導
体装置と配線基板との間に位置してバンプのリフロー時
に両者を規定間隔に保持するスペーサ部からなる複数本
の支持ピンとを有することを特徴とするものである。
【００１２】このような電子部品においては、支柱部の
他方側が位置決め孔に対応してパッケージ基板の複数箇
所に形成された装着孔と嵌合して半導体装置が配線基板
に位置決めされるようにしてもよい。この場合、支持ピ
ンを熱収縮性樹脂により形成することができる。
他方側が位置決め孔に対応してパッケージ基板の複数箇
所に形成された装着孔と嵌合して半導体装置が配線基板
に位置決めされるようにしてもよい。この場合、支持ピ
ンを熱収縮性樹脂により形成することができる。
【００１３】また、このような電子部品においては、支
持ピンの他方側が半導体装置の外周を４方向から規制し
てこの半導体装置が配線基板に位置決めされるようにし
てもよい。この場合において、支持ピンを回転自在に位
置決め孔に嵌合し、支持ピンのスペーサ部には、これを
切り欠くようにして支柱部の外周面と同一またはこれよ
りも内方にまで形成されて支持ピンの回転によりスペー
サ部をパッケージ基板と非接触にするピン離脱部を形成
することができる。
持ピンの他方側が半導体装置の外周を４方向から規制し
てこの半導体装置が配線基板に位置決めされるようにし
てもよい。この場合において、支持ピンを回転自在に位
置決め孔に嵌合し、支持ピンのスペーサ部には、これを
切り欠くようにして支柱部の外周面と同一またはこれよ
りも内方にまで形成されて支持ピンの回転によりスペー
サ部をパッケージ基板と非接触にするピン離脱部を形成
することができる。
【００１４】さらに、このような電子部品においては、
パッケージ基板に支柱部の外周面と嵌合する切り欠き部
を形成し、支柱部とこの切り欠き部との嵌合によって半
導体装置が配線基板に位置決めされるようにしてもよ
い。
パッケージ基板に支柱部の外周面と嵌合する切り欠き部
を形成し、支柱部とこの切り欠き部との嵌合によって半
導体装置が配線基板に位置決めされるようにしてもよ
い。
【００１５】本発明による電子部品の製造方法は、回路
素子の形成された半導体チップがバンプを有するパッケ
ージ基板に搭載されて封止され、このパッケージ基板の
複数箇所に装着孔が形成された半導体装置を用意し、ま
た、支柱部およびこの支柱部の中途位置において外方に
向けて形成されたスペーサ部からなる支持ピンを複数本
用意し、半導体装置の搭載位置で装着孔が対応するよう
に配線基板に形成された位置決め孔に複数本の支持ピン
の一方側をそれぞれ差し込み、スペーサ部が半導体装置
と配線基板との間に位置するようにして支持ピンの他方
側と装着孔とを嵌合して半導体装置を搭載し、バンプを
リフローして半導体装置と配線基板とを電気的に接続す
ることを特徴とするものである。
素子の形成された半導体チップがバンプを有するパッケ
ージ基板に搭載されて封止され、このパッケージ基板の
複数箇所に装着孔が形成された半導体装置を用意し、ま
た、支柱部およびこの支柱部の中途位置において外方に
向けて形成されたスペーサ部からなる支持ピンを複数本
用意し、半導体装置の搭載位置で装着孔が対応するよう
に配線基板に形成された位置決め孔に複数本の支持ピン
の一方側をそれぞれ差し込み、スペーサ部が半導体装置
と配線基板との間に位置するようにして支持ピンの他方
側と装着孔とを嵌合して半導体装置を搭載し、バンプを
リフローして半導体装置と配線基板とを電気的に接続す
ることを特徴とするものである。
【００１６】さらに、本発明による電子部品の製造方法
は、回路素子の形成された半導体チップがバンプを有す
るパッケージ基板に搭載されて封止された半導体装置を
用意し、また、支柱部およびこの支柱部の中途位置にお
いて外方に向けて形成されたスペーサ部からなる支持ピ
ンを複数本用意し、支持ピンが半導体装置の搭載位置で
この半導体装置の４辺の外周面をそれぞれ規制し得るよ
うに形成された位置決め孔に複数本の支持ピンの一方側
をそれぞれ差し込み、スペーサ部が半導体装置と配線基
板との間に位置するようにしてこれらの支持ピンで形成
される領域に半導体装置を搭載し、バンプをリフローし
て半導体装置と配線基板とを電気的に接続することを特
徴とするものである。
は、回路素子の形成された半導体チップがバンプを有す
るパッケージ基板に搭載されて封止された半導体装置を
用意し、また、支柱部およびこの支柱部の中途位置にお
いて外方に向けて形成されたスペーサ部からなる支持ピ
ンを複数本用意し、支持ピンが半導体装置の搭載位置で
この半導体装置の４辺の外周面をそれぞれ規制し得るよ
うに形成された位置決め孔に複数本の支持ピンの一方側
をそれぞれ差し込み、スペーサ部が半導体装置と配線基
板との間に位置するようにしてこれらの支持ピンで形成
される領域に半導体装置を搭載し、バンプをリフローし
て半導体装置と配線基板とを電気的に接続することを特
徴とするものである。
【００１７】そして、本発明による電子部品の製造方法
は、回路素子の形成された半導体チップがバンプを有す
るパッケージ基板に搭載されて封止された半導体装置を
用意し、また、支柱部、この支柱部の中途位置において
外方に向けて形成されたスペーサ部、およびこのスペー
サ部を切り欠くようにして支柱部の外周面と同一または
これよりも内方にまで形成されたピン離脱部からなる支
持ピンを複数本用意し、支持ピンが半導体装置の搭載位
置でこの半導体装置の４辺の外周面をそれぞれ規制し得
るように形成された位置決め孔に複数本の支持ピンの一
方側をそれぞれ回転自在に差し込み、スペーサ部が半導
体装置と配線基板との間に位置するようにしてこれらの
支持ピンで形成される領域に半導体装置を搭載し、バン
プをリフローして半導体装置と配線基板とを電気的に接
続し、リフロー後に、支柱部を回転してピン離脱部をパ
ッケージ基板内に位置させ、支持ピンを配線基板から抜
き取ることを特徴とするものである。
は、回路素子の形成された半導体チップがバンプを有す
るパッケージ基板に搭載されて封止された半導体装置を
用意し、また、支柱部、この支柱部の中途位置において
外方に向けて形成されたスペーサ部、およびこのスペー
サ部を切り欠くようにして支柱部の外周面と同一または
これよりも内方にまで形成されたピン離脱部からなる支
持ピンを複数本用意し、支持ピンが半導体装置の搭載位
置でこの半導体装置の４辺の外周面をそれぞれ規制し得
るように形成された位置決め孔に複数本の支持ピンの一
方側をそれぞれ回転自在に差し込み、スペーサ部が半導
体装置と配線基板との間に位置するようにしてこれらの
支持ピンで形成される領域に半導体装置を搭載し、バン
プをリフローして半導体装置と配線基板とを電気的に接
続し、リフロー後に、支柱部を回転してピン離脱部をパ
ッケージ基板内に位置させ、支持ピンを配線基板から抜
き取ることを特徴とするものである。
【００１８】上記した手段によれば、半導体装置をバン
プを介して配線基板に接続する際に、これを配線基板の
所定位置に簡単に位置決めすることが可能になる。
プを介して配線基板に接続する際に、これを配線基板の
所定位置に簡単に位置決めすることが可能になる。
【００１９】また、リフロー時に規定間隔だけバンプが
潰れるとスペーサ部によってそれ以上の潰れが防止され
るので、バンプが規定量以上に潰れて他のバンプと接触
することに起因するショート不良が未然に防止される。
潰れるとスペーサ部によってそれ以上の潰れが防止され
るので、バンプが規定量以上に潰れて他のバンプと接触
することに起因するショート不良が未然に防止される。
【００２０】支持ピンにピン離脱部を形成すれば、最終
的な製品から支持ピンが除去されるので、支持ピンが邪
魔にならず製品としての取り扱いが容易になる。また、
抜き取られた支持ピンは他の電子部品の製造に再使用す
ることができる。
的な製品から支持ピンが除去されるので、支持ピンが邪
魔にならず製品としての取り扱いが容易になる。また、
抜き取られた支持ピンは他の電子部品の製造に再使用す
ることができる。
【００２１】パッケージ基板に切り欠き部を形成してこ
の部分で支持ピンを嵌合させるようにすれば、支持ピン
がパッケージ基板の内側に移動した分だけ半導体装置の
配線基板に対する占有面積の縮小を図ることができる。
の部分で支持ピンを嵌合させるようにすれば、支持ピン
がパッケージ基板の内側に移動した分だけ半導体装置の
配線基板に対する占有面積の縮小を図ることができる。
【００２２】支持ピンを熱収縮性樹脂で形成すれば、支
持ピンによりパッケージ基板と配線基板とが強固に固定
されて加熱による反りが防止され、バンプの部分の間隔
が常に規定間隔に保たれる。
持ピンによりパッケージ基板と配線基板とが強固に固定
されて加熱による反りが防止され、バンプの部分の間隔
が常に規定間隔に保たれる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
【００２４】（実施の形態１）図１は本発明の一実施の
形態である電子部品を示す平面図、図２は図１のII−II
線に沿う断面図、図３は図１の電子部品に用いられた支
持ピンを示す斜視図である。
形態である電子部品を示す平面図、図２は図１のII−II
線に沿う断面図、図３は図１の電子部品に用いられた支
持ピンを示す斜視図である。
【００２５】図１および図２に示すように、本実施の形
態における電子部品１は回路素子の形成された半導体チ
ップ２が封止された半導体装置３と、この半導体装置３
が搭載された配線基板４とから構成されている。
態における電子部品１は回路素子の形成された半導体チ
ップ２が封止された半導体装置３と、この半導体装置３
が搭載された配線基板４とから構成されている。
【００２６】半導体チップ２はたとえばムライト・セラ
ミックよりなるパッケージ基板５にハンダ・バンプ６を
介してフリップ・チップ接続され、たとえばＡｌＮ（窒
化アルミニウム）よりなるキャップ７により気密封止さ
れている。但し、半導体チップ２は樹脂によりモールド
封止されていてもよい。なお、気密性を確保するために
キャップ７の周囲はハンダ８によりパッケージ基板５に
取り付けられており、また、キャップ７を介して半導体
チップ２の裏面から放熱するために該半導体チップ２の
裏面はハンダ９によりキャップ７の内面に固定されてい
る。パッケージ基板５の実装面５ａには、たとえば 250
℃程度でリフローする低融点ハンダからなるバンプ１０
が形成されており、該バンプ１０はチップ搭載面５ｂか
ら実装面５ａに延びて形成されてたとえばＣｕ（銅）か
らなる配線を介してハンダ・バンプ６と電気的に接続さ
れている。さらに、パッケージ基板５には４つの装着孔
５ｃが形成されている。
ミックよりなるパッケージ基板５にハンダ・バンプ６を
介してフリップ・チップ接続され、たとえばＡｌＮ（窒
化アルミニウム）よりなるキャップ７により気密封止さ
れている。但し、半導体チップ２は樹脂によりモールド
封止されていてもよい。なお、気密性を確保するために
キャップ７の周囲はハンダ８によりパッケージ基板５に
取り付けられており、また、キャップ７を介して半導体
チップ２の裏面から放熱するために該半導体チップ２の
裏面はハンダ９によりキャップ７の内面に固定されてい
る。パッケージ基板５の実装面５ａには、たとえば 250
℃程度でリフローする低融点ハンダからなるバンプ１０
が形成されており、該バンプ１０はチップ搭載面５ｂか
ら実装面５ａに延びて形成されてたとえばＣｕ（銅）か
らなる配線を介してハンダ・バンプ６と電気的に接続さ
れている。さらに、パッケージ基板５には４つの装着孔
５ｃが形成されている。
【００２７】配線基板４におけるパッケージ基板５の装
着孔５ｃに対応した位置には位置決め孔４ａが形成され
ている。そして、相互に対応する装着孔５ｃおよび位置
決め孔４ａには支持ピン１２の支柱部１２ａの一方側お
よび他方側がそれぞれ嵌合しており、このような支持ピ
ン１２が４箇所に設けられることによって半導体装置３
が配線基板４の所定位置に位置決めされている。なお、
装着孔５ｃおよび位置決め孔４ａはそれぞれ４箇所形成
されているが、２箇所以上であればよく、特に４箇所に
限定されるものではない。この配線基板４には銅箔パタ
ーンとソルダマスクとで配線層が形成されており、半導
体装置３は前記したバンプ１０がこれに対応して配線層
から露出形成された電極に位置合わせされた状態で実装
されている。
着孔５ｃに対応した位置には位置決め孔４ａが形成され
ている。そして、相互に対応する装着孔５ｃおよび位置
決め孔４ａには支持ピン１２の支柱部１２ａの一方側お
よび他方側がそれぞれ嵌合しており、このような支持ピ
ン１２が４箇所に設けられることによって半導体装置３
が配線基板４の所定位置に位置決めされている。なお、
装着孔５ｃおよび位置決め孔４ａはそれぞれ４箇所形成
されているが、２箇所以上であればよく、特に４箇所に
限定されるものではない。この配線基板４には銅箔パタ
ーンとソルダマスクとで配線層が形成されており、半導
体装置３は前記したバンプ１０がこれに対応して配線層
から露出形成された電極に位置合わせされた状態で実装
されている。
【００２８】支持ピン１２は 300℃程度の耐熱性を有す
るたとえばエポキシ系樹脂により構成され、図３に示す
ように、たとえば円柱状の支柱部１２ａおよびこの支柱
部１２ａの中途位置において外方に向けて形成されたス
ペーサ部１２ｂとから構成されている。このスペーサ部
１２ｂの厚さはリフロー後における半導体装置３と配線
基板４との規定の間隔に相当する厚さとされている。な
お、支柱部１２ａは図示するような円柱状ではなく角柱
状に形成することもでき、スペーサ部１２ｂは全周にわ
たって連続的に突出した形状ではなく部分的に突出した
形状であってもよい。また、位置的にバンプ１０が近接
していることを考慮すると、支持ピン１２は前述のエポ
キシ系樹脂やセラミックのように絶縁性を有する部材で
構成することが望ましい。
るたとえばエポキシ系樹脂により構成され、図３に示す
ように、たとえば円柱状の支柱部１２ａおよびこの支柱
部１２ａの中途位置において外方に向けて形成されたス
ペーサ部１２ｂとから構成されている。このスペーサ部
１２ｂの厚さはリフロー後における半導体装置３と配線
基板４との規定の間隔に相当する厚さとされている。な
お、支柱部１２ａは図示するような円柱状ではなく角柱
状に形成することもでき、スペーサ部１２ｂは全周にわ
たって連続的に突出した形状ではなく部分的に突出した
形状であってもよい。また、位置的にバンプ１０が近接
していることを考慮すると、支持ピン１２は前述のエポ
キシ系樹脂やセラミックのように絶縁性を有する部材で
構成することが望ましい。
【００２９】このような構成の電子部品１は次のように
して製造される。
して製造される。
【００３０】先ず、前述した半導体装置３および複数本
の支持ピン１２、つまり実装面５ａにバンプ１０を有す
るパッケージ基板５のチップ搭載面５ｂに回路素子の形
成された半導体チップ２が封止され、該パッケージ基板
５に装着孔５ｃの形成された半導体装置３、および支柱
部１２ａおよびこの支柱部１２ａの中途位置に形成され
たスペーサ部１２ｂからなる支持ピン１２を用意する。
の支持ピン１２、つまり実装面５ａにバンプ１０を有す
るパッケージ基板５のチップ搭載面５ｂに回路素子の形
成された半導体チップ２が封止され、該パッケージ基板
５に装着孔５ｃの形成された半導体装置３、および支柱
部１２ａおよびこの支柱部１２ａの中途位置に形成され
たスペーサ部１２ｂからなる支持ピン１２を用意する。
【００３１】次に、４本の支持ピン１２の支柱部１２ａ
の一方側を配線基板４の位置決め孔４ａにそれぞれ差し
込み、さらに、支柱部１２ａの他方側と装着孔５ｃとを
嵌合させて半導体装置３を配線基板４に搭載する。前述
のように、位置決め孔４ａと装着孔５ｃとは半導体装置
３の搭載位置において対応するように形成されているの
で、このような嵌合動作によって半導体装置３は配線基
板４の所定位置に簡単に位置決めされる。なお、スペー
サ部１２ｂは半導体装置３と配線基板４との間に位置し
ている。
の一方側を配線基板４の位置決め孔４ａにそれぞれ差し
込み、さらに、支柱部１２ａの他方側と装着孔５ｃとを
嵌合させて半導体装置３を配線基板４に搭載する。前述
のように、位置決め孔４ａと装着孔５ｃとは半導体装置
３の搭載位置において対応するように形成されているの
で、このような嵌合動作によって半導体装置３は配線基
板４の所定位置に簡単に位置決めされる。なお、スペー
サ部１２ｂは半導体装置３と配線基板４との間に位置し
ている。
【００３２】半導体装置３を搭載したならば、これをた
とえば 250℃程度に加熱してバンプ１０をリフローし、
半導体装置３と配線基板４とを電気的に接続する。この
とき、荷重によりバンプ１０が潰れて半導体装置３と配
線基板４との間隔は徐々に狭まって行くが、間隔がスペ
ーサ部１２ｂの厚さにまでになると半導体装置３はバン
プ１０ではなくスペーサ部１２ｂで支持されるようにな
る。そして、スペーサ部１２ｂの厚さはリフロー後の半
導体装置３と配線基板４との規定間隔相当となっている
ので、規定間隔に到達するとスペーサ部１２ｂの働きに
よって該間隔が保持される。これにより、バンプ１０が
それ以上に潰れることはない。
とえば 250℃程度に加熱してバンプ１０をリフローし、
半導体装置３と配線基板４とを電気的に接続する。この
とき、荷重によりバンプ１０が潰れて半導体装置３と配
線基板４との間隔は徐々に狭まって行くが、間隔がスペ
ーサ部１２ｂの厚さにまでになると半導体装置３はバン
プ１０ではなくスペーサ部１２ｂで支持されるようにな
る。そして、スペーサ部１２ｂの厚さはリフロー後の半
導体装置３と配線基板４との規定間隔相当となっている
ので、規定間隔に到達するとスペーサ部１２ｂの働きに
よって該間隔が保持される。これにより、バンプ１０が
それ以上に潰れることはない。
【００３３】このように、本実施の形態によれば、支持
ピン１２の支柱部１２ａの一方側を位置決め孔４ａと、
他方側を装着孔５ｃとそれぞれ嵌合させて半導体装置３
を配線基板４に位置決めするようにしているので、たと
えバンプ１０が微細、狭ピッチ化しても、半導体装置３
を配線基板４の所定位置に簡単に搭載決めすることが可
能になる。
ピン１２の支柱部１２ａの一方側を位置決め孔４ａと、
他方側を装着孔５ｃとそれぞれ嵌合させて半導体装置３
を配線基板４に位置決めするようにしているので、たと
えバンプ１０が微細、狭ピッチ化しても、半導体装置３
を配線基板４の所定位置に簡単に搭載決めすることが可
能になる。
【００３４】また、厚さがリフロー後の半導体装置３と
配線基板４との規定間隔相当となったスペーサ部１２ｂ
を半導体装置３と配線基板４との間に位置させているの
で、リフロー時に該間隔だけバンプ１０が潰れるとスペ
ーサ部１２ｂによってそれ以上の潰れが防止される。こ
れにより、半導体装置３の本体の重さによりバンプ１０
が規定量以上に潰れて他のバンプ１０と接触することに
起因するショート不良が未然に防止される。
配線基板４との規定間隔相当となったスペーサ部１２ｂ
を半導体装置３と配線基板４との間に位置させているの
で、リフロー時に該間隔だけバンプ１０が潰れるとスペ
ーサ部１２ｂによってそれ以上の潰れが防止される。こ
れにより、半導体装置３の本体の重さによりバンプ１０
が規定量以上に潰れて他のバンプ１０と接触することに
起因するショート不良が未然に防止される。
【００３５】（実施の形態２）図４は本発明の他の実施
の形態である電子部品を示す平面図である。
の形態である電子部品を示す平面図である。
【００３６】図示するように、本実施の形態の電子部品
２１においては、半導体装置３のパッケージ基板５に装
着孔は形成されておらず、位置決め孔４ａに嵌合された
支持ピン１２が半導体装置３の外周を４方向から規制す
ることによって半導体装置３が配線基板４に位置決めさ
れている。実施の形態１において述べたように、パッケ
ージ基板５に装着孔を形成して半導体装置３を位置決め
する場合には、最低２箇所の位置決め孔４ａおよび装着
孔があればよいが、外周で位置決めする場合には４方向
全てを規制することが必要である。
２１においては、半導体装置３のパッケージ基板５に装
着孔は形成されておらず、位置決め孔４ａに嵌合された
支持ピン１２が半導体装置３の外周を４方向から規制す
ることによって半導体装置３が配線基板４に位置決めさ
れている。実施の形態１において述べたように、パッケ
ージ基板５に装着孔を形成して半導体装置３を位置決め
する場合には、最低２箇所の位置決め孔４ａおよび装着
孔があればよいが、外周で位置決めする場合には４方向
全てを規制することが必要である。
【００３７】なお、本実施の形態では、各方向それぞれ
１本ずつの支持ピン１２で位置決めするようにしている
が、２本ずつ以上で、あるいは異なる方向で異なる本数
の支持ピン１２で位置決めするようにしてもよい。
１本ずつの支持ピン１２で位置決めするようにしている
が、２本ずつ以上で、あるいは異なる方向で異なる本数
の支持ピン１２で位置決めするようにしてもよい。
【００３８】本実施の形態における電子部品２１では、
先ず、半導体装置３および複数本の支持ピン１２を用意
し、半導体装置３の搭載位置で支持ピン１２が４辺の外
周面を規制する位置に開設された位置決め孔４ａに各支
持ピン１２の一方側を差し込む。次に、スペーサ部１２
ｂが半導体装置３と配線基板４との間に位置するように
して支持ピン１２で形成される領域に半導体装置３を搭
載する。前述したピン配列により、搭載された半導体装
置３は支持ピン１２により４方向から規制されて配線基
板４に対して簡単に位置決めされる。
先ず、半導体装置３および複数本の支持ピン１２を用意
し、半導体装置３の搭載位置で支持ピン１２が４辺の外
周面を規制する位置に開設された位置決め孔４ａに各支
持ピン１２の一方側を差し込む。次に、スペーサ部１２
ｂが半導体装置３と配線基板４との間に位置するように
して支持ピン１２で形成される領域に半導体装置３を搭
載する。前述したピン配列により、搭載された半導体装
置３は支持ピン１２により４方向から規制されて配線基
板４に対して簡単に位置決めされる。
【００３９】そして、搭載後、バンプをリフローし、半
導体装置３と配線基板４とを電気的に接続する。ここ
で、本実施の形態においても、スペーサ部１２ｂにより
半導体装置３と配線基板４との間隔が規定間隔に保持さ
れてバンプがそれ以上に潰れることが防止され、バンプ
が他のバンプと接触することに起因するショート不良が
防止される。
導体装置３と配線基板４とを電気的に接続する。ここ
で、本実施の形態においても、スペーサ部１２ｂにより
半導体装置３と配線基板４との間隔が規定間隔に保持さ
れてバンプがそれ以上に潰れることが防止され、バンプ
が他のバンプと接触することに起因するショート不良が
防止される。
【００４０】（実施の形態３）図５は本発明のさらに他
の実施の形態である電子部品を示す平面図、図６は図５
のVI−VI線に沿う断面図、図７は図５の電子部品に用い
られた支持ピンを示す斜視図、図８は図５の電子部品に
おける支持ピンの抜き取り動作を示す説明図である。
の実施の形態である電子部品を示す平面図、図６は図５
のVI−VI線に沿う断面図、図７は図５の電子部品に用い
られた支持ピンを示す斜視図、図８は図５の電子部品に
おける支持ピンの抜き取り動作を示す説明図である。
【００４１】図７において詳しく示すように、本実施の
形態による電子部品３１に用いられた支持ピン３２に
は、支柱部３２ａに形成されたスペーサ部３２ｂを切り
欠くようにして、支柱部３２ａの外周面と同一の平坦面
となるピン離脱部３２ｃが形成されているものである。
また、このような支持ピン３２は配線基板４の位置決め
孔４ａに回転自在に嵌合されている。なお、ピン離脱部
３２ｃは必ずしも支柱部３２ａの外周面と同一の平坦面
である必要はなく、支柱部３２ａの外周面よりも内方に
入り込むようにして形成されていてもよい。さらに、内
方に形成されている場合には平坦面でなくてもよい。
形態による電子部品３１に用いられた支持ピン３２に
は、支柱部３２ａに形成されたスペーサ部３２ｂを切り
欠くようにして、支柱部３２ａの外周面と同一の平坦面
となるピン離脱部３２ｃが形成されているものである。
また、このような支持ピン３２は配線基板４の位置決め
孔４ａに回転自在に嵌合されている。なお、ピン離脱部
３２ｃは必ずしも支柱部３２ａの外周面と同一の平坦面
である必要はなく、支柱部３２ａの外周面よりも内方に
入り込むようにして形成されていてもよい。さらに、内
方に形成されている場合には平坦面でなくてもよい。
【００４２】このような支持ピン３２は、実施の形態２
の場合と同様にして半導体装置３を４方向から規制し、
これを配線基板４に位置決めしている。
の場合と同様にして半導体装置３を４方向から規制し、
これを配線基板４に位置決めしている。
【００４３】本実施の形態における電子部品３１は、半
導体装置３を用意し、また、ピン離脱部３２ｃの形成さ
れた複数本の支持ピン３２を用意し、位置決め孔４ａに
各支持ピン３２の一方側を差し込む。そして、たとえば
４本の支持ピン３２で形成される領域に半導体装置３を
搭載してこれを４方向から規制し、配線基板４に位置決
めする。このとき、図６に詳しく示すように、半導体装
置３と配線基板４との間にスペーサ部３２ｂが位置する
ように支持ピン３２の方向を調整する。
導体装置３を用意し、また、ピン離脱部３２ｃの形成さ
れた複数本の支持ピン３２を用意し、位置決め孔４ａに
各支持ピン３２の一方側を差し込む。そして、たとえば
４本の支持ピン３２で形成される領域に半導体装置３を
搭載してこれを４方向から規制し、配線基板４に位置決
めする。このとき、図６に詳しく示すように、半導体装
置３と配線基板４との間にスペーサ部３２ｂが位置する
ように支持ピン３２の方向を調整する。
【００４４】搭載後、バンプ１０をリフローし、半導体
装置３と配線基板４とを電気的に接続する。本実施の形
態においても、スペーサ部３２ｂにより半導体装置３と
配線基板４との間隔が規定間隔に保持され、バンプ１０
が大きく潰れて他のバンプ１０と接触することに起因す
るショート不良が防止される。
装置３と配線基板４とを電気的に接続する。本実施の形
態においても、スペーサ部３２ｂにより半導体装置３と
配線基板４との間隔が規定間隔に保持され、バンプ１０
が大きく潰れて他のバンプ１０と接触することに起因す
るショート不良が防止される。
【００４５】バンプ１０をリフローした後は、図８
（ａ）に示す状態にある支持ピン３２の支柱部３２ａを
回転し、図８（ｂ）に示すように、ピン離脱部３２ｃを
パッケージ基板５側に位置させて該パッケージ基板５内
にあるスペーサ部３２ｂをこれと非接触になるようにす
る。このようにしてパッケージ基板５のスペーサ部３２
ｂに対する干渉を排除したところで、支持ピン３２を配
線基板４から抜き取る。
（ａ）に示す状態にある支持ピン３２の支柱部３２ａを
回転し、図８（ｂ）に示すように、ピン離脱部３２ｃを
パッケージ基板５側に位置させて該パッケージ基板５内
にあるスペーサ部３２ｂをこれと非接触になるようにす
る。このようにしてパッケージ基板５のスペーサ部３２
ｂに対する干渉を排除したところで、支持ピン３２を配
線基板４から抜き取る。
【００４６】このように、支持ピン３２を電子部品３１
から取り去ることにより、支持ピン３２が配線基板４の
裏面から突出したままになることがないので、支持ピン
３２が邪魔にならず製品としての取り扱いが容易にな
る。また、抜き取られた支持ピン３２は他の電子部品の
製造に再使用することができるので、コストダウンを図
ることが可能になる。
から取り去ることにより、支持ピン３２が配線基板４の
裏面から突出したままになることがないので、支持ピン
３２が邪魔にならず製品としての取り扱いが容易にな
る。また、抜き取られた支持ピン３２は他の電子部品の
製造に再使用することができるので、コストダウンを図
ることが可能になる。
【００４７】（実施の形態４）図９は本発明のさらに他
の実施の形態である電子部品を示す平面図である。
の実施の形態である電子部品を示す平面図である。
【００４８】本実施の形態の電子部品４１においては、
パッケージ基板５に支持ピン１２の支柱部１２ａの外周
面と嵌合する切り欠き部５ｄが形成されており、支柱部
１２ａと切り欠き部５ｄとの嵌合によって半導体装置３
が配線基板４に位置決めされたものである。但し、図示
する場合には、切り欠き部５ｄはパッケージ基板５の対
向辺のそれぞれ２箇所ずつの計４箇所に形成されている
が、最低、対向辺各１箇所ずつでよい。なお、このよう
な電子部品４１の製造方法は実施の形態１に示す場合と
同様であるので、その説明は省略する。
パッケージ基板５に支持ピン１２の支柱部１２ａの外周
面と嵌合する切り欠き部５ｄが形成されており、支柱部
１２ａと切り欠き部５ｄとの嵌合によって半導体装置３
が配線基板４に位置決めされたものである。但し、図示
する場合には、切り欠き部５ｄはパッケージ基板５の対
向辺のそれぞれ２箇所ずつの計４箇所に形成されている
が、最低、対向辺各１箇所ずつでよい。なお、このよう
な電子部品４１の製造方法は実施の形態１に示す場合と
同様であるので、その説明は省略する。
【００４９】本実施の形態によれば、切り欠き部５ｄと
嵌合している寸法だけ支持ピン１２がパッケージ基板５
の内側に位置することになるので、半導体装置３の配線
基板４に対する占有面積の縮小を図ることができて実装
効率の向上を図ることが可能になる。
嵌合している寸法だけ支持ピン１２がパッケージ基板５
の内側に位置することになるので、半導体装置３の配線
基板４に対する占有面積の縮小を図ることができて実装
効率の向上を図ることが可能になる。
【００５０】ここで、支持ピン１２に実施の形態３に示
すようなピン離脱部を支柱部１２ａの外周面の内方に入
り込むようにして形成すれば、リフロー後にこの支持ピ
ン１２を取り外すことが可能になる。
すようなピン離脱部を支柱部１２ａの外周面の内方に入
り込むようにして形成すれば、リフロー後にこの支持ピ
ン１２を取り外すことが可能になる。
【００５１】（実施の形態５）図１０は本発明のさらに
他の実施の形態である電子部品におけるリフロー後を示
す部分断面図である。
他の実施の形態である電子部品におけるリフロー後を示
す部分断面図である。
【００５２】本実施の形態の電子部品５１の基本構造は
実施の形態１に示すものと同一であるが、支持ピン５２
が熱収縮性を有する樹脂により形成されている点で異な
っている。
実施の形態１に示すものと同一であるが、支持ピン５２
が熱収縮性を有する樹脂により形成されている点で異な
っている。
【００５３】このような電子部品５１によれば、リフロ
ーのための加熱を行うと、支柱部５２ａが図１０の二点
鎖線で示す本来の形状から、実線で示すように、パッケ
ージ基板５の装着孔５ｃおよび配線基板４の位置決め孔
４ａを外側から覆うように収縮するようになる。
ーのための加熱を行うと、支柱部５２ａが図１０の二点
鎖線で示す本来の形状から、実線で示すように、パッケ
ージ基板５の装着孔５ｃおよび配線基板４の位置決め孔
４ａを外側から覆うように収縮するようになる。
【００５４】これにより、支持ピン５２によりパッケー
ジ基板５と配線基板４とが強固に固定されて加熱による
反りが防止され、バンプ１０の部分の間隔は常にスペー
サ部５２ｂの厚みと同一に、つまり規定間隔に保たれ
る。
ジ基板５と配線基板４とが強固に固定されて加熱による
反りが防止され、バンプ１０の部分の間隔は常にスペー
サ部５２ｂの厚みと同一に、つまり規定間隔に保たれ
る。
【００５５】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【００５６】たとえば、本実施の形態の位置決め孔４ａ
および装着孔５ｃはいずれも一方側から他方側に突き抜
けた貫通孔であるが、凹状のものつまり有底孔でもよ
い。
および装着孔５ｃはいずれも一方側から他方側に突き抜
けた貫通孔であるが、凹状のものつまり有底孔でもよ
い。
【００５７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００５８】(1).すなわち、本発明の電子部品に関する
技術によれば、支持ピンの支柱部の一方側を位置決め孔
に嵌合し、他方側で半導体装置を配線基板に位置決めす
るようにしているので、半導体装置をバンプを介して配
線基板に接続する際において、たとえバンプが微細、狭
ピッチ化しても、これを配線基板の所定位置に簡単に位
置決めすることが可能になる。
技術によれば、支持ピンの支柱部の一方側を位置決め孔
に嵌合し、他方側で半導体装置を配線基板に位置決めす
るようにしているので、半導体装置をバンプを介して配
線基板に接続する際において、たとえバンプが微細、狭
ピッチ化しても、これを配線基板の所定位置に簡単に位
置決めすることが可能になる。
【００５９】(2).また、従来の光学的手段ではなく、こ
のような支持ピンによる機械的手段により位置決めをす
ることとしているため、製造プロセスの短縮化、低コス
ト化を図ることができる。
のような支持ピンによる機械的手段により位置決めをす
ることとしているため、製造プロセスの短縮化、低コス
ト化を図ることができる。
【００６０】(3).また、厚さがリフロー後の半導体装置
と配線基板との規定間隔相当となったスペーサ部を半導
体装置と配線基板との間に位置させているので、リフロ
ー時に規定間隔だけバンプが潰れるとスペーサ部よって
それ以上の潰れが防止されるようになる。したがって、
バンプが規定量以上に潰れて他のバンプと接触すること
に起因するショート不良が未然に防止される。
と配線基板との規定間隔相当となったスペーサ部を半導
体装置と配線基板との間に位置させているので、リフロ
ー時に規定間隔だけバンプが潰れるとスペーサ部よって
それ以上の潰れが防止されるようになる。したがって、
バンプが規定量以上に潰れて他のバンプと接触すること
に起因するショート不良が未然に防止される。
【００６１】(4).支持ピンにピン離脱部を形成すれば、
バンプをリフローした後で支持ピンを配線基板から抜き
取ることができるので、支持ピンが邪魔にならず製品と
しての取り扱いが容易になる。
バンプをリフローした後で支持ピンを配線基板から抜き
取ることができるので、支持ピンが邪魔にならず製品と
しての取り扱いが容易になる。
【００６２】(5).また、支持ピンにピン離脱部を形成す
れば、抜き取られた支持ピンは他の電子部品の製造に再
使用することができるので、コストダウンを図ることが
可能になる。
れば、抜き取られた支持ピンは他の電子部品の製造に再
使用することができるので、コストダウンを図ることが
可能になる。
【００６３】(6).パッケージ基板に切り欠き部を形成し
てこの部分で支持ピンを嵌合させるようにすれば、支持
ピンがパッケージ基板の内側に移動した分だけ半導体装
置の配線基板に対する占有面積の縮小を図ることがで
き、実装効率の向上を図ることが可能になる。
てこの部分で支持ピンを嵌合させるようにすれば、支持
ピンがパッケージ基板の内側に移動した分だけ半導体装
置の配線基板に対する占有面積の縮小を図ることがで
き、実装効率の向上を図ることが可能になる。
【００６４】(7).支持ピンを熱収縮性樹脂で形成すれ
ば、これが装着孔および位置決め孔を外側から覆うよう
に熱収縮して支持ピンによりパッケージ基板と配線基板
とが強固に固定されるようになり、加熱による反りが防
止されてバンプの部分の間隔は常に規定間隔に保たれ
る。
ば、これが装着孔および位置決め孔を外側から覆うよう
に熱収縮して支持ピンによりパッケージ基板と配線基板
とが強固に固定されるようになり、加熱による反りが防
止されてバンプの部分の間隔は常に規定間隔に保たれ
る。
【図１】本発明の実施の形態１による電子部品を示す平
面図である。
面図である。
【図２】図１のII−II線に沿う断面図である。
【図３】図１の電子部品に用いられた支持ピンを示す斜
視図である。
視図である。
【図４】本発明の実施の形態２による電子部品を示す平
面図である。
面図である。
【図５】本発明の実施の形態３による電子部品を示す平
面図である。
面図である。
【図６】図５のVI−VI線に沿う断面図である。
【図７】図５の電子部品に用いられた支持ピンを示す斜
視図である。
視図である。
【図８】（ａ），（ｂ）は図５の電子部品における支持
ピンの抜き取り動作を示す説明図である。
ピンの抜き取り動作を示す説明図である。
【図９】本発明の実施の形態４による電子部品を示す平
面図である。
面図である。
【図１０】本発明の実施の形態５による電子部品におけ
るリフロー後を示す部分断面図である。
るリフロー後を示す部分断面図である。
１ 電子部品 ２ 半導体チップ ３ 半導体装置 ４ 配線基板 ４ａ 位置決め孔 ５ パッケージ基板 ５ａ 実装面 ５ｂ チップ搭載面 ５ｃ 装着孔 ５ｄ 切り欠き部 ６ ハンダ・バンプ ７ キャップ ８ ハンダ ９ ハンダ １０ バンプ １２ 支持ピン １２ａ 支柱部 １２ｂ スペーサ部 ２１ 電子部品 ３１ 電子部品 ３２ 支持ピン ３２ａ 支柱部 ３２ｂ スペーサ部 ３２ｃ ピン離脱部 ４１ 電子部品 ５１ 電子部品 ５２ 支持ピン ５２ａ 支柱部 ５２ｂ スペーサ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林田 哲哉 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (9)
- 【請求項１】 回路素子の形成された半導体チップがバ
ンプを有するパッケージ基板に搭載されて封止された半
導体装置と、 前記半導体装置が実装された配線基板と、 一方側が前記配線基板に形成された位置決め孔と嵌合し
て前記半導体装置を前記配線基板の所定位置に位置決め
する支柱部、およびこの支柱部の中途位置において外方
に向けて形成されるとともに前記半導体装置と前記配線
基板との間に位置して前記バンプのリフロー時に両者を
規定間隔に保持するスペーサ部からなる複数本の支持ピ
ンとを有することを特徴とする電子部品。 - 【請求項２】 請求項１記載の電子部品において、前記
支柱部の他方側が前記位置決め孔に対応して前記パッケ
ージ基板の複数箇所に形成された装着孔と嵌合して前記
半導体装置が前記配線基板に位置決めされることを特徴
とする電子部品。 - 【請求項３】 請求項２記載の電子部品において、前記
支持ピンは熱収縮性樹脂により形成されていることを特
徴とする電子部品。 - 【請求項４】 請求項１記載の電子部品において、前記
支持ピンの他方側が前記半導体装置の外周を４方向から
規制してこの半導体装置が前記配線基板に位置決めされ
ることを特徴とする電子部品。 - 【請求項５】 請求項４記載の電子部品において、前記
支持ピンは回転自在に前記位置決め孔に嵌合され、前記
スペーサ部には、これを切り欠くようにして前記支柱部
の外周面と同一またはこれよりも内方にまで形成されて
前記支持ピンの回転により前記スペーサ部を前記パッケ
ージ基板と非接触にするピン離脱部を有することを特徴
とする電子部品。 - 【請求項６】 請求項１記載の電子部品において、前記
パッケージ基板には前記支柱部の外周面と嵌合する切り
欠き部が形成され、前記支柱部とこの切り欠き部との嵌
合によって前記半導体装置が前記配線基板に位置決めさ
れることを特徴とする電子部品。 - 【請求項７】 回路素子の形成された半導体チップがバ
ンプを有するパッケージ基板に搭載されて封止され、こ
のパッケージ基板の複数箇所に装着孔が形成された半導
体装置を用意し、 支柱部およびこの支柱部の中途位置において外方に向け
て形成されたスペーサ部からなる支持ピンを複数本用意
し、 前記半導体装置の搭載位置で前記装着孔が対応するよう
に配線基板に形成された位置決め孔に複数本の前記支持
ピンの一方側をそれぞれ差し込み、 前記スペーサ部が前記半導体装置と前記配線基板との間
に位置するようにして前記支持ピンの他方側と前記装着
孔とを嵌合して前記半導体装置を搭載し、 前記バンプをリフローして前記半導体装置と前記配線基
板とを電気的に接続することを特徴とする電子部品の製
造方法。 - 【請求項８】 回路素子の形成された半導体チップがバ
ンプを有するパッケージ基板に搭載されて封止された半
導体装置を用意し、 支柱部およびこの支柱部の中途位置において外方に向け
て形成されたスペーサ部からなる支持ピンを複数本用意
し、 前記支持ピンが前記半導体装置の搭載位置でこの半導体
装置の４辺の外周面をそれぞれ規制し得るように形成さ
れた位置決め孔に複数本の前記支持ピンの一方側をそれ
ぞれ差し込み、 前記スペーサ部が前記半導体装置と前記配線基板との間
に位置するようにしてこれらの支持ピンで形成される領
域に前記半導体装置を搭載し、 前記バンプをリフローして前記半導体装置と前記配線基
板とを電気的に接続することを特徴とする電子部品の製
造方法。 - 【請求項９】 回路素子の形成された半導体チップがバ
ンプを有するパッケージ基板に搭載されて封止された半
導体装置を用意し、 支柱部、この支柱部の中途位置において外方に向けて形
成されたスペーサ部、およびこのスペーサ部を切り欠く
ようにして前記支柱部の外周面と同一またはこれよりも
内方にまで形成されたピン離脱部からなる支持ピンを複
数本用意し、 前記支持ピンが前記半導体装置の搭載位置でこの半導体
装置の４辺の外周面をそれぞれ規制し得るように形成さ
れた位置決め孔に複数本の前記支持ピンの一方側をそれ
ぞれ回転自在に差し込み、 前記スペーサ部が前記半導体装置と前記配線基板との間
に位置するようにしてこれらの支持ピンで形成される領
域に前記半導体装置を搭載し、 前記バンプをリフローして前記半導体装置と前記配線基
板とを電気的に接続し、 リフロー後、前記支柱部を回転して前記ピン離脱部を前
記パッケージ基板内に位置させ、前記支持ピンを前記配
線基板から抜き取ることを特徴とする電子部品の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1884396A JPH09213743A (ja) | 1996-02-05 | 1996-02-05 | 電子部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1884396A JPH09213743A (ja) | 1996-02-05 | 1996-02-05 | 電子部品およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09213743A true JPH09213743A (ja) | 1997-08-15 |
Family
ID=11982850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1884396A Pending JPH09213743A (ja) | 1996-02-05 | 1996-02-05 | 電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09213743A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1699079A2 (en) * | 2005-02-25 | 2006-09-06 | Fujitsu Limited | Electronic device, standoff member, and method of manufacturing electronic device |
| WO2008139563A1 (ja) * | 2007-05-07 | 2008-11-20 | Fujitsu Limited | 電子装置及びその製造方法、当該電子装置を有する電子機器 |
| US7541721B2 (en) | 2006-11-17 | 2009-06-02 | Fujitsu Media Devices Limited | Acoustic wave device |
| KR20140094515A (ko) * | 2011-10-24 | 2014-07-30 | 다이아몬드 이노베이션즈, 인크. | 복수의 세장형 요소를 이용하여 2 개의 부품을 그들 사이의 축선방향 및 각도방향 정렬을 보장하도록 접합하는 방법 |
| JP2014216618A (ja) * | 2013-04-30 | 2014-11-17 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR20230003850A (ko) * | 2021-06-30 | 2023-01-06 | 주식회사 에프에스티 | 펠리클 조립체 |
-
1996
- 1996-02-05 JP JP1884396A patent/JPH09213743A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1699079A2 (en) * | 2005-02-25 | 2006-09-06 | Fujitsu Limited | Electronic device, standoff member, and method of manufacturing electronic device |
| EP1699079A3 (en) * | 2005-02-25 | 2007-11-14 | Fujitsu Limited | Electronic device, standoff member, and method of manufacturing electronic device |
| US7838987B2 (en) | 2005-02-25 | 2010-11-23 | Fujitsu Limited | Electronic device, standoff member, and method of manufacturing electronic device |
| US7541721B2 (en) | 2006-11-17 | 2009-06-02 | Fujitsu Media Devices Limited | Acoustic wave device |
| WO2008139563A1 (ja) * | 2007-05-07 | 2008-11-20 | Fujitsu Limited | 電子装置及びその製造方法、当該電子装置を有する電子機器 |
| KR20140094515A (ko) * | 2011-10-24 | 2014-07-30 | 다이아몬드 이노베이션즈, 인크. | 복수의 세장형 요소를 이용하여 2 개의 부품을 그들 사이의 축선방향 및 각도방향 정렬을 보장하도록 접합하는 방법 |
| JP2014530774A (ja) * | 2011-10-24 | 2014-11-20 | ダイヤモンドイノベイションズ インコーポレーテッド | 複数本の長寸要素を用いることにより２つの構成要素を結合してそれらの間の軸心的および角度的な整列を確実とする方法 |
| JP2018024090A (ja) * | 2011-10-24 | 2018-02-15 | ダイヤモンド イノヴェーションズ インコーポレイテッド | 複数本の長寸要素を用いることにより２つの構成要素を結合してそれらの間の軸心的および角度的な整列を確実とする方法 |
| JP2014216618A (ja) * | 2013-04-30 | 2014-11-17 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR20230003850A (ko) * | 2021-06-30 | 2023-01-06 | 주식회사 에프에스티 | 펠리클 조립체 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6048753A (en) | Standardized bonding location process and apparatus | |
| KR100209250B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US8319328B2 (en) | Method of manufacturing a semiconductor device | |
| US6084308A (en) | Chip-on-chip integrated circuit package and method for making the same | |
| US8558378B2 (en) | Bump-on-lead flip chip interconnection | |
| US5639696A (en) | Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array | |
| JP2005045251A (ja) | スタック半導体チップｂｇａパッケージ及びその製造方法 | |
| US6291270B1 (en) | Revealing localized cutting line patterns in a semiconductor device | |
| US8841168B2 (en) | Soldering relief method and semiconductor device employing same | |
| US20040161920A1 (en) | Semiconductor device manufacturing method | |
| US20050121757A1 (en) | Integrated circuit package overlay | |
| US20090108471A1 (en) | Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus | |
| JPH09213743A (ja) | 電子部品およびその製造方法 | |
| JP2009283835A (ja) | 半導体装置及びその製造方法 | |
| US6266249B1 (en) | Semiconductor flip chip ball grid array package | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP4737995B2 (ja) | 半導体装置 | |
| KR100469543B1 (ko) | 반도체장치,반도체장치제조프로세스,다이입출력패턴재구성방법및다이-적응가능한반도체장치어셈블리설계방법 | |
| JP4677152B2 (ja) | 半導体装置 | |
| JP2004140079A (ja) | エリアアレイ型半導体装置とそれを用いた電子回路基板 | |
| JP3670102B2 (ja) | 半導体装置およびその製造方法 | |
| JP3000770B2 (ja) | 電子部品 | |
| JP2000332052A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3239071B2 (ja) | ボール・グリッド・アレイ（ｂｇａ）とその製造方法および電子装置 | |
| US20050082650A1 (en) | Integrated circuit packaging system |