JP3000770B2 - 電子部品 - Google Patents
電子部品Info
- Publication number
- JP3000770B2 JP3000770B2 JP33811891A JP33811891A JP3000770B2 JP 3000770 B2 JP3000770 B2 JP 3000770B2 JP 33811891 A JP33811891 A JP 33811891A JP 33811891 A JP33811891 A JP 33811891A JP 3000770 B2 JP3000770 B2 JP 3000770B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- heat
- lead
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電子部品に係り、詳しく
は、放熱手段を備えた電子部品の構造に関する。
は、放熱手段を備えた電子部品の構造に関する。
【０００２】
【従来の技術】半導体チップは、コンピュータなどの電
子機器に組み込まれて駆動する際に発熱しやすく、この
熱のために故障を生じやすい。そこでその対策として、
半導体チップがパッケージされた電子部品にヒートシン
クなどの放熱手段を装着することが知られている。
子機器に組み込まれて駆動する際に発熱しやすく、この
熱のために故障を生じやすい。そこでその対策として、
半導体チップがパッケージされた電子部品にヒートシン
クなどの放熱手段を装着することが知られている。
【０００３】図１１はこの種従来の電子部品Ｄを示すも
のである。図中、１０１は基板であり、その下面に半導
体チップＰが搭載されている。１０３は基板１０１と半
導体チップＰを接続するワイヤである。基板１０１の上
面にはヒートシンク１０４が装着されており、また基板
１０１の下面にはピン１０５が立設されている。１０６
はカバー板である。この電子部品Ｄは、ピン１０５を配
線基板１０７のスルーホールに挿入して、半田付け１０
８することにより、配線基板１０７に組み付けられる。
のである。図中、１０１は基板であり、その下面に半導
体チップＰが搭載されている。１０３は基板１０１と半
導体チップＰを接続するワイヤである。基板１０１の上
面にはヒートシンク１０４が装着されており、また基板
１０１の下面にはピン１０５が立設されている。１０６
はカバー板である。この電子部品Ｄは、ピン１０５を配
線基板１０７のスルーホールに挿入して、半田付け１０
８することにより、配線基板１０７に組み付けられる。
【０００４】
【発明が解決しようとする課題】半導体チップＰは、回
路形成面ａから発熱するものであり、その熱は破線矢印
で示すように半導体チップＰ、基板１０１を通り、ヒー
トシンク１０４から放熱される。しかしながら上記従来
手段の構成では、回路形成面ａから発生した熱は、ヒー
トシンク１０４から十分に放熱されず、カバー板１０６
との間の内部空間Ｔに熱がこもり、このため回路形成面
ａの温度は異常に高くなりやすく、その結果、回路が異
常発振するなどの故障を生じやすい問題点があった。
路形成面ａから発熱するものであり、その熱は破線矢印
で示すように半導体チップＰ、基板１０１を通り、ヒー
トシンク１０４から放熱される。しかしながら上記従来
手段の構成では、回路形成面ａから発生した熱は、ヒー
トシンク１０４から十分に放熱されず、カバー板１０６
との間の内部空間Ｔに熱がこもり、このため回路形成面
ａの温度は異常に高くなりやすく、その結果、回路が異
常発振するなどの故障を生じやすい問題点があった。
【０００５】したがって本発明は、放熱性を向上し、半
導体チップの発熱による故障発生を解消できる電子部品
を提供することを目的とする。
導体チップの発熱による故障発生を解消できる電子部品
を提供することを目的とする。
【０００６】
【課題を解決するための手段】このために本発明は、基
板と、この基板に搭載された半導体チップと、この基板
から外方へ延出するリードと、この基板とリードの接合
部に形成されてこのリードと基板を結合するモールド体
と、上記半導体チップの外面に装着された第１の放熱手
段と、上記基板の外面に装着された第２の放熱手段とか
ら電子部品を構成している。
板と、この基板に搭載された半導体チップと、この基板
から外方へ延出するリードと、この基板とリードの接合
部に形成されてこのリードと基板を結合するモールド体
と、上記半導体チップの外面に装着された第１の放熱手
段と、上記基板の外面に装着された第２の放熱手段とか
ら電子部品を構成している。
【０００７】
【作用】上記構成によれば、半導体チップの発熱は、第
１の放熱手段と第２の放熱手段から放熱され、回路形成
面の温度が異常に高くなるのを回避できる。
１の放熱手段と第２の放熱手段から放熱され、回路形成
面の温度が異常に高くなるのを回避できる。
【０００８】
【実施例】次に、図面を参照しながら本発明の実施例を
説明する。図１は本発明に係る電子部品Ｃの斜視図、図
２は同断面図である。図中、１は基板であり、この基板
１から外方へリード１０ａが延出されている。３は基板
１の周囲に形成されたモールド体である。このモールド
体３は、基板１とリード１０ａが分離しないように両者
をしっかり結合するために、両者の接合部に枠型に形成
されている。５は基板１とリード１０ａを接続する半田
部である。なお、半田部５に代えて、ボンドなどにより
固着してもよい。
説明する。図１は本発明に係る電子部品Ｃの斜視図、図
２は同断面図である。図中、１は基板であり、この基板
１から外方へリード１０ａが延出されている。３は基板
１の周囲に形成されたモールド体である。このモールド
体３は、基板１とリード１０ａが分離しないように両者
をしっかり結合するために、両者の接合部に枠型に形成
されている。５は基板１とリード１０ａを接続する半田
部である。なお、半田部５に代えて、ボンドなどにより
固着してもよい。
【０００９】Ｐは半導体チップであり、この基板１の上
面に搭載されている。６はチップＰの回路形成面に突設
されたバンプであり、基板１の電極に接地している。４
はチップＰの保護手段としての電気絶縁性の樹脂であ
り、モールド体３の内部に塗布されている。２１は第１
の放熱手段としてのフィン型のヒートシンクであり、チ
ップＰの外面にボンド２３により装着されている。２２
は第２の放熱手段としてのプレート形のヒートシンクで
あり、基板１の外面にボンド２３により装着されてお
り、またその下面はボンド２３により配線基板７に装着
されている。２４は配線基板７に形成された回路パター
ンであり、上記リード１０ａは半田部２５によりこの回
路パターン２４に固着されている。したがって駆動中に
チップＰに発生した一部の熱は、破線矢印にて示すよう
に上方のヒートシンク２１から放熱され、また一部の熱
はバンプ６、下方のヒートシンク２２を通じて配線基板
７に伝導し、配線基板７の表面から放熱される。このよ
うにこの電子部品Ｃは、上部と下部のヒートシンク２
１，２２から放熱するので、チップＰの発熱により温度
が異常に高くなって回路が異常発振するのを回避でき
る。
面に搭載されている。６はチップＰの回路形成面に突設
されたバンプであり、基板１の電極に接地している。４
はチップＰの保護手段としての電気絶縁性の樹脂であ
り、モールド体３の内部に塗布されている。２１は第１
の放熱手段としてのフィン型のヒートシンクであり、チ
ップＰの外面にボンド２３により装着されている。２２
は第２の放熱手段としてのプレート形のヒートシンクで
あり、基板１の外面にボンド２３により装着されてお
り、またその下面はボンド２３により配線基板７に装着
されている。２４は配線基板７に形成された回路パター
ンであり、上記リード１０ａは半田部２５によりこの回
路パターン２４に固着されている。したがって駆動中に
チップＰに発生した一部の熱は、破線矢印にて示すよう
に上方のヒートシンク２１から放熱され、また一部の熱
はバンプ６、下方のヒートシンク２２を通じて配線基板
７に伝導し、配線基板７の表面から放熱される。このよ
うにこの電子部品Ｃは、上部と下部のヒートシンク２
１，２２から放熱するので、チップＰの発熱により温度
が異常に高くなって回路が異常発振するのを回避でき
る。
【００１０】次に、上記電子部品Ｃの製造方法を説明す
る。図３〜図７は電子部品Ｃの製造工程の説明図であ
り、一連の動作を示している。まず、図３（ａ）に示す
ように、スクリーン印刷機８により、リードフレーム１
０に半田部５を形成する。具体的には、スクリーンマス
ク９の下方にリードフレーム１０を配置し、このスクリ
ーンマスク９上をスキージ１１を摺動させることによ
り、このスクリーンマスク９に形成されたパターン孔を
介してクリーム半田５′をリードフレーム１０上に塗布
し、上記半田部５を形成する。このリードフレーム１０
は、図８に示すように、タイバー部１０ｃにより連結さ
れた複数本のリード１０ａと、基板１を支持する４本の
支持部１０ｂが打抜加工により形成されている。
る。図３〜図７は電子部品Ｃの製造工程の説明図であ
り、一連の動作を示している。まず、図３（ａ）に示す
ように、スクリーン印刷機８により、リードフレーム１
０に半田部５を形成する。具体的には、スクリーンマス
ク９の下方にリードフレーム１０を配置し、このスクリ
ーンマスク９上をスキージ１１を摺動させることによ
り、このスクリーンマスク９に形成されたパターン孔を
介してクリーム半田５′をリードフレーム１０上に塗布
し、上記半田部５を形成する。このリードフレーム１０
は、図８に示すように、タイバー部１０ｃにより連結さ
れた複数本のリード１０ａと、基板１を支持する４本の
支持部１０ｂが打抜加工により形成されている。
【００１１】次いで、図３（ｂ）に示すように、半田部
５上に基板１を搭載する。具体的には、移載ヘッド１３
をＸＹ方向に駆動してノズル１４に吸着された基板１を
半田部５上に搭載する。
５上に基板１を搭載する。具体的には、移載ヘッド１３
をＸＹ方向に駆動してノズル１４に吸着された基板１を
半田部５上に搭載する。
【００１２】次に、図３（ｃ）に示すように、この半田
部５をリフロー装置により加熱処理して、基板１をリー
ドフレーム１０に接着し、次いでその表裏を反転させる
（図４（ａ））。なお半田部５は、半田メッキ、半田レ
ベラなどの他の手段によって形成してもよい。あるいは
また、半田の代わりに例えば紫外線の照射により硬化す
る光硬化樹脂や通常の樹脂などのその他の接着剤によ
り、基板１とリードフレーム１０を結合してもよい。こ
の場合、接着剤は基板またはリードフレームのいずれの
側に塗布してもよい。次いで、図４（ｂ）に示すよう
に、基板１とリードフレーム１０の接合部をしっかり結
合するために、基板１の周囲にモールドプレス装置によ
り枠型のモールド体３を形成する。
部５をリフロー装置により加熱処理して、基板１をリー
ドフレーム１０に接着し、次いでその表裏を反転させる
（図４（ａ））。なお半田部５は、半田メッキ、半田レ
ベラなどの他の手段によって形成してもよい。あるいは
また、半田の代わりに例えば紫外線の照射により硬化す
る光硬化樹脂や通常の樹脂などのその他の接着剤によ
り、基板１とリードフレーム１０を結合してもよい。こ
の場合、接着剤は基板またはリードフレームのいずれの
側に塗布してもよい。次いで、図４（ｂ）に示すよう
に、基板１とリードフレーム１０の接合部をしっかり結
合するために、基板１の周囲にモールドプレス装置によ
り枠型のモールド体３を形成する。
【００１３】次に、図４（ｃ）に示すように、リード１
０ａの基端部を切断する切断部３０ａと、タイバー部１
０ｃを切断する切断部３０ｂにより、基板１を支持する
支持部１０ｂ（図８参照）を残して、リード１０ａの基
端部とタイバー部１０ｃを切断する（図４（ｃ））。図
５（ａ）は、このように形成されたリードフレーム１０
を示している。次に移載ヘッド１６により、移載ヘッド
１６のノズル１６ａに吸着されたチップＰをこの基板１
上に搭載する（図５（ｂ））。次いで、図５（ｃ）に示
すように、チップＰの外面にボンド２３を塗布した後、
ヒートシンク２１を搭載する。
０ａの基端部を切断する切断部３０ａと、タイバー部１
０ｃを切断する切断部３０ｂにより、基板１を支持する
支持部１０ｂ（図８参照）を残して、リード１０ａの基
端部とタイバー部１０ｃを切断する（図４（ｃ））。図
５（ａ）は、このように形成されたリードフレーム１０
を示している。次に移載ヘッド１６により、移載ヘッド
１６のノズル１６ａに吸着されたチップＰをこの基板１
上に搭載する（図５（ｂ））。次いで、図５（ｃ）に示
すように、チップＰの外面にボンド２３を塗布した後、
ヒートシンク２１を搭載する。
【００１４】次に図６（ａ）に示すように、チップＰの
保護のために、ディスペンサ１７により、このモールド
体３の内部に絶縁性の樹脂４を塗布して、搭載されたチ
ップＰを樹脂封止する。この樹脂４としては、例えばＵ
Ｖ樹脂、熱硬化性樹脂などが使用できる。次いで、この
樹脂４がＵＶ樹脂の場合には、紫外線照射により、また
熱硬化性樹脂の場合には加熱処理をして、この樹脂４を
硬化させる。
保護のために、ディスペンサ１７により、このモールド
体３の内部に絶縁性の樹脂４を塗布して、搭載されたチ
ップＰを樹脂封止する。この樹脂４としては、例えばＵ
Ｖ樹脂、熱硬化性樹脂などが使用できる。次いで、この
樹脂４がＵＶ樹脂の場合には、紫外線照射により、また
熱硬化性樹脂の場合には加熱処理をして、この樹脂４を
硬化させる。
【００１５】次いで、図６（ｂ）に示すように、この切
断されたリード１０ａの先端部に、ファンクションテス
タのプローブＴを当接して、搭載されたチップＰの特性
検査をする。したがって本手段によれば、製造工程にお
ける電子部品Ｃの良否判断の時期を早期化できる。すな
わち、従来の電子部品の製造方法では、リード１０ａや
タイバー部１０ｃをリードフレーム１０から切断分離す
る作業は最終工程で行われていたが、チップの特性検査
は、リードがリードフレームと一体の状態ではできない
ことから、この切断分離作業が終了した電子部品Ｃの完
成後でなければ、この電子部品Ｃの特性検査ができなか
った。このため、電子部品Ｃの良否を判断する時期が遅
れ、不良品であっても最終工程まで作業が進められてし
まい、生産効率が低下していた。しかも、電子部品の完
成後は、極細のリードがモールド体からむき出しで突出
しているため、リードに器物が当たるなどしてリードが
屈曲変形しやすく、したがって従来手段では、電子部品
をトレイに収納するなどして注意深く電子部品を取り扱
いながら特性検査を行わねばならず、それだけ検査能率
が低下する問題点があった。
断されたリード１０ａの先端部に、ファンクションテス
タのプローブＴを当接して、搭載されたチップＰの特性
検査をする。したがって本手段によれば、製造工程にお
ける電子部品Ｃの良否判断の時期を早期化できる。すな
わち、従来の電子部品の製造方法では、リード１０ａや
タイバー部１０ｃをリードフレーム１０から切断分離す
る作業は最終工程で行われていたが、チップの特性検査
は、リードがリードフレームと一体の状態ではできない
ことから、この切断分離作業が終了した電子部品Ｃの完
成後でなければ、この電子部品Ｃの特性検査ができなか
った。このため、電子部品Ｃの良否を判断する時期が遅
れ、不良品であっても最終工程まで作業が進められてし
まい、生産効率が低下していた。しかも、電子部品の完
成後は、極細のリードがモールド体からむき出しで突出
しているため、リードに器物が当たるなどしてリードが
屈曲変形しやすく、したがって従来手段では、電子部品
をトレイに収納するなどして注意深く電子部品を取り扱
いながら特性検査を行わねばならず、それだけ検査能率
が低下する問題点があった。
【００１６】これに対して、本手段では、図６（ｂ）に
示すように、リード１０ａがリードフレーム１０と一体
の状態で特性検査ができるため、電子部品Ｃの良否判断
の時期が早められて、最終工程に至る前に不良品は取り
除けるので、生産効率の向上が図れる。しかも図６
（ｂ）に示す状態で、リード１０ａはリードフレーム１
０やモールド体３などによりガードされているため、特
性検査のための取り扱い搬送中に、器物が当たるなどし
て屈曲変形するのを防止でき、且つリードフレーム１０
を搬送用キャリヤとして、搬送路を自動搬送しながら、
作業性良く特性検査ができる。
示すように、リード１０ａがリードフレーム１０と一体
の状態で特性検査ができるため、電子部品Ｃの良否判断
の時期が早められて、最終工程に至る前に不良品は取り
除けるので、生産効率の向上が図れる。しかも図６
（ｂ）に示す状態で、リード１０ａはリードフレーム１
０やモールド体３などによりガードされているため、特
性検査のための取り扱い搬送中に、器物が当たるなどし
て屈曲変形するのを防止でき、且つリードフレーム１０
を搬送用キャリヤとして、搬送路を自動搬送しながら、
作業性良く特性検査ができる。
【００１７】次に、図６（ｃ）に示すように、リードフ
レーム１０を表裏反転させたうえで、基板１にボンド２
３を塗布した後、第２のヒートシンク２２を搭載し、次
に図７に示すように、切断装置３１により、支持部１０
ｂを切断し、且つリード１０ａのフォーミングをするこ
とにより、図１に示す電子部品Ｃが完成する。図５
（ａ）に示す破線ａは、支持部１０ｂの切断線である。
なお、この支持部１０ｂの切断およびリード１０ａのフ
ォーミングは別個の工程で行ってもよく、あるいは同一
工程で行ってもよい。
レーム１０を表裏反転させたうえで、基板１にボンド２
３を塗布した後、第２のヒートシンク２２を搭載し、次
に図７に示すように、切断装置３１により、支持部１０
ｂを切断し、且つリード１０ａのフォーミングをするこ
とにより、図１に示す電子部品Ｃが完成する。図５
（ａ）に示す破線ａは、支持部１０ｂの切断線である。
なお、この支持部１０ｂの切断およびリード１０ａのフ
ォーミングは別個の工程で行ってもよく、あるいは同一
工程で行ってもよい。
【００１８】図９は本発明の他の実施例を示している。
このものは、チップＰは基板１の下面に搭載されてお
り、その外面にプレート状の第１のヒートシンク３１が
装着され、ボンド２３により配線基板７に接着されてい
る。したがってチップＰの熱は、この第１のヒートシン
ク３１と、基板１の上面に装着された第２のヒートシン
ク３２から放熱される。
このものは、チップＰは基板１の下面に搭載されてお
り、その外面にプレート状の第１のヒートシンク３１が
装着され、ボンド２３により配線基板７に接着されてい
る。したがってチップＰの熱は、この第１のヒートシン
ク３１と、基板１の上面に装着された第２のヒートシン
ク３２から放熱される。
【００１９】また図１０は更に他の実施例を示すもので
あって、チップＰの下面と基板１の上面にヒートシンク
４１，４２が装着されている。また配線基板７にはヒー
トシンク４１を露呈させる開孔部４３が形成されてい
る。したがってチップＰの熱は、ヒートシンク４１，４
２から放熱される。このように本発明に係る電子部品は
様々の設計変更が可能であり、更には基板１には複数個
の半導体チップＰを搭載してもよい。
あって、チップＰの下面と基板１の上面にヒートシンク
４１，４２が装着されている。また配線基板７にはヒー
トシンク４１を露呈させる開孔部４３が形成されてい
る。したがってチップＰの熱は、ヒートシンク４１，４
２から放熱される。このように本発明に係る電子部品は
様々の設計変更が可能であり、更には基板１には複数個
の半導体チップＰを搭載してもよい。
【００２０】
【発明の効果】以上説明したように本発明によれば、半
導体チップの熱を、第１のヒートシンクと第２のヒート
シンクから放熱できるので、半導体チップの駆動にとも
なう温度の異常上昇を回避できる。
導体チップの熱を、第１のヒートシンクと第２のヒート
シンクから放熱できるので、半導体チップの駆動にとも
なう温度の異常上昇を回避できる。
【図１】本発明に係る電子部品の斜視図
【図２】同断面図
【図３】（ａ）本発明に係る電子部品の製造工程の説明
図 （ｂ）本発明に係る電子部品の製造工程の説明図 （ｃ）本発明に係る電子部品の製造工程の説明図
図 （ｂ）本発明に係る電子部品の製造工程の説明図 （ｃ）本発明に係る電子部品の製造工程の説明図
【図４】（ａ）本発明に係る電子部品の製造工程の説明
図 （ｂ）本発明に係る電子部品の製造工程の説明図 （ｃ）本発明に係る電子部品の製造工程の説明図
図 （ｂ）本発明に係る電子部品の製造工程の説明図 （ｃ）本発明に係る電子部品の製造工程の説明図
【図５】（ａ）本発明に係る電子部品の製造工程の説明
図 （ｂ）本発明に係る電子部品の製造工程の説明図 （ｃ）本発明に係る電子部品の製造工程の説明図
図 （ｂ）本発明に係る電子部品の製造工程の説明図 （ｃ）本発明に係る電子部品の製造工程の説明図
【図６】（ａ）本発明に係る電子部品の製造工程の説明
図 （ｂ）本発明に係る電子部品の製造工程の説明図 （ｃ）本発明に係る電子部品の製造工程の説明図
図 （ｂ）本発明に係る電子部品の製造工程の説明図 （ｃ）本発明に係る電子部品の製造工程の説明図
【図７】本発明に係る電子部品の製造工程の説明図
【図８】同リードフレームの平面図
【図９】本発明の他の実施例の電子部品の断面図
【図１０】本発明の他の実施例の電子部品の断面図
【図１１】従来の電子部品の断面図
１ 基板 ３ モールド体 １０ａ リード ２１ 第１の放熱手段 ２２ 第２の放熱手段 ３１ 第１の放熱手段 ３２ 第２の放熱手段 ４１ 第１の放熱手段 ４２ 第２の放熱手段 Ｃ 電子部品 Ｐ 半導体チップ
Claims (1)
- 【請求項１】基板と、この基板に搭載された半導体チッ
プと、この基板から外方へ延出するリードと、この基板
とリードの接合部に形成されてこのリードと基板を結合
するモールド体と、上記半導体チップの外面に装着され
た第１の放熱手段と、上記基板の外面に装着された第２
の放熱手段とから成ることを特徴とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33811891A JP3000770B2 (ja) | 1991-12-20 | 1991-12-20 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33811891A JP3000770B2 (ja) | 1991-12-20 | 1991-12-20 | 電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175381A JPH05175381A (ja) | 1993-07-13 |
| JP3000770B2 true JP3000770B2 (ja) | 2000-01-17 |
Family
ID=18315082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33811891A Expired - Fee Related JP3000770B2 (ja) | 1991-12-20 | 1991-12-20 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3000770B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846098A (ja) * | 1994-07-22 | 1996-02-16 | Internatl Business Mach Corp <Ibm> | 直接的熱伝導路を形成する装置および方法 |
| DE102004032371A1 (de) * | 2004-06-30 | 2006-01-26 | Robert Bosch Gmbh | Elektronische Schaltungseinheit |
-
1991
- 1991-12-20 JP JP33811891A patent/JP3000770B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175381A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405487B2 (en) | Method and apparatus for removing encapsulating material from a packaged microelectronic device | |
| JP3519453B2 (ja) | 半導体装置 | |
| US6649448B2 (en) | Method of manufacturing a semiconductor device having flexible wiring substrate | |
| US20050167834A1 (en) | Semiconductor device including semiconductor element mounted on another semiconductor element | |
| US7897438B2 (en) | Method of making semiconductor package with plated connection | |
| JPH0550134B2 (ja) | ||
| JP3699575B2 (ja) | Ｉｃパッケージ実装方法 | |
| JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JP3000770B2 (ja) | 電子部品 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JP3527162B2 (ja) | 電子部品の放熱構造および電子部品の製造方法 | |
| JPH0322544A (ja) | 半導体装置 | |
| JP2000164792A (ja) | 半導体装置およびその製造方法 | |
| JPH06349973A (ja) | 樹脂封止型半導体装置 | |
| JPH09213743A (ja) | 電子部品およびその製造方法 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08181168A (ja) | 半導体装置 | |
| JP2976989B2 (ja) | 半導体装置 | |
| JPH08213497A (ja) | 半導体装置及びその製造方法 | |
| JP2005522028A (ja) | 半導体デバイスのパッケージング・システム | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH04329649A (ja) | Ｔａｂ実装体 | |
| JP2000012608A (ja) | 半導体装置の製造方法 | |
| JP2004179300A (ja) | 半導体装置およびその製造方法 | |
| TW436942B (en) | Wafer level packaging method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |