JP2000164792A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000164792A
JP2000164792A JP10340572A JP34057298A JP2000164792A JP 2000164792 A JP2000164792 A JP 2000164792A JP 10340572 A JP10340572 A JP 10340572A JP 34057298 A JP34057298 A JP 34057298A JP 2000164792 A JP2000164792 A JP 2000164792A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
heat sink
semiconductor
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10340572A
Other languages
English (en)
Inventor
Yasuhiro Yoshikawa
泰弘 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10340572A priority Critical patent/JP2000164792A/ja
Publication of JP2000164792A publication Critical patent/JP2000164792A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置において量産性を向上してコスト
を低減するとともに、信頼性の向上を図る。 【解決手段】 メモリチップである半導体チップ１とこ
れのパッドに電気的に接続するバンプ電極１ｃとを備え
た８個のＷＰＰ５を準備し、複数の外部端子が設けられ
かつ８個のＷＰＰ５を支持可能なモジュール基板３を準
備し、放熱板４と８個のＷＰＰ５におけるそれぞれの背
面５ｂとを接合し、その後、放熱板４が取り付けられた
８個のＷＰＰ５におけるそれぞれのバンプ電極１ｃとモ
ジュール基板３とを電気的に接続して放熱板４付きの８
個のＷＰＰ５をモジュール基板３に実装してメモリモジ
ュール１０を組み立てる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、メモリモジュールの量産性および信頼性の
向上に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】複数の半導体チップ（チップ構造体）また
は半導体パッケージ（チップ構造体）を搭載したモジュ
ール製品の一例として、ＳＩＭＭ（Single In-line Mem
oryModule) やＤＩＭＭ（Dual In-line Memory Module)
と呼ばれるメモリモジュールがある。
【０００４】このメモリモジュールは、複数のメモリチ
ップ、またはメモリチップを有した複数（例えば、８個
程度）の半導体パッケージが、モジュール基板に取り付
けられたものであり、パーソナルコンピュータ（以降、
パソコンと略す）やワークステーションなどにおいて、
使用メモリを増設する際に、パソコンやワークステーシ
ョンが備えるマザーボードなどに搭載してメモリ容量を
増やすものである。
【０００５】なお、メモリモジュールでは、メモリチッ
プや半導体パッケージなどの複数のチップ構造体がモジ
ュール基板に搭載されるため、メモリモジュールとして
の発熱量も大きくなり、これにより、メモリモジュール
に放熱板を取り付ける場合もある。
【０００６】その際、メモリモジュールの放熱板として
は、各チップ構造体に接触しつつ、モジュール基板全体
を覆う形状の放熱カバーなどが用いられている。
【０００７】なお、ＳＩＭＭなどのメモリモジュールに
ついては、例えば、株式会社工業調査会、１９９３年９
月１日発行、「電子材料９月号」、３３〜３９頁に記載
されている。
【０００８】
【発明が解決しようとする課題】ところが、前記した技
術のメモリモジュールの放熱カバーは、コストが高い
上、チップ構造体の高さにばらつきがあるため、放熱カ
バー取り付け用の接合材をボイドレスの状態として放熱
カバーを装着することが非常に困難であることが問題と
される。
【０００９】さらに、ボイドを有した状態で放熱カバー
を装着しても放熱効果が不充分となることが問題とされ
る。
【００１０】本発明の目的は、量産性を向上してコスト
を低減するとともに、信頼性の向上を図る半導体装置お
よびその製造方法を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１３】すなわち、本発明の半導体装置は、半導体
チップとこれの表面電極に電気的に接続する接続端子と
を備えた複数のチップ構造体と、複数の前記チップ構造
体を支持し、前記チップ構造体の前記接続端子と電気的
に接続する外部端子が設けられたモジュール基板と、そ
れぞれの前記チップ構造体の基板実装側の面と反対側の
面に取り付けられた放熱板とを有し、前記放熱板と複数
の前記チップ構造体のそれぞれの前記反対側の面とを接
合した後、複数の前記チップ構造体を前記モジュール基
板に実装して形成するものである。
【００１４】これにより、チップ構造体の高さのばらつ
きに無関係に先付けで各チップ構造体を放熱板に取り付
けることができる。
【００１５】したがって、それぞれのチップ構造体と放
熱板との接合性の向上を図ることができ、その結果、放
熱板を有した半導体装置の信頼性を向上させることがで
きる。
【００１６】さらに、複数のチップ構造体を予め放熱板
に取り付け、その後、一括して複数のチップ構造体を放
熱板ごとモジュール基板に実装できるため、半導体装置
の量産性を向上できる。
【００１７】また、本発明の半導体装置の製造方法は、
半導体チップとこれの表面電極に電気的に接続する接続
端子とを備えた複数のチップ構造体を準備する工程と、
複数の外部端子が設けられ、複数の前記チップ構造体を
支持可能なモジュール基板を準備する工程と、放熱板
と、複数の前記チップ構造体におけるそれぞれの基板実
装側の面と反対側の面とを接合する工程と、複数の前記
チップ構造体におけるそれぞれの前記接続端子と前記モ
ジュール基板とを電気的に接続して複数の前記チップ構
造体を前記モジュール基板に実装する工程とを有し、前
記放熱板と複数の前記チップ構造体のそれぞれの前記反
対側の面とを接合した後、複数の前記チップ構造体をそ
れぞれ電気的に接続して前記モジュール基板に実装する
ものである。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００１９】図１は本発明の半導体装置の実施の形態の
一例であるメモリモジュールの構造を示す図であり、
（ａ）は平面図、（ｂ）は側面図、図２は図１に示すメ
モリモジュールに用いられるウェハプロセスパッケージ
（チップ構造体）の構造の一例を示す図であり、（ａ）
は部分拡大断面図、（ｂ）は部分拡大平面図、図３は図
２に示すウェハプロセスパッケージに用いられる半導体
ウェハの構造の一例を示す拡大部分平面図、図４（ａ),
（ｂ),（ｃ),（ｄ),（ｅ),（ｆ）は本発明の半導体装置
の一例であるメモリモジュールの製造手順を示すプロセ
ス図、図５は図４（ｆ）に示すＡ部の部分拡大断面図、
図６は本発明の半導体装置の製造方法におけるウェハプ
ロセスパッケージ（チップ構造体）のモジュール基板へ
の実装手順の一例を示すステップ図である。
【００２０】図１に示す本実施の形態の半導体装置は、
それぞれに半導体集積回路が形成された複数の半導体チ
ップ１を有するモジュール製品であり、前記半導体装置
の一例として、半導体チップ１がメモリチップであり、
かつ放熱板４を備えた放熱タイプのメモリモジュール１
０の場合について説明する。
【００２１】なお、メモリモジュール１０は、パソコン
やワークステーションなどにおいて、使用メモリを増設
する目的で、複数個のチップ構造体（前記メモリチップ
そのもの、もしくは前記メモリチップを有した構造体）
を実装してメモリ容量を増やすものである。
【００２２】また、本実施の形態では、メモリモジュー
ル１０に用いるチップ構造体は、半導体チップ１のパッ
ド１ａ（表面電極）に電気的に接続する配線部１ｂ（図
２（ａ),（ｂ）参照）とこれに電気的に接続するバンプ
電極１ｃ（接続端子）とを、図３に示すようなダイシン
グ前の半導体ウェハ２の各チップ領域２ａで形成した
後、個々の前記チップ構造体に切断分離して取得したも
のである。
【００２３】本実施の形態では、半導体チップ１（メモ
リチップ）を備えた前記チップ構造体をウェハプロセス
パッケージ（以降、ＷＰＰと略す）５と呼ぶことにし、
以降前記チップ構造体がＷＰＰ５の場合について説明す
る。
【００２４】ただし、前記チップ構造体は、前記ウェハ
プロセスパッケージに限らず、ダイシング後に半導体チ
ップ１にバンプ電極１ｃを形成したものであってもよ
い。
【００２５】ここで、メモリモジュール１０の構成につ
いて説明すると、半導体チップ１とこれのパッド１ａ
（表面電極）に電気的に接続するバンプ電極１ｃ（接続
端子）とを備えた複数（本実施の形態では８個）のチッ
プ構造体であるＷＰＰ５と、８個のＷＰＰ５を支持し、
かつＷＰＰ５のバンプ電極１ｃと電気的に接続する外部
端子３ａが設けられたモジュール基板３と、それぞれの
ＷＰＰ５の裏面５ａ（基板実装側の面）と反対側の面で
ある背面５ｂに取り付けられた放熱板４とからなり、１
つの放熱板４と８個のＷＰＰ５のそれぞれの背面５ｂと
を接合した後、この放熱板４に取り付けられた８個のＷ
ＰＰ５をモジュール基板３に実装して形成したものであ
る。
【００２６】なお、ＷＰＰ５における接続端子は、例え
ば、はんだバンプや金バンプなどのバンプ電極１ｃであ
り、これは、半導体ウェハ状態において、蒸着などによ
って形成したものである。
【００２７】また、配線部１ｂは、例えば、銅配線など
であり、さらに、パッド１ａは、アルミニウムなどから
なる半導体チップ１の表面電極である。
【００２８】また、モジュール基板３には、図５に示す
ように、搭載する８個のＷＰＰ５の配列に応じて複数の
電極３ｂと、これに電気的に接続して設けられた外部端
子３ａ（図１参照）とが形成されている。この外部端子
３ａは、例えば、パーソナルコンピュータなどにモジュ
ール基板３を取り付ける際に、パーソナルコンピュータ
の本体のポート部などに差し込んで、パーソナルコンピ
ュータと電気的に接続するものである。
【００２９】なお、モジュール基板３の大きさは、例え
ば、１３０ｍｍ×２５ｍｍ程度のものであるが、モジュ
ール基板３の大きさについては、前記サイズに限定され
るものではなく、搭載するチップ構造体（ＷＰＰ５）の
大きさや数に応じて種々変更可能である。
【００３０】また、放熱板４は、放熱性の高い材料、例
えば、銅などによって形成されたものであり、その大き
さは、モジュール基板３とほぼ同じ程度のものである。
さらに、放熱板４の厚さは、例えば、0.１〜0.５ｍｍで
あるが、前記モジュール基板３の場合と同様に種々変更
可能のものである。
【００３１】また、図５に示すように、チップ構造体で
あるＷＰＰ５は、例えば、エポキシ系の樹脂接着剤など
を用いてその背面５ｂが放熱板４に固定されている。
【００３２】さらに、放熱板４と接合したＷＰＰ５をモ
ジュール基板３に実装する際には、一括リフローなどに
より、８個のＷＰＰ５を一括してモジュール基板３に実
装する。
【００３３】次に、本実施の形態のメモリモジュール１
０（半導体装置）の製造方法を図６に示すＷＰＰ５の実
装のステップ図に基づいて説明する。
【００３４】まず、半導体チップ１とこれのパッド１ａ
に電気的に接続するバンプ電極１ｃとを備えた複数（本
実施の形態では、８個）のチップ構造体であるＷＰＰ５
を準備する。
【００３５】なお、本実施の形態のチップ構造体は、Ｗ
ＰＰ５であるため、このＷＰＰ５を準備する際に、半導
体チップ１のパッド１ａに電気的に接続する配線部１ｂ
とこれに電気的に接続するバンプ電極１ｃとを、図３に
示すように、半導体ウェハ２の各チップ領域２ａで形成
した後、個々のＷＰＰ５に切断分離してＷＰＰ５を準備
する。
【００３６】すなわち、ダイシング前の半導体ウェハ２
において、半導体集積回路形成後、成膜技術により、銅
などからなる配線部１ｂをパッド１ａに電気的に接続さ
せて形成する。
【００３７】さらに、蒸着などにより、この配線部１ｂ
と電気的に接続させてはんだなどからなるバンプ電極１
ｃを形成する。
【００３８】これにより、図３に示すように、半導体ウ
ェハ２の状態において各チップ領域２ａに、配線部１ｂ
とバンプ電極１ｃとを形成することができる。
【００３９】なお、本実施の形態の半導体チップ１は、
メモリチップである。
【００４０】その後、半導体ウェハ２のダイシングを行
い、図６に示すステップＳ１および図４（ａ）に示すよ
うに、個々のＷＰＰ５に分離して８個のＷＰＰ５を取得
する。
【００４１】一方、複数の外部端子３ａが設けられ、か
つ８個のＷＰＰ５（チップ構造体）を支持可能な図４
（ｅ）に示すモジュール基板３を準備する。
【００４２】続いて、図４（ｃ）に示すように、放熱板
４と、８個のＷＰＰ５におけるそれぞれの背面５ｂとを
接合する。
【００４３】この際、図４（ａ),（ｂ）に示すように、
放熱板４を所定箇所に配置し、さらに、放熱板４の所定
箇所の上方にそれぞれのＷＰＰ５の背面５ｂを放熱板４
に向けて（下方に向けて）ＷＰＰ５を配置する（ステッ
プＳ２）。
【００４４】その後、図４（ｃ）に示すように、エポキ
シ系の樹脂接着剤などを用いて放熱板４の所定箇所に８
個のＷＰＰ５の背面５ｂを取り付ける（ステップＳ
３）。
【００４５】８個のＷＰＰ５を放熱板４に取り付けた
後、８個のＷＰＰ５におけるそれぞれのバンプ電極１ｃ
とこれに対応するモジュール基板３の電極３ｂとを電気
的に接続して８個のＷＰＰ５をモジュール基板３に実装
する。
【００４６】ここでは、図４（ｄ）に示すように、放熱
板４の表裏を反転させ、放熱板４のＷＰＰ５が取り付け
られている面を下方に向ける。
【００４７】つまり、図４（ｄ),（ｅ）に示すように、
モジュール基板３を所定箇所に配置し、さらに、その上
方にＷＰＰ５をモジュール基板側に向けた放熱板４を配
置する（ステップＳ４）。
【００４８】なお、モジュール基板３の電極３ｂ（図５
参照）には、予め、はんだをプリコートしておくことが
望ましい。
【００４９】その後、図５に示すように、モジュール基
板３の電極３ｂと、これに対応するＷＰＰ５のバンプ電
極１ｃとの位置をおおよそ合わせ、一括リフローを行っ
て、図４（ｆ）に示すように、放熱板４付きの８個のＷ
ＰＰ５をモジュール基板３に実装する（ステップＳ
５）。
【００５０】これにより、図１（ｂ）に示すような、メ
モリモジュール１０を製造することができる。
【００５１】本実施の形態のメモリモジュール（半導体
装置）およびその製造方法によれば、以下のような作用
効果が得られる。
【００５２】すなわち、放熱板４と８個のＷＰＰ５（チ
ップ構造体）とを接合した後にこの放熱板付きの８個の
ＷＰＰ５をモジュール基板３に実装することにより、Ｗ
ＰＰ５の高さのばらつきに無関係に先付けで各ＷＰＰ５
を放熱板４に取り付けることができる。
【００５３】これにより、それぞれのＷＰＰ５と放熱板
４との接合性の向上を図ることができ、その結果、放熱
板４を有したメモリモジュール１０（半導体装置）の信
頼性を向上させることができる。
【００５４】さらに、８個のＷＰＰ５を予め放熱板４に
取り付け、その後、一括して８個のＷＰＰ５を放熱板４
ごとモジュール基板３に実装できるため、メモリモジュ
ール１０の量産性を向上できる。
【００５５】したがって、放熱板４付きのメモリモジュ
ール１０の製造コストを低減できる。
【００５６】さらに、放熱板４の大きさを従来の放熱カ
バーよりも小さくすることができるため、メモリモジュ
ール１０に対しての放熱効果を損ねることなく、放熱板
４付きのメモリモジュール１０のコストを低減すること
ができる。
【００５７】また、本実施の形態のように、ＷＰＰ５に
おける半導体チップ１がメモリチップであり、したがっ
て、半導体装置がメモリモジュール１０である場合に
は、メモリモジュール１０のニーズは多いため、このメ
モリモジュール１０の量産性向上によるメモリモジュー
ル１０のコスト低減効果をさらに大きくすることができ
る。
【００５８】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００５９】例えば、前記実施の形態の半導体装置（メ
モリモジュール１０）の製造方法において、図７の他の
実施の形態の製造方法に示すように、ＷＰＰ５と放熱板
４とを接合する際、ＷＰＰ５の位置決め手段としてガイ
ド枠部材６（チップ構造体位置決め手段）を用いてもよ
いし、また、図８の他の実施の形態の製造方法に示すよ
うに、ＷＰＰ５の位置決め手段として放熱板４にオフセ
ット部４ａ（チップ構造体位置決め手段）を形成しても
よい。
【００６０】すなわち、図７に示す半導体装置の製造方
法は、まず、図７（ａ）に示すように前記実施の形態と
同じ方法によって８個のＷＰＰ５を形成して準備し、一
方、図７（ｂ) に示すガイド枠部材６と図７（ｃ) に示
す放熱板４とを準備した後、図７（ｄ),（ｅ）に示すよ
うに、ガイド枠部材６を用いてそれぞれのＷＰＰ５を位
置決めしつつ、放熱板４と接合させるものである。
【００６１】同様に、図８に示す半導体装置の製造方法
は、図８（ａ),（ｂ),（ｃ）に示すように、放熱板４に
形成されたオフセット部４ａを利用してそれぞれのＷＰ
Ｐ５を位置決めしつつ、放熱板４と接合させるものであ
る。
【００６２】なお、図７に示すガイド枠部材６は、放熱
板４へのＷＰＰ５の取り付け終了後に上方に抜き取って
放熱板付きのＷＰＰ５とは分離させるものである。
【００６３】図７および図８に示す半導体装置の製造方
法により、放熱板４と８個のＷＰＰ５とを接合する際
に、ガイド枠部材６や放熱板４のオフセット部４ａなど
のチップ構造体位置決め手段によってそれぞれのＷＰＰ
５の放熱板４に対しての位置決めが可能になるため、Ｗ
ＰＰ５と放熱板４との接合の位置精度を高精度にするこ
とができる。
【００６４】また、図９、図１０および図１１の他の実
施の形態の半導体装置に示すように、放熱板付きのＷＰ
Ｐ５をモジュール基板３に実装する際に放熱板４とモジ
ュール基板３とを位置決めする放熱板位置決め手段を備
えたものであってもよい。
【００６５】ここで、図９に示す半導体装置は、放熱板
位置決め手段としてスペーサ部材７を備えたものであ
る。なお、スペーサ部材７には、所定高さ（放熱板取り
付け後の半導体チップ１とモジュール基板３との間隙量
を決めるもの）で、かつ放熱板４の大きさに応じた段差
部７ａが形成され、スペーサ部材７は、モジュール基板
３に取り付け後、モジュール基板３の外部端子３ａを覆
わないような開口部を有した枠体である。
【００６６】さらに、図９に示すスペーサ部材７は、メ
モリモジュール１０の組み立て後に取り外し不可能なも
のであるが、スペーサ部材７を分割構造にすることによ
り、放熱板付きのＷＰＰ５を実装した後でスペーサ部材
７を水平にスライドさせて取り外すことも可能になる。
つまり、スペーサ部材７を分割構造にして着脱自在にす
ることも可能である。
【００６７】図９に示す半導体装置の製造方法は、ま
ず、図９（ａ）に示すように前記実施の形態と同じ方法
によって８個のＷＰＰ５を形成して準備し、一方、図９
（ｂ)に示すスペーサ部材７と図９（ｃ) に示すモジュ
ール基板３とを準備した後、図９（ｄ),（ｅ）に示すよ
うに、スペーサ部材７を用いて放熱板４を位置決めしつ
つ、モジュール基板３に放熱板付きのＷＰＰ５を実装さ
せるものである。
【００６８】また、図１０に示す半導体装置は、放熱板
位置決め手段としてコネクタ８ａおよびこれに嵌合する
コネクタ用ピン８ｂを備えたものである。すなわち、放
熱板４の四隅にコネクタ用ピン８ｂが取り付けられ、か
つ、モジュール基板３の四隅にコネクタ８ａが取り付け
られており、放熱板付きのＷＰＰ５をモジュール基板３
に実装させる際には、コネクタ用ピン８ｂをコネクタ８
ａにはめ込みながら実装するものである。
【００６９】したがって、図１０に示す半導体装置の製
造方法では、まず、図１０（ａ）に示すように前記実施
の形態と同じ方法によって８個のＷＰＰ５を形成して準
備した後、放熱板４の四隅にコネクタ用ピン８ｂが取り
付けられた放熱板４とＷＰＰ５とを接合し、一方、図１
０（ｂ) に示すコネクタ８ａが取り付けられた図１０
（ｃ) に示すモジュール基板３を準備し、その後、図１
０（ｄ),（ｅ）に示すように、コネクタ８ａにコネクタ
用ピン８ｂを嵌合させて放熱板４を位置決めしつつ、モ
ジュール基板３に放熱板付きのＷＰＰ５を実装するもの
である。
【００７０】また、図１１に示す半導体装置は、放熱板
位置決め手段として放熱板４に端部曲げ部４ｂが形成さ
れ、かつこの端部曲げ部４ｂを固定する４つのリベット
９を備えたものである。すなわち、放熱板付きのＷＰＰ
５をモジュール基板３に実装する際には、放熱板４の端
部曲げ部４ｂをモジュール基板３に載置した後、両者を
四隅でリベット９によって固定するものである。
【００７１】したがって、図１１に示す半導体装置の製
造方法では、まず、図１１（ａ）に示すように前記実施
の形態と同じ方法によって８個のＷＰＰ５を形成して準
備した後、両端に端部曲げ部４ｂが形成された放熱板４
とＷＰＰ５とを接合し、一方、図１１（ｂ) に示すモジ
ュール基板３を準備し、その後、図１１（ｃ),（ｄ）に
示すように、放熱板４の端部曲げ部４ｂをモジュール基
板３に載置した後、両者を四隅でリベット９によって固
定する。
【００７２】これにより、モジュール基板３に対して放
熱板４を位置決めしつつ、モジュール基板３に放熱板付
きのＷＰＰ５を実装することができる。
【００７３】なお、図１１に示すメモリモジュール１０
では、放熱板４の端部曲げ部４ｂがモジュール基板３に
接触するため、リベット９の代用として、はんだを用い
てもよい。
【００７４】図９〜図１１に示す他の実施の形態のメモ
リモジュール１０によれば、放熱板位置決め手段によっ
て放熱板４とモジュール基板３とを位置決めして実装す
ることにより、放熱板４とモジュール基板３との接合の
位置精度を高精度にすることができる。
【００７５】この際、放熱板４の取り付け高さも高精度
にすることができる。
【００７６】さらに、半導体チップ１とモジュール基板
３との間隔も高精度に一定の間隔を維持することができ
る。
【００７７】なお、放熱板位置決め手段によって放熱板
４の取り付け高さを変えることが可能になる。
【００７８】これにより、ＷＰＰ５のバンプ電極１ｃに
よる接合高さを調節することも可能になる。
【００７９】また、図１２（ａ),（ｂ）に示す他の実施
の形態の半導体装置は、チップ構造体であるＷＰＰ５を
モジュール基板３の表裏両面に８個ずつ合計１６個搭載
したものであり、この場合においても、予め放熱板４に
ＷＰＰ５を取り付け、その後、放熱板付きのＷＰＰ５を
モジュール基板３に実装するものである。
【００８０】また、図１３に示す他の実施の形態の半導
体装置は、図１３（ｃ）に示すようにＷＰＰ５をモジュ
ール基板３に実装した後、ＷＰＰ５とモジュール基板３
との間のバンプ電極１ｃによる接続部にアンダーフィル
の樹脂封止を行うものである。
【００８１】ここで、アンダーフィルを行うにあたり、
図１３（ａ),（ｂ）に示すように、放熱板４には複数の
スリット状の貫通孔４ｃが形成されておいる。なお、こ
の貫通孔４ｃは、隣あったＷＰＰ５の間の位置に対応す
るように形成されている。
【００８２】したがって、放熱板４をモジュール基板３
に実装した後、この貫通孔４ｃを介してアンダーフィル
用の封止用樹脂１１を供給すると、封止用樹脂１１はＷ
ＰＰ５の側面を経てバンプ電極１ｃが配置された前記接
続部に周り込む。
【００８３】その結果、メモリモジュール１０における
アンダーフィルの樹脂封止を行うことができる。
【００８４】すなわち、放熱板４にスリット状の貫通孔
４ｃが設けられていることにより、アンダーフィルの塗
布を行う際の封止用樹脂１１の供給領域を確保すること
ができる。
【００８５】これにより、放熱板４に取り付けられた８
個のＷＰＰ５をモジュール基板３に実装した後であって
も放熱板４の貫通孔４ｃを介して封止用樹脂１１を供給
することができ、その結果、それぞれのＷＰＰ５のバン
プ電極１ｃの周囲を樹脂封止することが可能になる。
【００８６】なお、アンダーフィルの樹脂封止は、図１
３に示す半導体装置（メモリモジュール１０）に限ら
ず、前記実施の形態（図１）および図７〜図１３に示す
半導体装置すべてに関し、同様に放熱板４に貫通孔４ｃ
を設けることにより、図１３に示すメモリモジュール１
０と同様の方法でそれぞれにおいてアンダーフィルの樹
脂封止を行うことができる。
【００８７】また、ＷＰＰ５の接続端子として、はんだ
のバンプ電極１ｃを用い、モジュール基板３の電極３ｂ
に予めはんだをプリコートして一括リフローでＷＰＰ５
を実装することにより、はんだ接続の際の接続高さのマ
ージンを増加させることができる。
【００８８】これにより、メモリモジュール１０（半導
体装置）の信頼性を向上させることができる。
【００８９】また、前記実施の形態および前記他の実施
の形態では、チップ構造体がＷＰＰ５の場合について説
明したが、前記チップ構造体は、ＷＰＰ５に限定される
ものではなく、ダイシング後にパッド１ａに接続したバ
ンプ電極１ｃを形成するベアチップ実装用の半導体チッ
プ製品であってもよい。
【００９０】さらに、前記チップ構造体は、半導体チッ
プ１を有したパッケージ製品、例えば、ＳＯＰ（Small
Outline Package)などであってもよい。
【００９１】その際、チップ構造体の接続端子は、バン
プ電極１ｃではなく、リードフレームなどに形成される
アウタリードを使用することになる。
【００９２】また、前記実施の形態および前記他の実施
の形態では、半導体チップ１がメモリチップの場合につ
いて説明したが、前記半導体チップ１は、その内部にマ
イコン領域やメモリ領域が形成されたシステムチップで
あってもよく、また、両者の組み合わせであってもよ
い。
【００９３】さらに、前記実施の形態および前記他の実
施の形態では、半導体装置がメモリモジュール１０の場
合について説明したが、前記半導体装置は、メモリモジ
ュール１０に限定されずに、マイコンチップやメモリチ
ップなどの複数種類の半導体チップ１を有したＭＣＭ
（Multi-Chip-Module)などであってもよい。
【００９４】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００９５】（１）．放熱板と複数のチップ構造体とを
接合した後にこの放熱板付きの複数のチップ構造体をモ
ジュール基板に実装することにより、チップ構造体の高
さのばらつきに無関係に先付けで各チップ構造体を放熱
板に取り付けることができる。これにより、各々のチッ
プ構造体と放熱板との接合性の向上を図ることができ、
その結果、放熱板を有した半導体装置の信頼性を向上さ
せることができる。
【００９６】（２）．複数のチップ構造体を予め放熱板
に取り付け、その後、一括して複数のチップ構造体を放
熱板ごとモジュール基板に実装できるため、半導体装置
の量産性を向上できる。したがって、放熱板付きの半導
体装置の製造コストを低減できる。
【００９７】（３）．チップ構造体における半導体チッ
プがメモリチップであり、これにより、半導体装置がメ
モリモジュールである場合には、メモリモジュールのニ
ーズは多いため、量産性向上による半導体装置のコスト
低減効果をさらに大きくすることができる。
【００９８】（４）．放熱板と複数のチップ構造体とを
接合する際に、チップ構造体位置決め手段によって各々
のチップ構造体と放熱板とを位置決めして接合すること
により、チップ構造体と放熱板との接合の位置精度を高
精度にすることができる。
【００９９】（５）．放熱板に取り付けられた複数のチ
ップ構造体をモジュール基板に実装する際に、放熱板位
置決め手段によって放熱板とモジュール基板とを位置決
めして実装することにより、放熱板とモジュール基板と
の接合の位置精度を高精度にすることができ、かつ、放
熱板の取り付け高さも高精度にすることができる。
【０１００】（６）．放熱板に貫通孔が設けられている
ことにより、アンダーフィルの塗布を行う際の封止用樹
脂の供給領域を確保することができる。これにより、複
数のチップ構造体をモジュール基板に実装した後であっ
てもこの貫通孔を介して封止用樹脂を供給することがで
き、その結果、それぞれのチップ構造体の接続端子の周
囲を樹脂封止することが可能になる。
【０１０１】（７）．チップ構造体の接続端子として、
はんだのバンプ電極を用い、モジュール基板の電極に予
めはんだをプリコートして一括リフローでチップ構造体
を実装することにより、はんだ接続の際の接続高さのマ
ージンを増加させることができる。これにより、半導体
装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】（ａ),（ｂ）は本発明の半導体装置の実施の形
態の一例であるメモリモジュールの構造を示す図であ
り、（ａ）は平面図、（ｂ）は側面図である。
【図２】（ａ),（ｂ）は図１に示すメモリモジュールに
用いられるウェハプロセスパッケージ（チップ構造体）
の構造の一例を示す図であり、（ａ）は部分拡大断面
図、（ｂ）は部分拡大平面図である。
【図３】図２に示すウェハプロセスパッケージに用いら
れる半導体ウェハの構造の一例を示す拡大部分平面図で
ある。
【図４】（ａ),（ｂ),（ｃ),（ｄ),（ｅ),（ｆ）は本発
明の半導体装置の一例であるメモリモジュールの製造手
順を示すプロセス図である。
【図５】図４（ｆ）に示すＡ部の部分拡大断面図であ
る。
【図６】本発明の半導体装置の製造方法におけるウェハ
プロセスパッケージ（チップ構造体）のモジュール基板
への実装手順の一例を示すステップ図である。
【図７】（ａ),（ｂ),（ｃ),（ｄ),（ｅ）は本発明の他
の実施の形態の半導体装置であるメモリモジュールにお
けるチップ構造体と放熱板の接合手順を示すプロセス図
であり、（ａ),（ｂ),（ｃ) は断面図、（ｄ）は平面
図、（ｅ）は（ｄ）のＢ−Ｂ断面を示す断面図である。
【図８】（ａ),（ｂ),（ｃ) は本発明の他の実施の形態
の半導体装置であるメモリモジュールにおけるチップ構
造体と放熱板の接合手順を示すプロセス図である。
【図９】（ａ),（ｂ),（ｃ),（ｄ),（ｅ）は本発明の他
の実施の形態の半導体装置であるメモリモジュールの製
造手順を示すプロセス図であり、（ａ),（ｂ),（ｃ) は
断面図、（ｄ）は平面図、（ｅ）は（ｄ）のＣ−Ｃ断面
を示す断面図である。
【図１０】（ａ),（ｂ),（ｃ),（ｄ),（ｅ）は本発明の
他の実施の形態の半導体装置であるメモリモジュールの
製造手順を示すプロセス図であり、（ａ),（ｂ),（ｃ)
は断面図、（ｄ）は平面図、（ｅ）は（ｄ）のＤ−Ｄ断
面を示す断面図である。
【図１１】（ａ),（ｂ),（ｃ),（ｄ) は本発明の他の実
施の形態の半導体装置であるメモリモジュールの製造手
順を示すプロセス図であり、（ａ),（ｂ) は断面図、
（ｃ）は平面図、（ｄ）は（ｃ）のＥ−Ｅ断面を示す断
面図である。
【図１２】（ａ),（ｂ) は本発明の他の実施の形態の半
導体装置であるメモリモジュールの構造を示す図であ
り、（ａ) は平面図、（ｂ）は（ａ）のＦ−Ｆ断面を示
す断面図である。
【図１３】（ａ),（ｂ),（ｃ）は本発明の他の実施の形
態の半導体装置であるメモリモジュールの構造を示す図
であり、（ａ) は平面図、（ｂ）は（ａ）のＧ−Ｇ断面
を示す断面図、（ｃ）は（ｂ）のＨ部を示す部分拡大断
面図である。
【符号の説明】
１ 半導体チップ １ａ パッド（表面電極） １ｂ 配線部 １ｃ バンプ電極（接続端子） ２ 半導体ウェハ ２ａ チップ領域 ３ モジュール基板 ３ａ 外部端子 ３ｂ 電極 ４ 放熱板 ４ａ オフセット部（チップ構造体位置決め手段） ４ｂ 端部曲げ部（放熱板位置決め手段） ４ｃ 貫通孔 ５ ＷＰＰ（チップ構造体） ５ａ 裏面（基板実装側の面） ５ｂ 背面（反対側の面） ６ ガイド枠部材（チップ構造体位置決め手段） ７ スペーサ部材（放熱板位置決め手段） ７ａ 段差部 ８ａ コネクタ（放熱板位置決め手段） ８ｂ コネクタ用ピン（放熱板位置決め手段） ９ リベット（放熱板位置決め手段） １０ メモリモジュール（半導体装置） １１ 封止用樹脂

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップとこれの表面電極に電気的
    に接続する接続端子とを備えた複数のチップ構造体と、 複数の前記チップ構造体を支持し、前記チップ構造体の
    前記接続端子と電気的に接続する外部端子が設けられた
    モジュール基板と、 それぞれの前記チップ構造体の基板実装側の面と反対側
    の面に取り付けられた放熱板とを有し、 前記放熱板と複数の前記チップ構造体のそれぞれの前記
    反対側の面とを接合した後、複数の前記チップ構造体を
    前記モジュール基板に実装して形成することを特徴とす
    る半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記チップ構造体は、前記表面電極に電気的に接続する配
    線部とこれに電気的に接続する前記接続端子とが半導体
    ウェハの各チップ領域で形成された後、個々の前記チッ
    プ構造体に切断分離された構造体であることを特徴とす
    る半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置であ
    って、各々の前記チップ構造体における前記半導体チッ
    プがメモリチップであり、前記接続端子がバンプ電極で
    あることを特徴とする半導体装置。
  4. 【請求項４】 半導体チップとこれの表面電極に電気的
    に接続する接続端子とを備えた複数のチップ構造体を準
    備する工程と、 複数の外部端子が設けられ、複数の前記チップ構造体を
    支持可能なモジュール基板を準備する工程と、 放熱板と、複数の前記チップ構造体におけるそれぞれの
    基板実装側の面と反対側の面とを接合する工程と、 複数の前記チップ構造体におけるそれぞれの前記接続端
    子と前記モジュール基板とを電気的に接続して複数の前
    記チップ構造体を前記モジュール基板に実装する工程と
    を有し、 前記放熱板と複数の前記チップ構造体のそれぞれの前記
    反対側の面とを接合した後、複数の前記チップ構造体を
    それぞれ電気的に接続して前記モジュール基板に実装す
    ることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 請求項４記載の半導体装置の製造方法で
    あって、前記チップ構造体を準備する際に、前記半導体
    チップの前記表面電極に電気的に接続する配線部とこれ
    に電気的に接続する前記接続端子とを半導体ウェハの各
    チップ領域で形成した後、個々の前記チップ構造体に切
    断分離して前記チップ構造体を準備することを特徴とす
    る半導体装置の製造方法。
  6. 【請求項６】 請求項４または５記載の半導体装置の製
    造方法であって、前記放熱板と複数の前記チップ構造体
    におけるそれぞれの前記反対側の面とを接合する際に、
    チップ構造体位置決め手段によってそれぞれの前記チッ
    プ構造体と前記放熱板とを位置決めして前記放熱板と複
    数の前記チップ構造体とを接合することを特徴とする半
    導体装置の製造方法。
  7. 【請求項７】 請求項４，５または６記載の半導体装置
    の製造方法であって、前記放熱板と接合した複数の前記
    チップ構造体を前記モジュール基板に実装する際に、放
    熱板位置決め手段によって前記放熱板と前記モジュール
    基板とを位置決めして実装することを特徴とする半導体
    装置の製造方法。
  8. 【請求項８】 請求項４，５，６または７記載の半導体
    装置の製造方法であって、前記放熱板と接合した複数の
    前記チップ構造体を前記モジュール基板に実装した後、
    前記放熱板に設けられた貫通孔を介して封止用樹脂を供
    給してそれぞれの前記チップ構造体の前記接続端子の周
    囲を樹脂封止することを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】 請求項４，５，６，７または８記載の半
    導体装置の製造方法であって、各々の前記チップ構造体
    における前記半導体チップがメモリチップであり、前記
    接続端子としてバンプ電極を形成することを特徴とする
    半導体装置の製造方法。
JP10340572A 1998-11-30 1998-11-30 半導体装置およびその製造方法 Pending JP2000164792A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10340572A JP2000164792A (ja) 1998-11-30 1998-11-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10340572A JP2000164792A (ja) 1998-11-30 1998-11-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000164792A true JP2000164792A (ja) 2000-06-16

Family

ID=18338289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10340572A Pending JP2000164792A (ja) 1998-11-30 1998-11-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000164792A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102221B2 (en) 1999-02-26 2006-09-05 Hitachi, Ltd. Memory-Module with an increased density for mounting semiconductor chips
US7257002B2 (en) 2003-10-06 2007-08-14 Elpida Memory, Inc. Heat radiation device for memory module
JP2008066655A (ja) * 2006-09-11 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及び電気機器システム
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
CN100433331C (zh) * 2004-12-14 2008-11-12 三菱电机株式会社 半导体器件及其制造方法
US7656026B2 (en) 2007-07-18 2010-02-02 Seiko Epson Corporation Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102221B2 (en) 1999-02-26 2006-09-05 Hitachi, Ltd. Memory-Module with an increased density for mounting semiconductor chips
US7257002B2 (en) 2003-10-06 2007-08-14 Elpida Memory, Inc. Heat radiation device for memory module
US7460373B2 (en) 2003-10-06 2008-12-02 Elpida Memory, Inc. Heat radiation device for memory module
CN100433331C (zh) * 2004-12-14 2008-11-12 三菱电机株式会社 半导体器件及其制造方法
JP2008066655A (ja) * 2006-09-11 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及び電気機器システム
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
US7656026B2 (en) 2007-07-18 2010-02-02 Seiko Epson Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
JP3526788B2 (ja) 半導体装置の製造方法
JP5155890B2 (ja) 半導体装置およびその製造方法
US8008759B2 (en) Pre-molded clip structure
JP2003249607A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001210743A (ja) 半導体装置及びその製造方法
JP2000077563A (ja) 半導体装置およびその製造方法
JPH0550134B2 (ja)
JP2002353398A (ja) 半導体装置
WO2002103793A1 (fr) Dispositif a semi-conducteurs et procede de fabrication associe
US20090127677A1 (en) Multi-Terminal Package Assembly For Semiconductor Devices
US7605020B2 (en) Semiconductor chip package
US20050093180A1 (en) Chip scale packaged semiconductor device
JPH11121644A (ja) 個別半導体装置およびその製造方法
JPH09293808A (ja) 半導体装置
JP2000164792A (ja) 半導体装置およびその製造方法
JPH08241940A (ja) 半導体装置およびその製造方法
US20050029655A1 (en) Semiconductor device
TWI838125B (zh) 半導體封裝及其製造方法
JP2000183082A (ja) 半導体装置およびその製造方法
US20230109629A1 (en) Electronic device including interposers bonded to each other
KR100666990B1 (ko) Ｂｇａ 패키지 및 그 제조방법
JP4881369B2 (ja) 半導体装置の製造方法
JP4123131B2 (ja) 半導体装置
JP4115556B2 (ja) 半導体パッケージの製造方法
JP5271402B2 (ja) 半導体装置の製造方法