JP3475944B2 - 電子部品の実装構造 - Google Patents

電子部品の実装構造

Info

Publication number
JP3475944B2
JP3475944B2 JP2001214691A JP2001214691A JP3475944B2 JP 3475944 B2 JP3475944 B2 JP 3475944B2 JP 2001214691 A JP2001214691 A JP 2001214691A JP 2001214691 A JP2001214691 A JP 2001214691A JP 3475944 B2 JP3475944 B2 JP 3475944B2
Authority
JP
Japan
Prior art keywords
conductor
electronic component
hole
mounting structure
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001214691A
Other languages
English (en)
Other versions
JP2003031751A (ja
Inventor
知明 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001214691A priority Critical patent/JP3475944B2/ja
Publication of JP2003031751A publication Critical patent/JP2003031751A/ja
Application granted granted Critical
Publication of JP3475944B2 publication Critical patent/JP3475944B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品の実装構
に関し、特に、LSIパッケージと基板を接続するピ
ンの構造を同軸多極化し、LSIパッケージの入出力信
号数を増大させる電子部品の実装構造に関する。
【0002】
【従来の技術】従来、外部接続端子としてピンが突設さ
れたLSI(Large ScaleIntegrat
ed Circuit)パッケージなどの電子部品は、
ピンが基板などの被実装体のスルーホールに挿入され、
被実装体の裏面から半田ごてや半田噴流装置を用いてパ
ッドと半田付けされることによって、被実装体の外部回
路と接続していた。また、図5に示すように、外部接続
端子300は、通常、一つの導体からなる円柱又は角柱
状のピンであり、たとえば、信号ラインとして使用され
るときは、一つの信号ラインの接続端子であった。
【0003】ところで、LSI製造技術の進歩により、
シリコンチップに集積されるトランジスタ回路は増大し
ているものの、シリコンチップを内蔵するLSIパッケ
ージの製造技術は、内蔵する高機能チップの信号の入出
力数の増大においつくことができず、LSIパッケージ
の外部接続端子数を増加させることができずにいた。
【0004】また、多数の外部接続端子をもつLSI
は、一般的に、ほぼ半数の外部接続端子がLSIに電源
を供給するために使用されており、信号の入出力に使用
することができる外部接続端子は、約半数の残った外部
接続端子であった。現在、上記LSIに対しては、たと
えば、一つの外部接続端子に複数の信号を時分割でのせ
ることにより、複数の信号を入出力する方法が採られて
いる。
【0005】しかしながら、この方法は、信号出力を時
分割するために単位信号あたりの通信速度が低下し、内
蔵するLSIの性能を十分発揮することはできない。こ
のため、高機能で大規模なチップを内蔵するLSIなど
の入出力信号を、時分割などの技法に頼ることなく、高
速で入出力できるように、リードピンを物理的に増加
し、信号の入出力性能を向上させることを目標として、
電子部品のリードピンの構造について、様々な技術が提
案されてきた。
【0006】(第一従来例)たとえば、特開昭62−4
9645号公報において、配線基板などと電気的に接続
するリードピンを、少なくとも二以上の導体と、これら
導体層間を絶縁する絶縁層とから形成した電子部品の技
術が提案されている。この電子部品は、信号ピンの数を
削減し、パッケージの大きさを小型化することができ、
印刷配線板の部品搭載数やパターンレイアウト密度の増
大を図ることができる。
【0007】(第二従来例)また、たとえば、特開20
00−261121号公報において、各ピン状電極の周
囲に、絶縁部材を介して各ピン状電極と同軸状に形成さ
れた同軸電極を具備したPGA(ピン・グリッド・アレ
イ)型電子部品の技術が提案されている。このPGA型
電子部品は、既存のピン電極周囲のデッドスペースを利
用して新たな電極(同軸電極)を追加することができ
る。また、同軸電極を接地してグランド電極として用い
れば、各ピン状電極をシールドすることができるので、
SN比の高い信号を供給できるようになる。
【0008】
【発明が解決しようとする課題】ところが、第一従来例
における電子部品の技術は、リードピンの絶縁層が配線
板の表裏面を絶縁する構造としてあるため、絶縁層と配
線板のスルーホールの隙間を狭くする必要があり、多数
のリードピンをスルーホールに挿入する作業が極めて困
難となる。このため、電子部品を搭載する際の作業性,
及び,実装工程の生産効率の観点から改善する余地があ
った。
【0009】また、第2の導体層は、端面が配線板の表
面に突き当てられた状態で半田付けされるが、端面の面
積(半田接合面積)が小さすぎて、十分な接合強度を確
保することができないといった問題があった。
【0010】リードピンは、配線板に対して垂直に実装
され、ガルウイング形状のリードのように熱膨張による
応力を吸収する構造となっていないので、温度変化によ
るクラックを発生させないように、強力に接合される必
要がある。また、この接合強度を確保できない構造であ
れば、半田付けの信頼性を保証できず、実用化できない
ことは勿論である。
【0011】また、第二従来例における半導体装置の技
術は、同軸電極を金属メッキで形成してあり、メッキの
端面の面積(半田接合面積)が小さすぎて、十分な接合
強度を確保することができないといった問題があった。
【0012】 本発明は、上述した従来の技術が有する
問題を解決するために提案されたものであり、実装の作
業性および生産性に優れ、かつ、十分な接合強度を確保
することにより、半田付けの信頼性を保証し実用化可能
電子部品の実装構造の提供を目的とする。
【0013】なお、上記技術に関連して、特開平7−6
6352号公報において、半導体チップと、配線板と、
絶縁層をそれぞれ介して複数の導電層が同軸上に形成さ
れてなる外部接続用のリード端子とを具備し、リード端
子と配線基板との間で特性インピーダンスの整合を図っ
た半導体装置の技術が提案されている。この半導体装置
は、入出力での損失および反射からのノイズを低減で
き、高周波の領域でも安定に使用することができるもの
の、上記課題を解決することはできない。
【0014】また、たとえば、特開平7−111306
号公報において、半導体チップと、インナーリードを有
する配線板と、インナーリードが個々に接続される複数
の電導体を、絶縁体によって電気的に絶縁してなるアウ
ターリードとを具備した半導体装置の技術が提案されて
いる。この半導体装置は、アウターリードの本数の増大
を抑制でき、アウターリードの本数の増大にともなう、
パッケージサイズの拡大やコストの上昇、および外観不
良の発生を防止することができるものの、上記課題を解
決することはできない。
【0015】
【課題を解決するための手段】上記目的を達成するため
本発明の請求項1記載の電子部品の実装構造は、電子部
品の外部接続端子を、被実装体の外部回路に接続する実
装構造であって、前記電子部品の外部接続端子が、先端
部が前記被実装体の裏面側の外部回路と接続する第一の
導体と、この第一の導体の外周に配設され、かつ、側面
に突設された接続部が前記被実装体の表面側の外部回路
と接続する第二の導体と、前記第一の導体と第二の導体
を絶縁する絶縁体を備え、前記被実装体が、前記電子部
品の第一の導体が挿入される第一のスルーホールと、こ
の第一のスルーホールの周囲に形成され、前記第一の導
体の先端部と接続される裏面パッドと、前記第一のスル
ーホールと連通し、前記電子部品の第二の導体が挿入さ
れる第二のスルーホールと、この第二のスルーホールの
周囲に形成され、前記第二の導体の接続部と接続される
表面パッドを備え、かつ、前記第二の導体と前記裏面パ
ッドの間に、絶縁用隙間を設けた構成としてある。
【0016】このようにすると、突設された接続部が、
外部回路のパッドと十分な接合強度を確保し、半田付け
の信頼性を保証することができる。
【0017】 また、第二の導体に突設された接続部
が、被実装体の表面パッドと十分な接合強度を確保し、
半田付けの信頼性を保証することができる。
【0018】 さらに、第二の導体と裏面パッドを確実
に絶縁することができ、かつ、外部接続端子及び基板の
構造を単純化することができ、製造費用のコストダウン
を図ることができる。
【0019】 また、本発明は、前記第一の導体の先端
を尖がらせ、かつ、前記第二の導体と絶縁体の先端に斜
面を形成した構成としてある。
【0020】 このようにすると、外部接続端子を被実
装体のスルーホールに確実かつ容易に挿入することがで
き、実装の作業性及び生産性を向上させることができ
る。
【0021】 また、本発明は、前記第一の導体を円柱
状の形状とし、かつ、第二の導体を円筒状の形状とし、
さらに、前記第一の導体と第二の導体の中心軸を一致さ
せた構成としてある。
【0022】 このようにすると、外部接続端子の構造
を単純化することができ、製造費用のコストダウンを図
ることができる。
【0023】
【0024】
【0025】
【0026】
【0027】
【0028】
【0029】
【発明の実施の形態】以下、本発明の各実施形態につい
て、図面を参照して説明する。
【0030】「電子部品」図1は、本発明に係る電子部
品の外部接続端子を説明するための概略図であり、
(a)は断面図を、(b)はA−A断面図を示してい
る。同図において、電子部品1は、電子部品本体2と、
電子部品本体2に突設された外部接続端子3とからなっ
ている。
【0031】電子部品1は、通常、LSIなどの半導体
装置であり、配線基板(図示せず)などの被実装体に実
装される。ただし、電子部品1は、半導体装置に限定さ
れるものではなく、たとえば、半導体装置が接続される
ソケットなどでもよい。つまり、電子部品1は、外部接
続端子3が突設してあればよく、電子部品本体2の機能
や構造によって限定されるものではない。また、電子部
品1の被実装体は、配線基板に限定するものではなく、
電子部品1の実装可能な構造を有する物体であればよ
い。
【0032】外部接続端子3は、第一の導体31と第二
の導体32と絶縁体34を備えた構成としてある。外部
接続端子3の先端方向と反対側の端部は、電子部品本体
2に埋設してあり、図示してないが、電子部品本体2の
回路と接続してある。
【0033】第一の導体31は、円柱状の形状としてあ
り、先端方向の端部(適宜、先端部と呼称する。)が、
被実装体(図示せず)の裏面側の外部回路と接続する。
また、第一の導体31は、裏面側の外部回路と接続する
ために、第二の導体32より長く形成してある。なお、
本実施形態の第一の導体31は、円柱状の形状とした
が、この形状に限定するものではなく、たとえば、角柱
状の形状としてもよいことは勿論である。
【0034】第二の導体32は、円筒状の形状としてあ
り、第一の導体31の外周に絶縁体34を介して配設さ
れ、かつ、側面中段に突設された接続部33が被実装体
の表面側の外部回路と接続する。接続部33は、円環状
の形状としてあり、図示してないが、側面及び底面が被
実装体の表面側のパッドと半田付けされ、十分な接合強
度を確保することができるので、半田付けの信頼性を保
証することができる。特に、パッド上面と接続部33の
下面は、後述するように環状の面接合されるので、接合
強度を大幅に向上させることができる。
【0035】なお、本実施形態の第二の導体32は、円
筒状の形状としたが、この形状に限定するものではな
く、たとえば、多角形の筒状の形状としてもよいことは
勿論である。また、接続部33は、円環状の形状に限定
されるものではなく、たとえば、、多角形の環状の形状
としてもよい。
【0036】第一及び第二の導体31,32の材質は、
通常、導電性に優れた金属が使用される。ここで、好ま
しくは、半田接合される部分に半田メッキを行うとよ
く、このようにすると、半田との濡れ性が向上し、半田
付け品質を向上させることができる。
【0037】絶縁体34は、第一の導体31と第二の導
体32を絶縁する。この絶縁体34は、円筒状の形状と
してあり、成形方法としては、たとえば、第一の導体3
1をセラミックなどの絶縁材料でコーティングすること
により、容易に成形することができる。
【0038】ここで、好ましくは、第一の導体31の先
端を尖がらせ、かつ、第二の導体32と絶縁体34の先
端に斜面を形成した構成(図2参照)とするとよく、こ
のようにすると、外部接続端子3を被実装体のスルーホ
ールに確実かつ容易に挿入することができ、実装の作業
性及び生産性を向上させることができる。
【0039】また、さらに好ましくは、第一の導体31
を円柱状の形状とし、かつ、第二の導体32を円筒状の
形状とし、さらに、第一の導体31と第二の導体32の
中心軸を一致させた構成とするとよく、このようにする
と、外部接続端子の構造を単純化することができ、製造
費用のコストダウンを図ることができる。
【0040】また、このようにすると、第一の導体31
を第二の導体32で覆うこととなり、同軸ケーブルと同
様な構成となり、たとえば、信号ラインとして第一の導
体31を使用し、グランドラインあるいは電源ラインと
して使用すると、ノイズから信号ラインを保護すること
ができ、電子部品が高速LSIであっても、入出力信号
の安定化を実現することができる。なお、第一の導体3
1と第二の導体32を、どのラインに使用するかについ
ては、特に限定するものではなく、たとえば、第一の導
体31と第二の導体32を信号ラインとして使用した
り、あるいは、異なる電圧の電源ラインとして使用して
もよい。
【0041】このように、本発明にかかる電子部品は、
接続部を設けて十分な接合強度を確保することにより、
半田付けの信頼性を保証することができ、上記構成の電
子部品の実用化を可能とする。また、外部接続端子を被
実装体に挿入しやすい形状とすることにより、実装の作
業性および生産性に優れた電子部品を提供することがで
きる。
【0042】「実装構造」また、本発明は、外部接続端
子の突設された電子部品を、被実装体に実装する実装構
造としても有効である。次に、この電子部品の実装構造
について、図2を参照して説明する。図2は、本発明に
係る電子部品の実装構造を説明するための概略断面図を
示している。同図において、電子部品の実装構造は、上
記電子部品1と、電子部品1が実装される被実装体とし
ての基板4と、電子部品1と基板4を接合する半田5
2,51とからなっている。
【0043】ここで、基板4は、電子部品1の第一の導
体31が挿入される第一のスルーホール41,第一のス
ルーホール41の周囲に成形され、第一の導体31の先
端部と接続される裏面パッド42,第一のスルーホール
41と連通し、電子部品1の第二の導体32が挿入され
る第二のスルーホール43,及び,この第二のスルーホ
ール43の周囲に成形され、第二の導体32の接続部3
3と接続される表面パッド44を備えた構成としてあ
る。なお、図示してないが、基板4は、パッド42,4
4と電気的に接続された外部回路を有している。
【0044】第一のスルーホール41は、第一の導体3
1を容易に挿入できるように、導体31の直径より大き
な直径の貫通孔としてあり、このようにすると、電子部
品1を基板4に搭載する際に、第一の導体31を曲げて
しまうといった不良を回避することができる。
【0045】裏面パッド42は、第一のスルーホール4
1の周囲、具体的には、基板4の裏面に通常同心円状に
形成してある。また、基板4が多層基板の場合、通常、
裏面パッド42は、第一のスルーホール41の側面にも
連通して成形してあり、このようにすると、異なる層間
の回路を接続することができる。
【0046】第一のスルーホール41に挿入された第一
の導体31は、半田51により裏面パッド42と接続し
てある。ここで、半田51は、第一の導体31側面と第
一のスルーホール41の側面をも半田付けするので、半
田付け強度をより向上させることができる。
【0047】第二のスルーホール43は、第一のスルー
ホール41と連通するように、第一のスルーホール41
の上部に穿設され、かつ、第二の導体32を容易に挿入
できるように、導体32の直径より大きな直径の貫通孔
としてあり、このようにすると、電子部品1を基板4に
容易に搭載することができる。
【0048】ここで、第二のスルーホール43の先端
に、すり鉢状の斜面を形成するとよく、このようにする
と、第一の導体31がこの斜面に導かれて第一のスルー
ホール41に挿入しやすくなるので、電子部品1を基板
4に容易に搭載することができる。
【0049】表面パッド44は、第二のスルーホール4
3の周囲、具体的には、基板4の表面に通常同心円状に
形成してある。また、基板4が多層基板の場合、通常、
裏面パッド42は、第一のスルーホール41の側面にも
連通して成形してあり、このようにすると、異なる層間
の回路を接続することができる。
【0050】第二のスルーホール43に挿入された第2
の導体32は、半田52により裏面パッド42と接続し
てある。ここで、半田52は、接続部33の側面と表面
パッド44の上面,接続部33の下面と表面パッド44
の上面,及び,第二の導体32側面と第二のスルーホー
ル43の側面を接合している。
【0051】接続部33は、円環状の形状としてあり、
接続部33の下面と表面パッド44の上面,及び,接続
部33の側面と表面パッド44の上面が強固に半田付け
されるので、十分な接合強度を確保することができ、温
度変化によるクラックの発生を防止し、半田付けの信頼
性を保証することができる。
【0052】ここで、好ましくは、第二の導体32と裏
面パッド42(第一のスルーホール41の側面に形成さ
れた部分を含む。)の間に、絶縁用隙間45を設けた構
成とするとよく、このようにすると、第二の導体32と
裏面パッド42を確実に絶縁することができ、かつ、外
部接続端子3及び基板4の構造を単純化することがで
き、製造費用のコストダウンを図ることができる。
【0053】このように、本発明にかかる電子部品の実
装構造は、電子部品の第二の導体の側面に接続部を設け
て十分な接合強度を確保することにより、半田付けの品
信頼性を保証することができる。また、スルーホール内
の導体の構造を二重化し、さらに、絶縁用隙間を設ける
ことにより、第二の導体と裏面パッドを確実に絶縁する
ことができる。なお、上記基板のスルーホールの構造
は、IVH(InterstitialVia Hol
e)製造技術や、ビルドアップ工法により製造可能であ
る。
【0054】また、本発明の実装構造は、上記構造に限
定するものではなく、たとえば、図3に示すように、第
二の導体32aの先端側面に接続部33を突設する構造
としてもよく、このようにすると、電子部品1をより容
易に基板4に搭載することができ、かつ、第二の導体3
2aの形状を単純化することができるので、部品費用の
コストダウンを図ることができる。
【0055】「実装方法」また、本発明は、外部接続端
子の突設された電子部品を、被実装体に実装する実装方
法としても有効である。次に、上記電子部品1の実装方
向について、図4を参照して説明する。図4は、本発明
に係る電子部品の実装方法を説明するための概略フロー
チャート図を示している。同図において、先ず、基板4
の表面パッド44に半田ペーストを印刷する(ステップ
S1)。
【0056】このようにすると、基板4の表面に実装さ
れる他の部品を実装するための半田印刷工程を利用する
ことができ、専用の印刷工程を必要としないので、生産
性を改善することができる。なお、本実施形態の実装方
法は、上述した電子部品の実装構造を実現する実装方法
であり、具体的には、電子部品1を基板4に実装する方
法である。
【0057】続いて、電子部品1を搭載する(ステップ
S2)。電子部品1は、外部接続端子3が突設されてい
るが、上述したように、外部接続端子3をスルーホール
41,43に挿入しやすい構造としてあるので、市販さ
れている異型マウンターなどで搭載することができる。
【0058】次に、電子部品1が搭載された基板4をリ
フロー炉に投入し、接続部33および第二の導体32を
表面パッド44に半田付けする(ステップS3)。この
半田接合は、外部接続端子3が熱応力を吸収する形状
(たとえば、ガルウイング形状)となっていないので、
クラックが発生しないように強固に接合される必要があ
るが、接続部33は、上述した理由により表面パッド4
4と強固に半田接合される。
【0059】このようにすると、通常の一次面リフロー
工程を利用することができるので、表面パッド44と第
二の導体32の接続部33を効率良く半田付けすること
ができる。
【0060】次に、上記一次面リフロー工程後に、基板
4の裏面パッド42に半田ペーストを塗布する(ステッ
プS4)。半田ペーストの塗布は、メタルマスクによる
半田印刷、あるいは、ボンディングマシンによる半田ペ
ーストの塗布によって、効率良く塗布することができ
る。ただし、半田印刷機を使用する場合には、裏面パッ
ド42からの第一の導体31の突出高さを、メタルマス
クの厚さを越えない高さとする必要がある。
【0061】続いて、基板4をリフロー炉に投入し、第
一の導体31を裏面パッド42に半田付けする(ステッ
プS5)。この二次面リフロー工程において、リフロー
炉内で半田52が溶融すると、重力落下方向に搭載され
た電子部品1が落下する危険性があるが、電子部品1
は、表面パッド44と広い面積で接合する接続部33が
設けてあるので、仮に半田52が溶融しても、落下しな
い。
【0062】このようにすると、通常の二次面リフロー
工程を利用することができるので、裏面パッド42と第
一の導体31を効率良く半田付けすることができ、手半
田付けや半田噴流装置を用いた半田付けを行う場合よ
り、製造費用のコストダウンを図ることができる。な
お、第一の導体31と裏面パッド42の半田付けは、手
半田付けや半田噴流装置を用いた半田付けによっても半
田付けすることができることは、勿論である。
【0063】なお、本発明に係る電子部品において、第
一の導体の先端を尖がらせ、かつ、第二の導体と絶縁体
の先端にテーパ面を形成した電子部品,第一の導体を円
柱状の形状とし、かつ、第二の導体を円筒状の形状と
し、さらに、第一の導体と第二の導体の中心軸を一致さ
せた電子部品は、それぞれ単独で実施することができる
とともに、これらの組み合わせとしても実施することが
でき、それぞれの効果を発揮することができることは勿
論である。また、電子部品として説明したが、電子部品
の実装構造および実装方法としても、同様の効果を発揮
できる。
【0064】また、上記外部接続端子は、二極同軸構造
を有する構成としてあるが、本発明は、二極に限定する
ものではなく、さらに多層化して三極以上の構造とする
ことができる。さらにまた、電子部品は、外部接続端子
の接続部を、電子部品の搭載高さを規制するスタンドオ
フとして機能させる構成としてもよいことは勿論であ
る。
【0065】
【発明の効果】以上説明したように、本発明における
子部品の実装構造によれば、第二の導体に突設された接
続部が、外部回路のパッドと十分な接合強度を確保し、
半田付けの信頼性を保証することができる。また、半田
付けの信頼性を保証できる構成とすることにより、現実
に使用可能な電子部品を提供することができる。
【図面の簡単な説明】
【図1】図1は、本発明に係る電子部品の外部接続端子
を説明するための概略図であり、(a)は断面図を、
(b)はA−A断面図を示している。
【図2】図2は、本発明に係る電子部品の実装構造を説
明するための概略断面図を示している。
【図3】図3は、本発明に係る電子部品の実装構造の応
用例を説明するための概略断面図を示している。
【図4】図4は、電子部品の実装方法を説明するための
概略フローチャート図を示している。
【図5】図5は、従来の電子部品の実装構造を説明する
ための概略側面図を示している。
【符号の説明】
1 電子部品 2 電子部品本体 3 外部接続端子 4 基板 31 第一の導体 32,32a 第二の導体 33 接続部 34 絶縁体 41 第一のスルーホール 42 裏面パッド 43 第二のスルーホール 44 表面パッド 45 絶縁用隙間 51,52 半田 300 外部接続端子

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 電子部品の外部接続端子を、被実装体の
    外部回路に接続する実装構造であって、 前記電子部品の外部接続端子が、 先端部が前記被実装体の裏面側の外部回路と接続する第
    一の導体と、 この第一の導体の外周に配設され、かつ、側面に突設さ
    れた接続部が前記被実装体の表面側の外部回路と接続す
    る第二の導体と、 前記第一の導体と第二の導体を絶縁する絶縁体を備え、前記被実装体が、 前記電子部品の第一の導体が挿入される第一のスルーホ
    ールと、 この第一のスルーホールの周囲に形成され、前記第一の
    導体の先端部と接続される裏面パッドと、 前記第一のスルーホールと連通し、前記電子部品の第二
    の導体が挿入される第二のスルーホールと、 この第二のスルーホールの周囲に形成され、前記第二の
    導体の接続部と接続される表面パッドを備え、 かつ、前記第二の導体と前記裏面パッドの間に、絶縁用
    隙間を設けたことを特徴とする電子部品の実装構造。
  2. 【請求項2】 前記第一の導体の先端を尖がらせ、か
    つ、前記第二の導体と絶縁体の先端に斜面を形成したこ
    とを特徴とする請求項1記載の電子部品の実装構造
  3. 【請求項3】 前記第一の導体を円柱状の形状とし、か
    つ、第二の導体を円筒状の形状とし、さらに、前記第一
    の導体と第二の導体の中心軸を一致させたことを特徴と
    する請求項1又は2記載の電子部品の実装構造
JP2001214691A 2001-07-16 2001-07-16 電子部品の実装構造 Expired - Fee Related JP3475944B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001214691A JP3475944B2 (ja) 2001-07-16 2001-07-16 電子部品の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001214691A JP3475944B2 (ja) 2001-07-16 2001-07-16 電子部品の実装構造

Publications (2)

Publication Number Publication Date
JP2003031751A JP2003031751A (ja) 2003-01-31
JP3475944B2 true JP3475944B2 (ja) 2003-12-10

Family

ID=19049461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001214691A Expired - Fee Related JP3475944B2 (ja) 2001-07-16 2001-07-16 電子部品の実装構造

Country Status (1)

Country Link
JP (1) JP3475944B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4154397B2 (ja) 2005-02-25 2008-09-24 富士通株式会社 電子装置及びスタンドオフ部材及び電子装置の製造方法
JP2007115771A (ja) 2005-10-18 2007-05-10 Nec System Technologies Ltd Lsiピン
US8465297B2 (en) * 2010-09-25 2013-06-18 Intel Corporation Self referencing pin

Also Published As

Publication number Publication date
JP2003031751A (ja) 2003-01-31

Similar Documents

Publication Publication Date Title
US6400018B2 (en) Via plug adapter
US5883335A (en) Electrical connection substrate having a through hole for connecting a chip to an opposite surface of the substrate
EP0863548B1 (en) Mounting assembly of integrated circuit device and method for production thereof
US5459287A (en) Socketed printed circuit board BGA connection apparatus and associated methods
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
US6485814B1 (en) High density thin film circuit board and method of production thereof
JP3475944B2 (ja) 電子部品の実装構造
WO2000005936A1 (en) Hybrid solder ball and pin grid array circuit board interconnect system and method
US4860443A (en) Method for connecting leadless chip package
JP2003243439A (ja) 半導体装置およびその製造方法
JPH10178144A (ja) Bga型電子部品の同軸電極構造
JPH11163489A (ja) 電子部品の実装構造
US6541853B1 (en) Electrically conductive path through a dielectric material
JP2817715B2 (ja) ボールグリッドアレイ型回路基板
JPH08162767A (ja) ボールグリッドアレイパッケージの実装構造
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JP2001148441A (ja) 半導体パッケージ及びその製造方法
JPH10229262A (ja) 電子部品の表面実装構造
JP3147165B2 (ja) 回路装置、その製造方法
JP3045592B2 (ja) 複数の芯導体を有する層間接続体付き配線板
TW202238915A (zh) 球接合阻抗匹配
JP3194034B2 (ja) 電子部品用パッケージ
JP2004327488A (ja) 電子部品の電極端子構造
JPS617658A (ja) ハイブリツドicの接続変更方法
JPH10233573A (ja) プリント配線板及び部品実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees