JPS617658A - ハイブリツドｉｃの接続変更方法 - Google Patents
ハイブリツドｉｃの接続変更方法Info
- Publication number
- JPS617658A JPS617658A JP59128260A JP12826084A JPS617658A JP S617658 A JPS617658 A JP S617658A JP 59128260 A JP59128260 A JP 59128260A JP 12826084 A JP12826084 A JP 12826084A JP S617658 A JPS617658 A JP S617658A
- Authority
- JP
- Japan
- Prior art keywords
- additional
- hybrid
- chip
- wiring
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明はハイブリッドＩＣにおいて、チップ部品間の配
線を容易に変更し得るハイブリッドＩＣの接続変更方法
に関する。
線を容易に変更し得るハイブリッドＩＣの接続変更方法
に関する。
［発明の技術的背景とその問題点］
電子機器の小型化、軽量化が進むにつれ、電子部品の高
密度実装化が一段と強く要請されるようになってきた。
密度実装化が一段と強く要請されるようになってきた。
このような背景のもとで、ハイブリッドＩＣは、モノリ
シックＩＣでは実現が困難な大電力・高電圧分野や、多
品種少量生産あるいは多機能化に好適するところから、
その応用分野は急速に拡大してきている。
シックＩＣでは実現が困難な大電力・高電圧分野や、多
品種少量生産あるいは多機能化に好適するところから、
その応用分野は急速に拡大してきている。
第２図はハイブリッドＩＣの一例を示すもので、パター
ン配線１を多層埋設したセラミック多層基板２上には、
配線１に導通するボンディングパッド３８〜３ｆが形成
されており、セラミック多層基板２上に配置したＩＣチ
ップその他のチップ部品４ａ〜４Ｃの端子はボンド線５
８〜５［を介して所定のボンディングパッド３８〜３ｆ
に接続されている。
ン配線１を多層埋設したセラミック多層基板２上には、
配線１に導通するボンディングパッド３８〜３ｆが形成
されており、セラミック多層基板２上に配置したＩＣチ
ップその他のチップ部品４ａ〜４Ｃの端子はボンド線５
８〜５［を介して所定のボンディングパッド３８〜３ｆ
に接続されている。
このようなハイブリッドＩＣは、客先ニーズに応じて開
発設計され、試作品を評価して必要な修正を行ない、所
期の機能が発揮されることを確認した後、製品生産に入
るのが一般的であるが、最近では開発設計から生産まで
の時間的余裕が少ないことが多いため、特に少量製品で
は、試作品の試作評価と製品の生産とを平行して進行さ
せる必要を生ずる場合が少なくない。
発設計され、試作品を評価して必要な修正を行ない、所
期の機能が発揮されることを確認した後、製品生産に入
るのが一般的であるが、最近では開発設計から生産まで
の時間的余裕が少ないことが多いため、特に少量製品で
は、試作品の試作評価と製品の生産とを平行して進行さ
せる必要を生ずる場合が少なくない。
このような場合、ＩＣチップ４８〜４０間、あるいはＩ
Ｃチップと入出力回路間の配線１を追加、削除する必要
が生じた際には、従来はセラミツク多層基板２自体を作
り直していたが、これには多くの工数と時間を必要とす
るため、ロスが増大する上、時間的に客先要望に応じら
れなくなるおそれがあった。
Ｃチップと入出力回路間の配線１を追加、削除する必要
が生じた際には、従来はセラミツク多層基板２自体を作
り直していたが、これには多くの工数と時間を必要とす
るため、ロスが増大する上、時間的に客先要望に応じら
れなくなるおそれがあった。
［発明の目的］
本発明はこのような不都合を除去すべくなされたもので
、セラミック多層基板を取替えることなく、配線の変更
を簡単に行なえるようにしたハイブリッドＩＣの接続変
更方法を提供することを目的とする。
、セラミック多層基板を取替えることなく、配線の変更
を簡単に行なえるようにしたハイブリッドＩＣの接続変
更方法を提供することを目的とする。
［発明の概要コ
すなわち本発明のハイブリッドＩＣの接続変更方法は、
配線を埋込配設した基板上に複数個のチップ部品を搭載
し、これらのチップ部品と、前記配線に導通するボンデ
ィングパッドとの間をボンド線で連結したハイブリッド
ＩＣの接続替えを行なう方法において、接続替えを必要
とする各チップ部品の近傍の基板上にそれぞれ追加パッ
ドを固着し、接続替えを必要とする前記各チップ部品と
前記追加パッドとをボンド線により接続し、かつこれら
の追加パッド間を追加配線により連結することを特徴と
するものである。
配線を埋込配設した基板上に複数個のチップ部品を搭載
し、これらのチップ部品と、前記配線に導通するボンデ
ィングパッドとの間をボンド線で連結したハイブリッド
ＩＣの接続替えを行なう方法において、接続替えを必要
とする各チップ部品の近傍の基板上にそれぞれ追加パッ
ドを固着し、接続替えを必要とする前記各チップ部品と
前記追加パッドとをボンド線により接続し、かつこれら
の追加パッド間を追加配線により連結することを特徴と
するものである。
［発明の実施例］
以下、図面を参照し゛て、本発明の詳細な説明する。
第２図の構成のハイブリッドＩＣを評価しｌＣ結果、例
えば、ＩＣチップ４ａと配線１との導通を解き、代りに
ＩＣチップ４ａと４ｂの端子間を導通させる必要がある
ことが判明した場合、本発明においては、第１図に示す
ように、セラミック多層基板２上の配線替えを行なうＩ
Ｃチップ４ａの端子近傍位置に追加パッド１０を取付け
る。
えば、ＩＣチップ４ａと配線１との導通を解き、代りに
ＩＣチップ４ａと４ｂの端子間を導通させる必要がある
ことが判明した場合、本発明においては、第１図に示す
ように、セラミック多層基板２上の配線替えを行なうＩ
Ｃチップ４ａの端子近傍位置に追加パッド１０を取付け
る。
追加パッド１ｏとしては、別に用意した銅チップ等の導
電性チップを用いてもよいが、ハイブリッドＩＣの製造
工場に常備されている余剰のダイオードチップ等（不良
品でも可）を用いることが好ましい。
電性チップを用いてもよいが、ハイブリッドＩＣの製造
工場に常備されている余剰のダイオードチップ等（不良
品でも可）を用いることが好ましい。
ダイオードチップは通常、表面にアノードが形成されて
いるが、裏面側のカソードには全面に金メッキが施され
ており、オーミックコンタクトが容易であるので、この
ダイオードチップを追加パッド１０として利用すれば、
導電性チップを特別に用意する必要がなくなる。そ、の
場合には、アノード側をエポキシ系接着剤等によりセラ
ミック多層基板２上に接着し、ボンド線５ｂの一端をボ
ンディングパッド３ｂから取外し、追加バンド１０上に
接続した後、追加パッド１０とボンディングパッド３ｄ
の間に追加配線１１を配線する。
いるが、裏面側のカソードには全面に金メッキが施され
ており、オーミックコンタクトが容易であるので、この
ダイオードチップを追加パッド１０として利用すれば、
導電性チップを特別に用意する必要がなくなる。そ、の
場合には、アノード側をエポキシ系接着剤等によりセラ
ミック多層基板２上に接着し、ボンド線５ｂの一端をボ
ンディングパッド３ｂから取外し、追加バンド１０上に
接続した後、追加パッド１０とボンディングパッド３ｄ
の間に追加配線１１を配線する。
追加配線１１は、銅やアルミ等の導電性材料から成る極
細導体の外周にポリイミド樹脂等の絶縁層を塗布、焼付
した絶縁リード線から構成されており、その両端は絶縁
層を剥離して導体を露出させ、この導体端近傍を導電性
エポキシ系接着剤等によりボンディングパッド３ｄおよ
び追加パッド１０上に接着させる。
細導体の外周にポリイミド樹脂等の絶縁層を塗布、焼付
した絶縁リード線から構成されており、その両端は絶縁
層を剥離して導体を露出させ、この導体端近傍を導電性
エポキシ系接着剤等によりボンディングパッド３ｄおよ
び追加パッド１０上に接着させる。
なお、追加配線１１は、事情が許せば、セラミック多層
基板２上のボンディングパッド３ｄと追加パッド１０の
間に導電性塗料を塗布することによって形成してもよい
。
基板２上のボンディングパッド３ｄと追加パッド１０の
間に導電性塗料を塗布することによって形成してもよい
。
［発明の効果］
上述の如く、本発明のハイブリッドＩＣの変更方法にお
いては、原設計のセラミック多層基板を用いながら、Ｉ
Ｃチップ間の接続を容易に変更することができ、セラミ
ック多層基板やそれに取付けたＩＣチップをそのまま利
用することが、できるので、ロスや時間を大幅に減少さ
せることが可能となる。
いては、原設計のセラミック多層基板を用いながら、Ｉ
Ｃチップ間の接続を容易に変更することができ、セラミ
ック多層基板やそれに取付けたＩＣチップをそのまま利
用することが、できるので、ロスや時間を大幅に減少さ
せることが可能となる。
また、ボンド線と追加配線は追加パッドを中継して行な
われるので、ボンディングは確実に行なわれ、信頼性が
低下することはない。
われるので、ボンディングは確実に行なわれ、信頼性が
低下することはない。
第１図は本発明の詳細な説明するハイブリッドＩＣの斜
視図、第２図は本発明を適用する前のハイブリッドＩＣ
の一例を示す斜視図である。 １・・・・・・・・・・・・配線 ２・・・・・・・・・・・・セラミック多層基板３８〜
３？・・・ボンディングパッド ４８〜４ｄ・・・チップ部品 ５８〜５ｄ・・・ボンド線 １０・・・・・・・・・・・・追加パッド１１・・・・
・・・・・・・・追加配線第１図 ン 第２図
視図、第２図は本発明を適用する前のハイブリッドＩＣ
の一例を示す斜視図である。 １・・・・・・・・・・・・配線 ２・・・・・・・・・・・・セラミック多層基板３８〜
３？・・・ボンディングパッド ４８〜４ｄ・・・チップ部品 ５８〜５ｄ・・・ボンド線 １０・・・・・・・・・・・・追加パッド１１・・・・
・・・・・・・・追加配線第１図 ン 第２図
Claims (4)
- （１） 配線を埋込配設した基板上に複数個のチップ部
品を搭載し、これらのチップ部品と、前記配線に導通す
るボンディングパッドとの間をボンド線で連結したハイ
ブリッドＩＣの接続替えを行なう方法において、接続替
えを必要とする各チップ部品の近傍の基板上にそれぞれ
追加パッドを固着し、接続替えを必要とする前記各チッ
プ部品と前記追加パッドとをボンド線により接続し、か
つこれらの追加パッド間を追加配線により連結すること
を特徴とするハイブリッドＩＣの接続変更方法。 - （２） 追加パッドがダイオードチップであり、かつそ
のカソード側にボンド線と追加配線が導電的に接続され
ている特許請求の範囲第１項記載のハイブリッドＩＣの
接続変更方法。 - （３） 接続替えを必要とするチップ部品がＩＣチップ
である特許請求の範囲第１項記載のハイブリッドＩＣの
接続変更方法。 - （４） 追加配線が導電性材料から成る極細導体の外周
に絶縁層を塗布、焼付した絶縁リード線からなる特許請
求の範囲第１項または第２項記載のハイブリッドＩＣの
接続変更方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59128260A JPS617658A (ja) | 1984-06-21 | 1984-06-21 | ハイブリツドｉｃの接続変更方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59128260A JPS617658A (ja) | 1984-06-21 | 1984-06-21 | ハイブリツドｉｃの接続変更方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS617658A true JPS617658A (ja) | 1986-01-14 |
Family
ID=14980446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59128260A Pending JPS617658A (ja) | 1984-06-21 | 1984-06-21 | ハイブリツドｉｃの接続変更方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617658A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62262449A (ja) * | 1986-05-03 | 1987-11-14 | バ−−ブラウン リミテツド | デ−タ獲得装置 |
| US5804004A (en) * | 1992-05-11 | 1998-09-08 | Nchip, Inc. | Stacked devices for multichip modules |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153460A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Integrated circuit package |
-
1984
- 1984-06-21 JP JP59128260A patent/JPS617658A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57153460A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Integrated circuit package |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62262449A (ja) * | 1986-05-03 | 1987-11-14 | バ−−ブラウン リミテツド | デ−タ獲得装置 |
| US5804004A (en) * | 1992-05-11 | 1998-09-08 | Nchip, Inc. | Stacked devices for multichip modules |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| KR950012658B1 (ko) | 반도체 칩 실장방법 및 기판 구조체 | |
| EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| JP2664873B2 (ja) | 電子パッケージおよびその作製方法 | |
| US20020125042A1 (en) | Method for transforming a substrate with edge contacts into a ball grid array, ball grid array manufactured according to this method, and flexible wiring for the transformation of a substrate with edge contacts into a ball grid array | |
| JPS60105269A (ja) | ハイブリツド回路の製造方法 | |
| JPS617658A (ja) | ハイブリツドｉｃの接続変更方法 | |
| JPH0365662B2 (ja) | ||
| JP3297959B2 (ja) | 半導体装置 | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| JPH0722730A (ja) | 複合電子部品 | |
| JP3251810B2 (ja) | 集積回路装置の実装方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPS617646A (ja) | ハイブリツドｉｃの変更方法 | |
| JPH04164359A (ja) | 混成集積回路装置 | |
| JPH02135764A (ja) | 電子部品搭載用基板 | |
| JPS62260350A (ja) | 混成集積回路装置 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
| JP3002857B2 (ja) | バンプ電極およびバンプ電極を持った部品 | |
| JPS5834953A (ja) | 半導体装置 | |
| JPH0992966A (ja) | 配線基板 | |
| JPH05343604A (ja) | ハイブリッドｉｃとその製造方法 | |
| JPH06338538A (ja) | 半導体素子の接続方法 | |
| JPS6329566A (ja) | 半導体装置 | |
| JPH0373589A (ja) | 混成集積回路 |