JPH0992966A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPH0992966A JPH0992966A JP27470095A JP27470095A JPH0992966A JP H0992966 A JPH0992966 A JP H0992966A JP 27470095 A JP27470095 A JP 27470095A JP 27470095 A JP27470095 A JP 27470095A JP H0992966 A JPH0992966 A JP H0992966A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- wiring board
- signal line
- electrodes
- bonding pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】本発明は、実装対象となる電子部品の電気特性
を劣化することを防止し得る配線基板を実現しようとす
るものである。 【解決手段】一面に所定パターンで複数の電極が形成さ
れ、当該各電極に、電子部品の実装面に形成された対応
するボンデイング用のバンプをそれぞれ接合することに
より電子部品を実装する配線基板において、複数の電極
のうち信号線を挟んだ互いに隣接する電極間にレジスト
を塗布しない領域を形成し、又は当該領域に一面に塗布
されたレジストよりも比誘電率が低いレジストを形成す
るようにしたことにより、信号線のうち上述した領域に
ある線路部分で反射が生じるのを防止し得、この結果当
該線路部分における信号線の信号波形が歪むのを防止す
ることができ、かくして実装対象となる電子部品の電気
特性が劣化するのを防止し得る。
を劣化することを防止し得る配線基板を実現しようとす
るものである。 【解決手段】一面に所定パターンで複数の電極が形成さ
れ、当該各電極に、電子部品の実装面に形成された対応
するボンデイング用のバンプをそれぞれ接合することに
より電子部品を実装する配線基板において、複数の電極
のうち信号線を挟んだ互いに隣接する電極間にレジスト
を塗布しない領域を形成し、又は当該領域に一面に塗布
されたレジストよりも比誘電率が低いレジストを形成す
るようにしたことにより、信号線のうち上述した領域に
ある線路部分で反射が生じるのを防止し得、この結果当
該線路部分における信号線の信号波形が歪むのを防止す
ることができ、かくして実装対象となる電子部品の電気
特性が劣化するのを防止し得る。
Description
【０００１】
【発明の属する技術分野】本発明は配線基板に関し、例
えばＩＣチツプがパツケージ内に封止された電子部品を
実装する配線基板に適用して好適なものである。
えばＩＣチツプがパツケージ内に封止された電子部品を
実装する配線基板に適用して好適なものである。
【０００２】
【従来の技術】従来、この種の電子部品として、ＩＣチ
ツプを封止するパツケージの裏面（すなわち主基板との
接合面）側に外部接続用の端子として所定数のボール電
極が格子状に配設されたＢＧＡ（Ball Grid Array ）が
ある。
ツプを封止するパツケージの裏面（すなわち主基板との
接合面）側に外部接続用の端子として所定数のボール電
極が格子状に配設されたＢＧＡ（Ball Grid Array ）が
ある。
【０００３】図３に示すように、ＢＧＡ１は、例えばセ
ラミツク等の無機材料又はガラスエポキシ等の有機材料
を絶縁層とした基材の表面及び内部に、複数の導体層が
プレート状に積層され、かつ当該各導体層がビアホール
を介して導通接続された構成からなる回路基板２を有す
る。
ラミツク等の無機材料又はガラスエポキシ等の有機材料
を絶縁層とした基材の表面及び内部に、複数の導体層が
プレート状に積層され、かつ当該各導体層がビアホール
を介して導通接続された構成からなる回路基板２を有す
る。
【０００４】この回路基板２の表面上では、半導体集積
回路（図示せず）を複数形成したウエハから分離して得
られる個別のＩＣチツプ３をボンデイングワイヤ４を介
してボンデイングした後、例えばエポキシ樹脂でなる封
止部材５でオーバーコートすることにより、当該ＩＣチ
ツプ３をパツケージングするようになされている。
回路（図示せず）を複数形成したウエハから分離して得
られる個別のＩＣチツプ３をボンデイングワイヤ４を介
してボンデイングした後、例えばエポキシ樹脂でなる封
止部材５でオーバーコートすることにより、当該ＩＣチ
ツプ３をパツケージングするようになされている。
【０００５】またこのＩＣチツプ３から引き出された所
定数の配線ラインは、それぞれ複数の導体層及びビアホ
ールを介して回路基板２の裏面側に所定のパターンで配
設された電極端子６と接続され、さらに当該電極端子６
に対応してそれぞれボールはんだ７が接合されている。
また回路基板２の裏面側には所定数の電極端子６を除い
てレジスト８が塗布されている。
定数の配線ラインは、それぞれ複数の導体層及びビアホ
ールを介して回路基板２の裏面側に所定のパターンで配
設された電極端子６と接続され、さらに当該電極端子６
に対応してそれぞれボールはんだ７が接合されている。
また回路基板２の裏面側には所定数の電極端子６を除い
てレジスト８が塗布されている。
【０００６】次に図４（Ａ）において、図３に示すＢＧ
Ａ１の実装対象となる配線基板１０を示し、当該配線基
板１０の表面にはＢＧＡ１の複数のボールはんだ７に対
応して配列された複数のボンデイングパツド１１が全て
同一の大きさからなる正方形状に形成され、当該ボンデ
イングパツド１１を除く表面部分には所定の比誘電率で
なるレジスト１２が塗布されている。
Ａ１の実装対象となる配線基板１０を示し、当該配線基
板１０の表面にはＢＧＡ１の複数のボールはんだ７に対
応して配列された複数のボンデイングパツド１１が全て
同一の大きさからなる正方形状に形成され、当該ボンデ
イングパツド１１を除く表面部分には所定の比誘電率で
なるレジスト１２が塗布されている。
【０００７】また配線基板１０の表面には、所定パター
ンに配列された互いに隣接するボンデイングパツド１１
間に沿つて所定の信号線１３が所定の配線状態で配設さ
れ、当該信号線１３上にもレジスト１２が塗布されてい
る。すなわち図４（Ａ）のＡ−Ａ′線を断面にとつて示
す図４（Ｂ）において、信号線１３はボンデイングパツ
ド１１Ａ及び１１Ｂ間に挟まれるように配設されてい
る。
ンに配列された互いに隣接するボンデイングパツド１１
間に沿つて所定の信号線１３が所定の配線状態で配設さ
れ、当該信号線１３上にもレジスト１２が塗布されてい
る。すなわち図４（Ａ）のＡ−Ａ′線を断面にとつて示
す図４（Ｂ）において、信号線１３はボンデイングパツ
ド１１Ａ及び１１Ｂ間に挟まれるように配設されてい
る。
【０００８】続いて図４（Ｂ）との対応部分に同一符号
を付して示す図４（Ｃ）において、ＢＧＡ１（図３）の
各ボールはんだ７をそれぞれ配線基板１０の対応するボ
ンデイングパツド１１にマウントした後リフローするこ
とにより、ＢＧＡ１の各電極端子６及び対応する各ボン
デイングパツド１１間はそれぞれはんだ接合部７Ａを介
して接合され、かくしてＢＧＡ１は配線基板１０に実装
される。
を付して示す図４（Ｃ）において、ＢＧＡ１（図３）の
各ボールはんだ７をそれぞれ配線基板１０の対応するボ
ンデイングパツド１１にマウントした後リフローするこ
とにより、ＢＧＡ１の各電極端子６及び対応する各ボン
デイングパツド１１間はそれぞれはんだ接合部７Ａを介
して接合され、かくしてＢＧＡ１は配線基板１０に実装
される。
【０００９】
【発明が解決しようとする課題】ところで、図４（Ｃ）
において、配線基板１０上のボンデイングパツド１１Ａ
及び１１Ｂ間に挟まれるように配設された信号線１３
は、当該ボンデイングパツド１１Ａ及び１１Ｂ上にそれ
ぞれ形成されたはんだ接合部７Ａの近傍位置に位置して
いる。このはんだ接合部７Ａは非常に大きな導体でなる
ことから、その近傍位置における信号線１３の特性イン
ピーダンスは急激に下がることとなる。
において、配線基板１０上のボンデイングパツド１１Ａ
及び１１Ｂ間に挟まれるように配設された信号線１３
は、当該ボンデイングパツド１１Ａ及び１１Ｂ上にそれ
ぞれ形成されたはんだ接合部７Ａの近傍位置に位置して
いる。このはんだ接合部７Ａは非常に大きな導体でなる
ことから、その近傍位置における信号線１３の特性イン
ピーダンスは急激に下がることとなる。
【００１０】ここで、一般的に、特性インピーダンスの
異なるいくつかの線路を継続接続した複合線路に信号が
伝送されると、当該各線路の接続点すなわち特性インピ
ーダンスの不連続点で信号の一部又は全部が逆方向に伝
送される現象（以下、これを反射と呼ぶ）が生じる。従
つて、信号線１３のうちはんだ接合部７Ａの近傍位置に
ある線路部分で反射が生じるため、当該線路部分におけ
る信号線１３の信号波形が歪むこととなり、この結果Ｂ
ＧＡ１の電気特性が劣化するという問題があつた。
異なるいくつかの線路を継続接続した複合線路に信号が
伝送されると、当該各線路の接続点すなわち特性インピ
ーダンスの不連続点で信号の一部又は全部が逆方向に伝
送される現象（以下、これを反射と呼ぶ）が生じる。従
つて、信号線１３のうちはんだ接合部７Ａの近傍位置に
ある線路部分で反射が生じるため、当該線路部分におけ
る信号線１３の信号波形が歪むこととなり、この結果Ｂ
ＧＡ１の電気特性が劣化するという問題があつた。
【００１１】本発明は以上の点を考慮してなされたもの
で、実装対象となる電子部品の電気特性を劣化すること
を防止し得る配線基板を提案しようとするものである。
で、実装対象となる電子部品の電気特性を劣化すること
を防止し得る配線基板を提案しようとするものである。
【００１２】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、一面に所定パターンで複数の電極
が形成され、当該各電極に、電子部品の実装面に形成さ
れた対応するボンデイング用のバンプをそれぞれ接合す
ることにより電子部品を実装する配線基板において、一
面に所定の配線状態で、かつ互いに隣接する電極間に沿
つて形成された信号線と、各電極を除いて一面に塗布さ
れたレジストとを備え、複数の電極のうち信号線を挟ん
だ互いに隣接する電極間にレジストを塗布しない領域を
形成するようにする。
め本発明においては、一面に所定パターンで複数の電極
が形成され、当該各電極に、電子部品の実装面に形成さ
れた対応するボンデイング用のバンプをそれぞれ接合す
ることにより電子部品を実装する配線基板において、一
面に所定の配線状態で、かつ互いに隣接する電極間に沿
つて形成された信号線と、各電極を除いて一面に塗布さ
れたレジストとを備え、複数の電極のうち信号線を挟ん
だ互いに隣接する電極間にレジストを塗布しない領域を
形成するようにする。
【００１３】また本発明においては、複数の電極のうち
信号線を挟んだ互いに隣接する電極間にレジストを塗布
しない領域に、一面に塗布されたレジストよりも比誘電
率が低いレジストを形成するようにする。
信号線を挟んだ互いに隣接する電極間にレジストを塗布
しない領域に、一面に塗布されたレジストよりも比誘電
率が低いレジストを形成するようにする。
【００１４】このように、複数の電極のうち信号線を挟
んだ互いに隣接する電極間にレジストを塗布しない領域
を形成し、又は当該領域に一面に塗布されたレジストよ
りも比誘電率が低いレジストを形成するようにしたこと
により、信号線全体として特性インピーダンスに不整合
が生じるのを防止し得、この結果信号線のうち上述した
領域にある線路部分で反射が生じるのを防止し得、かく
して当該線路部分における信号線の信号波形が歪むのを
防止することができる。
んだ互いに隣接する電極間にレジストを塗布しない領域
を形成し、又は当該領域に一面に塗布されたレジストよ
りも比誘電率が低いレジストを形成するようにしたこと
により、信号線全体として特性インピーダンスに不整合
が生じるのを防止し得、この結果信号線のうち上述した
領域にある線路部分で反射が生じるのを防止し得、かく
して当該線路部分における信号線の信号波形が歪むのを
防止することができる。
【００１５】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【００１６】（１）第１実施例 図４（Ａ）〜（Ｃ）との対応部分に同一符号を付して示
す図１（Ａ）〜（Ｃ）において、配線基板２０はその表
面上に塗布されたレジスト１２の形状が異なることを除
いて、図４（Ａ）及び（Ｂ）に示す配線基板１０と同様
の構成からなる。
す図１（Ａ）〜（Ｃ）において、配線基板２０はその表
面上に塗布されたレジスト１２の形状が異なることを除
いて、図４（Ａ）及び（Ｂ）に示す配線基板１０と同様
の構成からなる。
【００１７】すなわち図１（Ａ）及び（Ｂ）に示すよう
に、配線基板２０の表面に形成された複数のボンデイン
グパツド１１のうち信号線１３を挟んだ互いに隣接する
ボンデイングパツド１１Ａ及び１１Ｂ間には、レジスト
１２が塗布されていない部分（以下、これをレジスト未
塗布部と呼ぶ）１２Ａが形成されている。このレジスト
未塗布部１２Ａは、配線基板２０の製造時においてレジ
スト１２を塗布する際に予めマスキングすることにより
形成する。
に、配線基板２０の表面に形成された複数のボンデイン
グパツド１１のうち信号線１３を挟んだ互いに隣接する
ボンデイングパツド１１Ａ及び１１Ｂ間には、レジスト
１２が塗布されていない部分（以下、これをレジスト未
塗布部と呼ぶ）１２Ａが形成されている。このレジスト
未塗布部１２Ａは、配線基板２０の製造時においてレジ
スト１２を塗布する際に予めマスキングすることにより
形成する。
【００１８】因みに配線基板１０上のボンデイングパツ
ド１１Ａ及び１１Ｂは、その一方又は両方がＢＧＡ１
（図３）のＧＮＤ又は電源部に接続され、またはボンデ
イングパツド１１Ａ及び１１Ｂの両方がＢＧＡ１のノン
コネクシヨンに接続されている。
ド１１Ａ及び１１Ｂは、その一方又は両方がＢＧＡ１
（図３）のＧＮＤ又は電源部に接続され、またはボンデ
イングパツド１１Ａ及び１１Ｂの両方がＢＧＡ１のノン
コネクシヨンに接続されている。
【００１９】以上の構成において、ＢＧＡ１（図３）を
配線基板２０に実装した場合、信号線１３は、ボンデイ
ングパツド１１Ａ及び１１Ｂに形成されたはんだ接合部
７Ａの近傍位置に位置している。このときボンデイング
パツド１１Ａ及び１１Ｂ間に形成されたレジスト未塗布
部１２Ａは、レジスト１２よりも比誘電率が低くなるこ
とから、信号線１３のうちレジスト未塗布部１２Ａにあ
る線路部分における特性インピーダンスが急激に減少す
ることなく、レジスト未塗布部１２Ａ以外の線路部分に
おける特性インピーダンスと同じ又は近い値となる。従
つて、信号線１３全体として特性インピーダンスに不整
合が生じなくなることにより、信号線１３のうちレジス
ト未塗布部１２Ａにある線路部分で反射が生じるのを防
止することができる。
配線基板２０に実装した場合、信号線１３は、ボンデイ
ングパツド１１Ａ及び１１Ｂに形成されたはんだ接合部
７Ａの近傍位置に位置している。このときボンデイング
パツド１１Ａ及び１１Ｂ間に形成されたレジスト未塗布
部１２Ａは、レジスト１２よりも比誘電率が低くなるこ
とから、信号線１３のうちレジスト未塗布部１２Ａにあ
る線路部分における特性インピーダンスが急激に減少す
ることなく、レジスト未塗布部１２Ａ以外の線路部分に
おける特性インピーダンスと同じ又は近い値となる。従
つて、信号線１３全体として特性インピーダンスに不整
合が生じなくなることにより、信号線１３のうちレジス
ト未塗布部１２Ａにある線路部分で反射が生じるのを防
止することができる。
【００２０】以上の構成によれば、配線基板２０におい
て信号線１３を挟んだ位置互いに隣接するボンデイング
パツド１１Ａ及び１１Ｂ間にレジスト未塗布部１２Ａを
形成するようにしたことにより、信号線１３のうちレジ
スト未塗布部１２Ａにある線路部分で反射が生じるのを
防止し得、この結果当該線路部分における信号線１３の
信号波形が歪むのを防止することができる。かくしてＢ
ＧＡ１の電気特性が劣化するのを防止し得る。
て信号線１３を挟んだ位置互いに隣接するボンデイング
パツド１１Ａ及び１１Ｂ間にレジスト未塗布部１２Ａを
形成するようにしたことにより、信号線１３のうちレジ
スト未塗布部１２Ａにある線路部分で反射が生じるのを
防止し得、この結果当該線路部分における信号線１３の
信号波形が歪むのを防止することができる。かくしてＢ
ＧＡ１の電気特性が劣化するのを防止し得る。
【００２１】（２）第２実施例 図１（Ａ）〜（Ｃ）との対応部分に同一符号を付して示
す図２（Ａ）〜（Ｃ）において、配線基板３０は、配線
基板２０におけるレジスト未塗布部１２Ａに所定の比誘
電率を有するレジスト３１を形成したことを除いて、当
該配線基板２０と同様の構成からなる。このレジスト３
１は、既に塗布されているレジスト１２からレジスト未
塗布部１２Ａに相当する部分を取り除いた後、当該レジ
スト未塗布部１２Ａに埋め込むことにより形成される。
す図２（Ａ）〜（Ｃ）において、配線基板３０は、配線
基板２０におけるレジスト未塗布部１２Ａに所定の比誘
電率を有するレジスト３１を形成したことを除いて、当
該配線基板２０と同様の構成からなる。このレジスト３
１は、既に塗布されているレジスト１２からレジスト未
塗布部１２Ａに相当する部分を取り除いた後、当該レジ
スト未塗布部１２Ａに埋め込むことにより形成される。
【００２２】この場合、レジスト３１は、信号線１３の
うちレジスト３１にある線路部分における特性インピー
ダンスがレジスト３１以外の線路部分における特性イン
ピーダンスと同じ又は近い値となるように、配線基板３
０上に塗布されているレジスト１２よりも比誘電率が低
い材質のものが選定されている。因みに一般的に、レジ
ストとして用いられる材質のうち比較的比誘電率が低い
材質としては、テフロン、天然ゴム、ブナＳ、ポリエチ
レン及びポリイミド等がある。
うちレジスト３１にある線路部分における特性インピー
ダンスがレジスト３１以外の線路部分における特性イン
ピーダンスと同じ又は近い値となるように、配線基板３
０上に塗布されているレジスト１２よりも比誘電率が低
い材質のものが選定されている。因みに一般的に、レジ
ストとして用いられる材質のうち比較的比誘電率が低い
材質としては、テフロン、天然ゴム、ブナＳ、ポリエチ
レン及びポリイミド等がある。
【００２３】以上の構成によれば、配線基板３０におい
て信号線１３を挟んだ位置互いに隣接するボンデイング
パツド１１Ａ及び１１Ｂ間にレジスト１２よりも比誘電
率が低いレジスト３１を形成するようにしたことによ
り、信号線１３全体として特性インピーダンスに不整合
が生じるのを防止し得、この結果信号線１３のうちレジ
スト３１にある線路部分で反射が生じるのを防止し得
る。従つて当該線路部分における信号線１３の信号波形
が歪むのを防止し得、かくしてＢＧＡ１の電気特性が劣
化するのを防止し得る。
て信号線１３を挟んだ位置互いに隣接するボンデイング
パツド１１Ａ及び１１Ｂ間にレジスト１２よりも比誘電
率が低いレジスト３１を形成するようにしたことによ
り、信号線１３全体として特性インピーダンスに不整合
が生じるのを防止し得、この結果信号線１３のうちレジ
スト３１にある線路部分で反射が生じるのを防止し得
る。従つて当該線路部分における信号線１３の信号波形
が歪むのを防止し得、かくしてＢＧＡ１の電気特性が劣
化するのを防止し得る。
【００２４】（３）他の実施例 なお第１実施例においては、レジスト未塗布部１２Ａ
は、配線基板２０の製造時においてレジスト１２を塗布
する際に予めマスキングすることにより形成するように
した場合について述べたが、本発明はこれに限らず、種
々の手法を用いて既に塗布されているレジスト１２から
レジスト未塗布部１２Ａに相当する部分を取り除くよう
にしても良い。
は、配線基板２０の製造時においてレジスト１２を塗布
する際に予めマスキングすることにより形成するように
した場合について述べたが、本発明はこれに限らず、種
々の手法を用いて既に塗布されているレジスト１２から
レジスト未塗布部１２Ａに相当する部分を取り除くよう
にしても良い。
【００２５】また第２実施例においては、レジスト３１
は、既に塗布されているレジスト１２からレジスト未塗
布部１２Ａに相当する部分を取り除いた後、当該レジス
ト未塗布部１２Ａに埋め込むことにより形成した場合に
ついて述べたが、本発明はこれに限らず、種々の手法を
用いて配線基板３０の製造時においてレジスト１２を塗
布する前に予め塗布しておくようにしても良い。
は、既に塗布されているレジスト１２からレジスト未塗
布部１２Ａに相当する部分を取り除いた後、当該レジス
ト未塗布部１２Ａに埋め込むことにより形成した場合に
ついて述べたが、本発明はこれに限らず、種々の手法を
用いて配線基板３０の製造時においてレジスト１２を塗
布する前に予め塗布しておくようにしても良い。
【００２６】さらに上述の実施例においては、配線基板
２０及び３０に形成された複数のボンデイングパツド１
１が全て同一の大きさからなる正方形状に形成された場
合について述べたが、本発明はこれに限らず、複数のボ
ンデイングパツド１１は互いに異なる形状にしても良
く、また正方形以外の種々の形状となるように形成して
も良い。要はこれら複数のボンデイングパツド１１が、
それぞれＢＧＡ１の各ボールはんだ７に対応して接合し
得れば種々の大きさ及び形状となるように形成しても本
発明を適用し得る。
２０及び３０に形成された複数のボンデイングパツド１
１が全て同一の大きさからなる正方形状に形成された場
合について述べたが、本発明はこれに限らず、複数のボ
ンデイングパツド１１は互いに異なる形状にしても良
く、また正方形以外の種々の形状となるように形成して
も良い。要はこれら複数のボンデイングパツド１１が、
それぞれＢＧＡ１の各ボールはんだ７に対応して接合し
得れば種々の大きさ及び形状となるように形成しても本
発明を適用し得る。
【００２７】さらに上述の実施例においては、電子部品
としてＢＧＡ１を用いた場合について述べたが、本発明
はこれに限らず、例えばＣＳＰ（Chip Sized Package）
等の配線基板２０及び３０に対する実装面に複数の金属
バンプが形成されてなる電子部品であれば種々のものを
適用し得る。
としてＢＧＡ１を用いた場合について述べたが、本発明
はこれに限らず、例えばＣＳＰ（Chip Sized Package）
等の配線基板２０及び３０に対する実装面に複数の金属
バンプが形成されてなる電子部品であれば種々のものを
適用し得る。
【００２８】
【発明の効果】上述のように本発明によれば、一面に所
定パターンで複数の電極が形成され、当該各電極に、電
子部品の実装面に形成された対応するボンデイング用の
バンプをそれぞれ接合することにより電子部品を実装す
る配線基板において、複数の電極のうち信号線を挟んだ
互いに隣接する電極間にレジストを塗布しない領域を形
成し、又は当該領域に一面に塗布されたレジストよりも
比誘電率が低いレジストを形成するようにしたことによ
り、信号線のうち上述した領域にある線路部分で反射が
生じるのを防止し得、この結果当該線路部分における信
号線の信号波形が歪むのを防止することができ、かくし
て実装対象となる電子部品の電気特性が劣化するのを防
止し得る。
定パターンで複数の電極が形成され、当該各電極に、電
子部品の実装面に形成された対応するボンデイング用の
バンプをそれぞれ接合することにより電子部品を実装す
る配線基板において、複数の電極のうち信号線を挟んだ
互いに隣接する電極間にレジストを塗布しない領域を形
成し、又は当該領域に一面に塗布されたレジストよりも
比誘電率が低いレジストを形成するようにしたことによ
り、信号線のうち上述した領域にある線路部分で反射が
生じるのを防止し得、この結果当該線路部分における信
号線の信号波形が歪むのを防止することができ、かくし
て実装対象となる電子部品の電気特性が劣化するのを防
止し得る。
【図１】第１実施例による配線基板の構成を示す平面図
及び断面図である。
及び断面図である。
【図２】第２実施例による配線基板の構成を示す平面図
及び断面図である。
及び断面図である。
【図３】従来のＢＧＡの構成を示す断面図である。
【図４】従来の配線基板の構成を示す平面図及び断面図
である。
である。
１……ＢＧＡ、２……回路基板、３……ＩＣチツプ、４
……ボンデイングワイヤ、５……封止部材、６……電極
端子、７……ボールはんだ、７Ａ……はんだ接合部、
８、１２、３１……レジスト、１０、２０、３０……配
線基板、１１……ボンデイングパツド、１２Ａ……レジ
スト未塗布部、１３……信号線。
……ボンデイングワイヤ、５……封止部材、６……電極
端子、７……ボールはんだ、７Ａ……はんだ接合部、
８、１２、３１……レジスト、１０、２０、３０……配
線基板、１１……ボンデイングパツド、１２Ａ……レジ
スト未塗布部、１３……信号線。
Claims (2)
- 【請求項１】一面に所定パターンで複数の電極が形成さ
れ、当該各電極に、電子部品の実装面に形成された対応
するボンデイング用のバンプをそれぞれ接合することに
より上記電子部品を実装する配線基板において、 上記一面に所定の配線状態で、かつ互いに隣接する上記
電極間に沿つて形成された信号線と、 上記各電極を除いて上記一面に塗布されたレジストとを
具え、上記複数の電極のうち上記信号線を挟んだ互いに
隣接する上記電極間に上記レジストを塗布しない領域を
形成したことを特徴とする配線基板。 - 【請求項２】上記複数の電極のうち上記信号線を挟んだ
互いに隣接する上記電極間に上記レジストを塗布しない
領域に、上記一面に塗布された上記レジストよりも比誘
電率が低いレジストを形成するようにしたことを特徴と
する請求項１に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27470095A JPH0992966A (ja) | 1995-09-27 | 1995-09-27 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27470095A JPH0992966A (ja) | 1995-09-27 | 1995-09-27 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992966A true JPH0992966A (ja) | 1997-04-04 |
Family
ID=17545349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27470095A Pending JPH0992966A (ja) | 1995-09-27 | 1995-09-27 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992966A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160007459A1 (en) * | 2014-07-04 | 2016-01-07 | Young-ja KIM | Printed circuit board and semiconductor package using the same |
-
1995
- 1995-09-27 JP JP27470095A patent/JPH0992966A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160007459A1 (en) * | 2014-07-04 | 2016-01-07 | Young-ja KIM | Printed circuit board and semiconductor package using the same |
| US9748193B2 (en) * | 2014-07-04 | 2017-08-29 | Samsung Electronics Co., Ltd. | Printed circuit board and semiconductor package using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| JP3499202B2 (ja) | 半導体装置の製造方法 | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| KR20010072583A (ko) | 적층화 집적 회로 패키지 | |
| KR950704838A (ko) | 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips) | |
| JPH09129670A (ja) | フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ | |
| US5243497A (en) | Chip on board assembly | |
| JPH04273451A (ja) | 半導体装置 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH09129672A (ja) | 半導体パッケージのテープ自動結合構造 | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| JPH08330469A (ja) | 半導体装置用配線基板およびその製造方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JPH08279588A (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JPH0992966A (ja) | 配線基板 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| KR19980025889A (ko) | 중합체층이 개재된 반도체 칩과 기판 간의 범프 접속 구조 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 |