JPS60105269A - ハイブリツド回路の製造方法 - Google Patents

ハイブリツド回路の製造方法

Info

Publication number
JPS60105269A
JPS60105269A JP59112897A JP11289784A JPS60105269A JP S60105269 A JPS60105269 A JP S60105269A JP 59112897 A JP59112897 A JP 59112897A JP 11289784 A JP11289784 A JP 11289784A JP S60105269 A JPS60105269 A JP S60105269A
Authority
JP
Japan
Prior art keywords
manufacturing
hybrid circuit
wafer
components
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59112897A
Other languages
English (en)
Inventor
ジヨルジユ　ボニト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS60105269A publication Critical patent/JPS60105269A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電話設備または測定機器の如き民生設備、並
びに例えばレーダーの如き軍事設備の要件を満足するた
めのハイブリッドマイクロエレクトロニクスの分野にお
いて活用できるハイブリッド回路の製造方法に関する。
最近の傾向によると、ハイブリットロジックまたはアナ
ログ回路は、単一層または多層のプリント回路ウェーハ
上で互いに接続した、チップの形状に構成した能動部品
の集積回路及びチップの形状に構成した小型化した受動
部品から製造されている。そして、異なった回路間の電
気接続は、一方において部品に対して、他方において単
一絶縁サブストレート層または複数の積層に対して、半
田付けした小さいリード線によって達成される。
実際にこの種のハイブリッド回路を構成するには、様々
な回路の配置及び互いに関連する多数の導線の配列に関
して、理論的な設計を予めすることを必要とする。しか
し、そのような理論的な１没計は、時間を要するもので
ありまた複雑でもある。
そして、その後に続く、多層ハイブリッド回路の実際の
形成は比較的時間と費用のかかる手順でもある。
先行技術によるそのような製造方法は、短期間内に複雑
なハイブリッドロジックまたはアナログ回路のモデルを
構成することができない。
実際上の観点からは、この種のモデルの設計上の構成は
、レイアウト図面の研究及びハイブリット回路自体の実
際の製造の両方に関して、製造すべきハイブリット回路
のものと同一である。この根本的欠点に加えて、これら
の概念上のモデルが試験後に変更できない問題もある。
なぜならば、例えば２つのザブストレート層間に配置し
た導線を切断することがもはやできないからである。モ
デルを何らか変更すると、必ず部品の新しい配置をし新
たな回路を製造しなければならず、従って、最終的に完
成するモデルは、極めて高い価格となる。
そこで、本発明は、回路自体のレイアウト及び製造に要
する時間を著しく減少し且つ過大な資本投資を行うこと
なく回路変更を可能にするハイブリッド回路の製造方法
を提供せんとするものである。
すなわち、本発明によるならば、独立した及び／又は集
積化された能動部品及び／又は受動部品からつくられる
ハイブリッド回路の製造方法にして、絶縁性ザブストレ
ートウェーハの１つの表１ｍ上に部品をボンディングす
ることから成る第１工程と、異なった部品の端子パラ）
・間を電気接続するように絶縁リード線を半田付けする
ことによって部品間の電気接続を達成することがら成る
第２工程とを含むことを特徴とするハイブリッド回路の
製造方法が提供される。
以下添付図面を参照して本発明を説明する。
異なった図面において同一の参照番号によって示された
素子は、同一の効果を達成する観点がら同一の機能を果
たすものである。
前記の如く、本発明による第１図がら第３図に示す如き
ハイブリッド回路の製造方法は、木質的に２つの工程か
ら成るものである。
第１の工程は、例えば、セラミック材料の絶縁サブスト
レートウェーハ４の１つの表面３」−に、異なった能動
素子１及び受動素子２、すなゎぢ独立したまたは集積化
した能動回路チップ、またはワンチップの形状で構成し
た小型化した抵抗またはキャパシタをボンディングする
ことから成る。
これらの部品は、組立体の全体の寸法を可能な限り小さ
くするために且つ形成すべき電気接続の幅を最小にする
ために、横に並べられて置かれる。
なお、ボンディングは接着で行われてもよい。
第２の工程におい、て、これらの異なった部品間の電気
接続が、リード線の交叉の場合における短絡を防ぐよう
に、絶縁祠料で被覆したリード線５によって達成される
。リード線５は、第１図から第３図に示す第１実施例に
おいては、部品１または２の各々に置かれた端子または
パッド６に半田付けされる。例を挙げると、前記絶縁リ
ード線５は、金、銅またはアルミニュームである。接続
すべき２つの異なった部品に付属する２つのパッド６間
をそれぞれ電気接続する場合、リード線５の両端が、従
来のマイクロ半田付けの方法によって対応するパッドに
半田付けされる。
頻繁に扱われる場合または振動を受ける場合、このよう
に半田付けされたリード線は、ザブストレートウェーハ
の支持表面に付着される樹脂によって堅く固着される。
この樹脂は、モールドされるか、またはスプレーコーテ
ィングプロセスでイー１着させることができる。他の方
法には、ハイブリット回路自体を樹脂浴に浸漬する方法
がある。
この方法によるハイブリッド回路の製造方法は、先行技
術のものより極めて早い。その理由は、（・羊々な部品
を単一の絶縁性ザブストレートウェーハ上に適切に配置
し、サブストレートの異なった層間に置かれた接続線の
広汎なレイアウトに対する初期設計の研究を行う必要な
しに相互接続リート線を接続することだけが必要である
からである。
また、リード線が部品間で直接接続されるので、半田付
の接合部の数も半分に減らされることも留意すべきであ
る。このように、複雑なハイブリッド回路を低コストで
実現することが極めて容易である。
第４図に示す如き方法の第２実施例において、絶縁ザブ
ストレートウェーハ４には、表面３の１つに均一間隔で
、直角方向の縦横に配置した複数の導電性パッド７が設
けられている。能動素子１及び受動素子２は、ウェーハ
の表面３に置かれ、全体の寸法を最小にし且つパッド７
間の電気接続の長さを減少させると共に、２つの隣接す
る部品の間に２列のパッド７を残すようになされている
。
この実施例において、２つの部品間の電気接続は、ウェ
ーハ４の表面３に配置され２つの部品の１つにそれぞれ
対応する２つのパッド間を絶縁したリード線５で半田上
１けすることによって形成される。
各部品と対応するパッドとの間の電気接続は、短いリー
ド線８によってなされる。このリード線は、部品及び導
電線の間の電気接続を達成するだめの先行技術で用いら
れてる従来のボンディング方法に従って半田付けされる
。
この第２の製造方法は、本発明の方法の第１実施例より
も次の点で利点を有している。すなわち、それは、これ
らのリード線が＋ｔＩＩ脂中に永久的に埋込まれていな
い場合には、電気接続を変更するように、リード線５．
８の半田イ；］けをはずことが可能である点である。
サブストレートウェーハの横断面を示す第５図並びにウ
ェーハの２つの表面の各々を斜視図で示ず第６図及び第
７１ン１には、本発明のハイブリット回路の製造方法の
第３実施例が示されている。
この絶縁性ザブストレートウェーハ４は、ｆｉｌ　Ｖｔ
の金属化孔１０を有している。これら金属化孔１（）は
、ずれた関係にあると否かに関係なく、均一の間隔に配
置され、ウェーハを垂直にＮ通し且つ直角方向の縦横に
配置されている。各パッド１０の両９１；＾：は、ウェ
ーハ４の２つの表面３及び９に配置した金属化接続パッ
ドで終っている。能動部品１及び受動部品２は、電気接
続の長さを最小にするためにウェーハ４の２つの表面の
１つにおかれているが、２つのｙｆ接する部品間に２列
のパッド７を残すように置かれている。
この第３の実施例において１，２つの部品間の電気接続
は、ウェーハ４の他の表面に置かれ２つの部品の１つに
各々対応する２つのパット７−の間を絶縁リード線５で
半田例けすることによって形成される。各部品と対応す
るパッドとの間の電気接続は、従来のボンディング方法
に従って表面３上で半田付けした短いリード線８によっ
て達成される。
この第３実施例は、ザブストレートウェーハ４の１つの
表面９側に、すべての絶縁リード線５を接続できる利点
を有し、このた必、能動部品１及び受動部品２を位置決
めし且つ半田付けする前に、絶縁性及び接続の良好な連
続性を試験することができる。さらに、これらの部品の
１つを変更しなければならないとき、この変更は、絶縁
リード線５を邪魔する必要なしになすことができる。
以上のようにして構成されたハイブリッド回路を、気密
状態に密封されたケーシング内に納めることにより、パ
ッケージングすることができる。
このように上述したハイブリッド回路の製造方法は、極
めて複雑な回路を今までより短期間内で且つ低コストで
構成することが一〇きる。その結果、ハイブリッド回路
のモデルの設計及び構成において本方法によって与えら
れる大きな魅力は、例えばコンピュータでのシミュレー
ションの前に、容易に且つ高速度で回路を実際に作るこ
とができることである。この方法に従って製造したハイ
ブリット回路は、計算機、コンピュータ、電話等の如き
民生用装置ばかりでなく、軍事用装置、′時にレーダー
装置において用いられることができる。なお、レーダー
装置にあっては、これらの回路は、軍事基準で規定され
た温度、すなわち−５５℃から。
＋１２５℃の範囲内の温度変化に耐えることができ且つ
最小の寸法に小型化されねばならないものである。
【図面の簡単な説明】
第１図は、本発明の好ましい第１実施例に従って構成し
たハイブリッド回路の横断面１ン１である。 第２図は、第１図に示す本発明のハイブリット回路の正
面図である。 第３図は、第１図に示す本発明のハイブリッド回路の斜
視図である。 第４図は、本発明に従って構成したハイブリッド回路の
第２実施例の正面図である。 第５図は、本発明の第３実施例に従っ−ご構成したハイ
ブリッド回路の横断面図である。 第６図及び第７図は、本発明の第３実施例のハイフリッ
ト回路の２つの表面の各々を示す斜視図である。 〔主な参照番号〕 １　能動部品、　２　受動部品、　３　表面４　絶縁性
ザブストレートウェーハ、 ５　リ−１・線、６　パット、 ７　パッド、８　リード線。 特許出ｅＡ　人）ムソンーセーエスエフ代理人弁理士新
居正彦 ＦＩＧ−６ 手続補正書く方式） ％式％ １、事件の表示　昭和５９年特許願第１１２８９７号２
、発明の名称　ハイブリッド回路の製造方法３、補正を
する者 事件との関係　特許出願人 名　称　トムソンーセーエスエフ ４、代理人 ６、補正の対象　図面

Claims (1)

  1. 【特許請求の範囲】 （１）独立した及び／又は集積化された能動部品及び／
    又は受動部品からつくられるハイブリッド回路の製造方
    法にして、 前記部品間に達成すべき電気接続の長さを最小にするよ
    うに絶縁性ザブストレー１−ウェーハの１つの表面上に
    前記部品をボンディングすることから成る第１工程と、 前記界なった部品の端子パッド間を電気接続するように
    絶縁リード線を半田付けすることによって前記部品間に
    電気接続を達成するこよから成る第２工程と、 を含むことを特徴とするハイフリット回路の製造方法。 （２）前記リード線が絶縁性材料で被覆されている金線
    であることを特徴とする特許請求の範囲第１項に記載の
    ハイブリッド回路の製造方法。 （３）前記接続パッドが前記部品自体の上に設けられて
    いることを特徴とする特許請求の範囲第１項に記載のハ
    イブリッド回路の製造方法。 （４）前記接続パッドは、前記部品がボンディングされ
    る前記絶縁性ザフストレートウエーハの一方の表面上の
    各部品の各側に設けられていることを特徴とする特許請
    求の１・π間第１項に記載のハイフリット回路の製造方
    法。 （５）前記接続バットは、前記絶縁性ザブストレー）−
    ウェーハの全表面にわたって、直角方向にる縦横に、均
    一隔間に配置位されていることを特徴とする’ＩＪｌ許
    請求の範囲第４項に記載のハイブリット回路の製造方法
    。 （６）前記部品を前記ウニ〜ハの１つの表面にボンディ
    ングする前記第１工程は、２つの隣接する部品間に縦２
    列又は横２列の接続パッドが残るようになされ、電気接
    続を前記部品間で達成する第２工程は、前記ウェーハ表
    面に配置され七つ２つの部品にそれぞれ対応する２つの
    パッド間を接続するように絶縁リード線を半田付けする
    第１操作と、部品と対応する接続パッドとの間を接続す
    るようにリード線を半田付けする第２操作とからなるこ
    とを特徴とする特許請求の範囲第５項に記載のハイブリ
    ット回路の製造方法。 （７）前記ザブストレートウェーハは、直角方向に縦横
    に均一の間隔で配置した複数の金属化孔を有し、各金属
    化孔が前記ウェーハの２つの表面上に配置した金属化接
    続パッドで終ることを特徴とする特許請求の範囲第２項
    に記載のハイブリット回路の製造方法。 （８）前記部品を前記ウェーハの１つの表面にボンデイ
    ンクする前記第１工程は、２つの隣接するＦ１８品間に
    、金属化接続バットで終る縦２列または横２列の金属化
    孔が残るようになされ、電気接続を前記部品間に達成す
    る前記第２工程は、前記ウェーハ表面に配置され且つ２
    つの部品にそれぞれ対応する２つのパッド間を接続する
    ように絶縁リード線を半田付けする第１操作と、部品と
    対応する金属化孔との間を接続するようにリード線を半
    田付けする第２操作とからなるこ吉を特徴とする特許請
    求の範囲第７項に記載のハイブリット回路の製造方法。 （９）前記第１工程が前記ザブストレートウェーハの１
    つの表面上に前記部品を接着することがら成ることを特
    徴とする特許請求の範囲第１項に記載の方法。 ００　２つの接続パッド間の絶縁リード線によって達成
    される各電気接続は、前記リード線の両端を、対応する
    パッドに、マイクロ半田付けの方法にょって半田付けす
    ることによってなされることを特徴とする特許請求の範
    囲第１項に記載のハイブリット回路の製造方法。 （１１）　絶縁性樹脂の中に前記リート線を堅く固着す
    ることから成る第３工程をさらに含むことを特徴とする
    特許請求の範囲第１項に記載のハイブリッド回路の製造
    方法。 （１２）　気密状態に密封されたケーシング内に前記ハ
    イブリッド回路を納めることから成る第３工程を含むこ
    とを特徴とする特許請求の範囲第１項に記載のハイブリ
    ッド回路の製造方法。
JP59112897A 1983-06-03 1984-06-01 ハイブリツド回路の製造方法 Pending JPS60105269A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8309287A FR2547112B1 (fr) 1983-06-03 1983-06-03 Procede de realisation d'un circuit hybride et circuit hybride logique ou analogique
FR8304287 1983-06-03

Publications (1)

Publication Number Publication Date
JPS60105269A true JPS60105269A (ja) 1985-06-10

Family

ID=9289477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59112897A Pending JPS60105269A (ja) 1983-06-03 1984-06-01 ハイブリツド回路の製造方法

Country Status (3)

Country Link
EP (1) EP0128799A1 (ja)
JP (1) JPS60105269A (ja)
FR (1) FR2547112B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2588696B1 (fr) * 1985-10-16 1988-10-07 Thomson Csf Circuit hybride et procede de fabrication d'un tel circuit
JP2516403B2 (ja) * 1988-06-01 1996-07-24 富士通株式会社 ウエハ・スケ―ル・メモリ
KR900702569A (ko) * 1988-06-01 1990-12-07 원본미기재 웨이퍼스케일 집적회로
EP0398628A3 (en) * 1989-05-15 1991-09-25 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2522837B2 (ja) * 1989-09-19 1996-08-07 富士通株式会社 ウエハ・スケ―ル半導体装置
WO1993023982A1 (en) * 1992-05-11 1993-11-25 Nchip, Inc. Stacked devices for multichip modules
WO1998026452A1 (en) * 1996-12-09 1998-06-18 Microbonds, Inc. High density integrated circuits and the method of packaging the same
US8125060B2 (en) 2006-12-08 2012-02-28 Infineon Technologies Ag Electronic component with layered frame
US20180098437A1 (en) * 2016-10-04 2018-04-05 The Charles Stark Draper Laboratory, Inc. Wiring system
JP6646077B2 (ja) * 2018-01-10 2020-02-14 ラピスセミコンダクタ株式会社 半導体装置及び計測機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE639640A (ja) * 1962-05-25 1900-01-01
US3469148A (en) * 1967-11-08 1969-09-23 Gen Motors Corp Protectively covered hybrid microcircuits
US4241360A (en) * 1978-08-10 1980-12-23 Galileo Electro-Optics Corp. Series capacitor voltage multiplier circuit with top connected rectifiers
FR2484171A1 (fr) * 1980-06-04 1981-12-11 Commissariat Energie Atomique Amplificateur lineaire hybride ultra-rapide

Also Published As

Publication number Publication date
FR2547112A1 (fr) 1984-12-07
FR2547112B1 (fr) 1986-11-21
EP0128799A1 (fr) 1984-12-19

Similar Documents

Publication Publication Date Title
CN104851862B (zh) 电子设备
JP2966300B2 (ja) 半導体装置及びその製造方法
US4616406A (en) Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US3151278A (en) Electronic circuit module with weldable terminals
EP0073149A2 (en) Semiconductor chip mounting module
US20020070446A1 (en) Semiconductor device and method for the production thereof
WO1998010625A1 (en) An integrated circuit package
JPS60105269A (ja) ハイブリツド回路の製造方法
JPH04273451A (ja) 半導体装置
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
US3386009A (en) Interconnection structure for integrated circuits and the like
JPS59194460A (ja) 半導体装置
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP2705408B2 (ja) 混成集積回路装置
JPS5950596A (ja) チツプ状電子部品およびその製造方法
JP2652222B2 (ja) 電子部品搭載用基板
JPS614267A (ja) 三次元実装回路モジユ−ル
JPH0722730A (ja) 複合電子部品
JP3692353B2 (ja) 半導体装置のアッセンブリ方法
JPH0661404A (ja) 半導体装置
JPS58134450A (ja) 半導体装置およびその製造方法
JPS62134939A (ja) 混成集積回路
JPS617658A (ja) ハイブリツドｉｃの接続変更方法
JPH02135764A (ja) 電子部品搭載用基板
JPH08186196A (ja) 半導体装置の実装構造