CN104851862B - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN104851862B
CN104851862B CN201510083331.0A CN201510083331A CN104851862B CN 104851862 B CN104851862 B CN 104851862B CN 201510083331 A CN201510083331 A CN 201510083331A CN 104851862 B CN104851862 B CN 104851862B
Authority
CN
China
Prior art keywords
power supply
wiring
pad
layer
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510083331.0A
Other languages
English (en)
Other versions
CN104851862A (zh
Inventor
远山仁博
诹访元大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104851862A publication Critical patent/CN104851862A/zh
Application granted granted Critical
Publication of CN104851862B publication Critical patent/CN104851862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种电子设备。提供一种可提高电子设备电特性的技术。电子设备ED1包括安装在安装基板MB1上表面Ma上的半导体器件SP1和三端子电容器50。半导体器件SP1具有电源垫2pd(p)和接地垫2pd(g)，电源垫2pd(p)和接地垫2pd(g)分别与电源用焊盘3p2(p)和接地用焊盘3p2(g)电连接，电源用焊盘3p2(p)及接地用焊盘3p2(g)被分配到半导体器件SP1最外围的焊盘列上。而且，电源用焊盘3p2(p)及接地用焊盘3p2(g)通过在安装基板MB1的上表面Ma上形成的布线Mw1与三端子电容器50电连接。

Description

电子设备
技术领域
本发明涉及一种电子设备，如涉及一种在布线基板(主板)上搭载了多个电子部件(半导体器件、电容器)的电子设备。
背景技术
构成电子电路的电子设备中，除了半导体器件外同时还搭载了多个电容器(电容器元件)。
专利文献1(日本特开2007－305642号公报)中公开了在多层电路基板(支持后述的安装基板)的主面上安装了微型计算机(支持上述的半导体器件)的电子设备。多层电路基板的背面上安装有用于减小不必要辐射噪声的三端子电容器、用于抑制电压的辅助电容器(二端子电容器或三端子电容器)。所述微型计算机经由多层布线基板的导通孔与三端子电容器及辅助电容器电连接。
专利文献2(日本特开2011－249412号公报)中，公开了将在多层布线基板(支持后述的安装基板)的IC(支持后述的半导体器件)安装面即主面上形成的第1布线层与第1三端子电容器耦合、将形成于主面相反侧的背面上的第2布线层与第2三端子电容器耦合的电子设备。将第1及第2三端子电容器的输入引脚与电源电路电连接，将输出引脚与IC的电源端子电连接，将接地端子经由过孔与配置在多层布线基板的第1布线层和第2布线层之间的接地层电连接，且还经由过孔与IC的接地端子电连接。专利文献2还公开了第1及第2三端子电容器共通接地，所以流经接地层的噪声将产生电磁补偿效应，且将因ESL(EquivalentSeries Inductance，等效串联电感)减小而导致出现噪声容易流向接地层的现象。
专利文献1日本特开2007－305642号公报
专利文献2日本特开2011－249412号公报
发明内容
作为将电子设备的电源线和接地线之间进行电连接的旁路电容器，为了减少电子设备的电压变动，应该将旁路电容器尽可能配置在构成电子设备的半导体器件附近，而且，降低从半导体器件的电源端子经由旁路电容器至半导体器件接地端子的路径上的阻抗非常重要。因此，专利文献1中，从平面上看，以与安装了多层电路基板中半导体器件(微型计算机)的区域重合的方式配置抑制噪声的三端子电容器和抑制电压的二端子电容器，半导体器件的电源端子和两个电容器都经由形成于多层电路基板上的过孔而被电连接。而且，通过使该过孔与多层电路基板中半导体器件(微型计算机)的安装区域重合的方式配置，以降低从半导体器件的电源端子经由旁路电容器至半导体器件的接地端子路径上的阻抗。
但是，根据本案发明人的研究结果，发现了如下情况，即：以与多层电路基板的半导体器件的安装区域重合的方式安装三端子电容器非常困难。其理由是：三端子电容器的平面尺寸比二端子电容器的平面尺寸大得多，而且，已经存在以与多层电路基板的半导体器件的安装区域重合的方式安装了抑制电压波动的多个二端子电容器了。另外，三端子电容器的平面尺寸如为1.6mm×0.8mm，二端子电容器的平面尺寸如为1.0mm×0.5mm。也就是说，三端子电容器的平面面积约为二端子电容器的平面面积的2.5倍，但因引脚数多等原因，三端子电容器的安装面积约为二端子电容器的3倍及以上。
另外，如果将三端子电容器安装到不与多层电路基板的半导体器件安装区域重合的区域上时，半导体器件和三端子电容器之间的过孔及布线的阻抗将变大，所以不可将三端子电容器用于抑制电压波动，也就是说，我们判明了这将导致出现电子设备电特性低下的这个问题。
因此，可以提高在多层电路基板(后述的安装基板)上安装了半导体器件、用于抑制噪声的三端子电容器及用于抑制电压波动的二端子电容器的电子设备的电特性。
本发明的所述内容及所述内容以外的目的和新特征将在本说明书的描述及附图说明中写明。
根据一实施方式，电子设备具有半导体芯片和半导体器件，所述半导体芯片包括电源垫和接地垫，所述半导体器件包括与电源垫电连接的电源用焊盘和与接地垫电连接的接地用焊盘。电子设备还包括在主面上具有第1及第2电源布线和接地布线的安装基板；形成于安装基板上的电源电路，具有第1电源端子、第2电源端子及接地端子的三端子电容器。安装基板的主面上搭载有半导体器件和三端子电容器，第1电源端子经由第1电源布线与电源电路电连接，第2电源端子经由第2电源布线与电源用焊盘电连接，接地端子经由接地布线与接地用焊盘电连接。半导体器件具有沿着其外围配置的多个焊盘列，电源用焊盘和接地用焊盘配置在最外围的焊盘列中，第2电源布线和接地布线由在安装基板主面上的第1层布线层构成。
根据所述一实施方式，可提高电子设备的电特性。
附图说明
图1所示的是一实施方式中电子设备的半导体器件安装面侧一部分的扩大平面图。
图2所示的是图1中安装基板的相反面一侧的扩大平面图。
图3所示的是沿着图1的A－A线截断的扩大截面图。
图4所示的是沿着图1的B－B线截断的扩大截面图。
图5A所示的是构成半导体器件的布线基板的第1层布线层的导体图案，图5B所示的是布线基板的第2层布线层的导体图案。
图6A所示的是布线基板的第3层布线层的导体图案，图6B所示的是布线基板的第4层布线层的导体图案。
图7所示的是安装基板的第1层布线层的导体图案。
图8所示的是安装基板的第2层布线层的导体图案。
图9所示的是安装基板的第3层布线层的导体图案。
图10所示的是安装基板的第4层布线层的导体图案。
图11所示的是本实施方式1中的电子设备的等效电路图。
图12所示的是图1中电子设备的制造工序流程的说明图。
图13所示的是图12中基板准备工序中所准备的布线基板整体结构的平面图。
图14所示的是对于图3中半导体器件变形例的截面图。
图15所示的是图1的变形例中电子设备的扩大平面图。
图16所示的是图15的变形例中电子设备的布线基板的第4层布线层的导体图案。
图17所示的是图15的变形例中电子设备的安装基板的第1层布线层的导体图案。
符号说明
2 半导体芯片
2a 表面(主面、上表面)
2b 背面(主面、下表面)
2pd 焊垫(电极、电极片)
2pd(g) 接地垫
2pd(p) 电源垫
2pd(s) 信号垫
3 布线基板
3a 上表面(面、芯片安装面)
3b 下表面(面、安装面)
3dp 电源层
3gp 接地层
3dh、3gh 开口
3nc1、3nc2、3nc3 绝缘层
3p1 焊点(端子、芯片安装面一侧的端子、电极、焊接引线)
3p1(g) 接地用焊点
3p1(p) 电源用焊点
3p1(s) 信号用焊点
3p2 焊盘(输出引脚、端子)
3p2(g) 接地用焊盘
3p2(p) 电源用焊盘
3p2(s) 信号用焊盘
3p2(c) 二端子电容器用焊盘
3v 过孔导体层
3w1 布线
4 封装体
30 布线基板
30c 切断线(切断区域)
30d 器件区域
30f 框部(外框)
50 三端子电容器
51，52 电源端子
53，54 接地端子
60 二端子电容器
61 电源端子
62 接地端子
BW 接合线
BE 球电极
CON 连接器
ED1、ED3 电子设备
MB1、MB3 安装基板(电路板、主板、布线基板、支撑基板)
Ma 上表面(面、半导体器件安装面)
MB 下表面(面、背面)
Mgp 接地层
Mdp 电源层
Mdh、Mgh 开口
Mnc1、Mnc2、Mnc3 绝缘材料(绝缘层)
Mp1 电极
Mp1(g) 接地电极
Mp1(p) 电源电极
Mp1(s) 信号用电极
Mv 过孔导体层
Mw1、Mw2 布线
Reg 电源电路
SB 焊球(外部端子、电极、外部电极)
SP1、SP2、SP3 半导体器件(半导体封装)
Vdd 电源电位
Vss 接地电位
Vin 电源输入引脚
Vout 电源输出引脚
Gnd 接地端子
具体实施方式
(关于本专利申请书中的叙述形式、基本用语和用法的说明)
在以下实施方式中，为了方便，在必要时将几个部分或将实施方式分割来说明，除了需要特别说明的以外，这些都不是彼此独立且无关系的，而且与叙述顺序无关，其都是与单一示例的各部分、其他部分的详细内容或者全部的变形例等相互关联的。另外，原则上对同样内容的部分不进行重复说明。在以下实施方式中，除了特别说明及原理上已经明确了是必要时除外，所述构成要素也并非是必须的要素。
同样地，在实施方式等的叙述上，对于材料及构成等方面，除了写明了仅限于所述材料外，“由A构成的X”等的表述还指主要构成要素除了A以外还有其他要素，如在关于成分的叙述时，意思是“具有以A为主成分的X”。例如“硅材料”等并非限定于单纯的硅元素，而是可为Si-Ge(锗化硅)合金或其他以硅为主要成分的多元合金、以及还含有其他添加物的硅材料等。另外，提到镀金、Cu层、镀镍等时也同样，除了特别说明时以外，还分别指以金、铜、镍等为主要成分的材料。
同样地，在实施方式中提及特定数值及数量等时，除了特别说明时及原理上已经明确了并非如此时，实质上还指可大于等于该特定数或小于等于该特定数。
另外，为了说明实施方式的所有图中，原则上对具有同一功能的构件采用同一或类似符号，并省略掉重复的说明。
另外，本专利申请书中使用了上表面、下表面等用语，但由于半导体封装的安装样态各种各样的，所以有时也指在将半导体封装进行安装后，例如可能会出现上表面配置在下表面的下方这样的情况。本专利申请书中，将半导体芯片的元件形成面侧的平面称为表面、将位于表面相反侧的面称为背面。另外，将布线基板的芯片安装面一侧的平面称为上表面或表面、将位于上表面相反侧的面称为下表面。
另外，本专利申请书中提到的四角形并非现仅限于正方形、长方形等由4个边和4个角构成的形状，还包括角部被去角斜切或略带圆状的形状，也就是说，也包括略呈四角形的形状。例如，本专利申请书的实施方式中的半导体芯片、布线基板等即为其中一例。
另外，附图中，有时为了避免图面过于复杂，或者与空隙的区别已经很明确了时，有时也会省略掉截面中的截面线。同理，如果从说明等已经可以明确了时，即使在平面上存在封闭的孔时，有时也会省略掉背景的轮廓线。而且，即使不是截面，但为了标示出其并非空隙，或者为了标示出区域的境界线，有时会给图面加上截面线或光点图。
＜电子设备＞
首先，对本实施方式中电子设备的结构概要进行说明。图1所示的是本实施方式中电子设备的半导体器件安装面侧一部分的扩大平面图，图2所示的是图1中安装基板的相反面一侧的扩大平面图，图1中，为了使半导体器件主面的结构更加明确，所示的是将封装体除去后的状态。图3所示的是沿着图1的A－A线截断的扩大截面图。图4所示的是沿着图1的B－B线截断的扩大截面图。图5A所示的是构成半导体器件的布线基板的第1层布线层的导体图案，图5B所示的是布线基板的第2层布线层的导体图案。图6A所示的是构成半导体器件的布线基板的第3层布线层的导体图案，图6B所示的是构成半导体器件的布线基板的第4层布线层的导体图案。图7所示的是构成电子设备的安装基板的第1层布线层的导体图案，图8所示的是构成电子设备的安装基板的第2层布线层的导体图案，图9所示的是构成电子设备的安装基板的第3层布线层的导体图案。图10所示的是构成电子设备的安装基板的第4层布线层的导体图案。另外，本实施方式的各个附图中，为了使电极及引脚更加简单易懂，以引脚数少且各引脚的平面尺寸大的示例来进行说明。另外，图1中为了使半导体器件SP1内的半导体芯片2的位置更加简单明了，所示的是除去封装体后的状态。为了使半导体芯片2和焊球SB(外部端子、电极、外部电极)的位置关系更加明确，所以用双点虚线标出了焊球SB的轮廓。但是，在与半导体芯片2重合的部分也存在图中未示出的焊球SB。图2中也用双点虚线标出构成半导体器件的布线基板3的轮廓。另外，焊球SB的轮廓也用双点虚线标出。图5A、图5B、图6A及图6B所示的是从布线基板的上表面所看到的图案。图2、图7、图8、图9及图10所示的也是从安装基板的上表面所看到的安装基板的图案。
如图1至图4所示，本实施方式中的电子设备ED1具有安装基板(电路板、主板、布线基板、支撑基板)MB1、以及搭载于安装基板MB1上的半导体器件(半导体封装)SP1。另外，电子设备ED1至少具有1个三端子电容器(电容器元件、芯片电容器)50及至少1个二端子电容器(电容器元件、芯片电容器)60安装在安装基板MB1上。而且，电子设备ED1还具有用于与外部耦合的连接器及电源电路Reg(电源稳压器)。二端子电容器60为长方体形状，长度方向的一个端面上具有电源端子61，另一端面的长度方向上具有接地端子62。二端子电容器60的平面尺寸如为1.0mm×0.5mm。三端子电容器50为长方体形状，长度方向的两个端面上具有电源端子51、52，长度方向的中央部上具有接地端子53、54。三端子电容器50的平面尺寸如为1.6mm×0.8mm。电源电路Reg具有电源输入引脚Vin、电源输出引脚Vout以及接地端子Gnd等3个引脚。与二端子电容器60相比，三端子电容器50大幅度降低了等效串联电感ESL(Equivalent Series Inductance)，所以不仅可用作EMI(Electro Magnetic Interface)滤波器，用作高频带宽的旁路电容器也非常有效。
半导体器件SP1包括形成有半导体集成电路的半导体芯片2、以及形成有与半导体集成电路电连接的多个外部端子即多个焊球SB的布线基板3。
半导体芯片2具有如图1、3、4所示的表面(主面、上表面)2a、以及位于表面2a相反侧的背面(主面、下表面)2b，而且从平面上看外形形状为四角形。半导体芯片2的平面尺寸(从平面上看的尺寸、表面2a及背面2b的尺寸、外形尺寸)一边的边长如为5mm～10mm左右。半导体芯片2为在如由硅(Si)构成的半导体基板的半导体元件形成面上形成有多个半导体元件。所述多个半导体元件经由在半导体元件上层积的布线层与在半导体芯片2的表面2a侧上形成的多个焊垫(电极、电极片)2pd电连接。半导体芯片2上形成有多个电路，所述多个电路由将上述半导体元件及所述半导体元件之间进行耦合的布线层构成。所述多个电路包括如运算处理电路或存储电路等构成半导体芯片2的主要功能的主电路(核心电路)、将半导体芯片2和外部之间的电信号进行输入输出的输入输出电路等。输入输出电路如由3.3v的电源电压驱动，主电路如由1.2v的电源电压驱动。本实施方式的电子设备中，驱动主电路的电源电压从半导体芯片2的外部供给。半导体芯片2的表面上设有为了驱动主电路的电源电压供给用的电源垫2pd(p)及接地电位供给用的接地垫2pd(g)。虽然图中未示出，但是半导体芯片2的表面上还分别独立设有用于驱动输入输出电路的电源垫和接地垫，及用于驱动主电路的电源垫2pd(p)及接地垫2pd(g)。但是，主电路用的接地垫2pd(g)和输入输出电路用的接地垫也可共有。而且，输入主电路的输入信号经由信号垫2pd(s)而被输入到半导体芯片2中。另外，从主电路输出的输出信号经由信号垫2pd(s)被输出到半导体芯片2外部。
另外，如图3所示，布线基板3具有搭载有半导体芯片2的上表面(面、芯片安装面)3a、以及位于上表面3a相反侧的下表面(面、安装面)3b，而且，从平面上看为外形为四角形形状。布线基板3的平面尺寸(从平面上看的尺寸、上表面3a及下表面3b的尺寸、外形尺寸)一边的边长如为10mm～20mm左右，但比与半导体芯片2相对应的一边的边长长，半导体芯片2安装在布线基板3的上表面3a的中央部。也就是说，四角形的布线基板3的对角线的交点与四角形的半导体芯片2的对角线的交点一致或基本一致。另外，布线基板3的厚度，即从图3所示的上表面3a到下表面3b为止的距离如为0.1～0.5mm左右。
从平面上看，布线基板3为调整引脚位置的转接板，且与安装在上表面3a侧的半导体芯片2和安装基板MB1电连接，布线基板3的上表面3a上形成有与半导体芯片2电连接的多个焊点(端子、芯片安装面侧的端子、电极、焊接引线)3p1。如图1所示，所述焊点3p1沿着半导体芯片2的4个边配置在半导体芯片2的外围。焊点3p1和焊垫2pd通过接合线BW被电连接。焊点3p1上具有电源用焊点3p1(p)、接地用焊点3p1(g)以及信号用焊点3p1(s)。也就是说，电源用焊点3p1(p)经由接合线BW与电源垫2pd(p)电连接，接地用焊点3p1(g)经由接合线BW与接地垫2pd(g)电连接，而且，信号用焊点3p1(s)经由接合线BW与信号垫2pd(s)电连接。
另外，如图3及图4所示，布线基板3例如由4层布线层及将各层之间进行绝缘的3层绝缘层构成。从布线基板3的上表面3a起依次堆积第1、第2、第3、第4层布线层，且各层之间堆积有绝缘层3nc1、3nc2、3nc3等，由此而形成了布线基板3。绝缘层3nc1、3nc2及3nc3为将玻璃布浸在环氧树脂后形成的绝缘材料，其膜厚如分别为100μm左右。布线基板3上还形成有多个贯穿绝缘层3nc1、3nc2及3nc3的过孔(通孔)，在4层布线层之间，由形成于过孔内的过孔导体层3v而被电连接。各布线层的膜厚为18μm左右，过孔的直径为0.15mm，而相临过孔的最小间距为0.35mm。
如图5A所示，第1层布线层由铜膜形成，且构成多个焊点3p1及多个布线3w1。如图1及图5A所示，布线3w1和焊点3p1一体形成，布线3w1从焊点3p1向布线基板3的边(布线基板的外围)延伸。图1及图5A中仅画出了2种布线，但布线3w1也从其他的焊点3p1向布线基板3的边(布线基板的外围)延伸。布线3w1的布线宽度比焊点的宽度小。尤其是与接合线电连接的部分中焊点3p1的宽度比布线3w1的宽度大。另外，虽然图中未示出，布线基板3的表面3a被绝缘膜即阻焊膜覆盖。具体地说就是，布线3w1被阻焊膜覆盖，焊点3p1从阻焊膜上的开口露出。也就是说，接合线BW在阻焊膜中的开口内与焊点3p1电连接。
如图5B所示，第2层布线层由铜膜形成，且构成接地层3gp。从平面上看，接地层3gp为横跨布线基板3的整个区域的整体模型，但是有些部分上具有铜膜被除去后的多个开口3gh。也就是说，形成于开口3gh内的过孔导体层3v不与接地层3gp电连接。反过来说就是，没被开口3gh围住的过孔导体层3v与接地层3gp电连接。从图1、图3、图5A及图5B所示可知，接地用焊点3p1(g)经由过孔导体层3v与接地层3gp电连接。
另外，如图6A所示，第3层布线层由铜膜形成，且构成电源层3dp。从平面上看，电源层3dp在布线基板3的中央部分以规定的宽度在X方向上延伸，如果将布线基板3当作海，那么电源层3dp则为岛形图案。电源层3dp也有的部分因铜膜被除去而形成的多个圆形的开口3dh。也就是说，形成于开口3dh内的过孔导体层3v不与电源层3dp电连接。反过来说就是，不被开口3dh围住的过孔导体层3v与电源层3dp电连接。从图1、4、5A及6A可知，电源用焊点3p1(p)经由过孔导体层3v与电源层3dp电连接，但与接地层3gp则被电气性分隔。Y方向上的电源层3dp的宽度比与信号用焊点3p1(s)电连接的布线3w1的宽度大，也比开口3dh的直径大。而且，也比X方向或Y方向上焊点3p1的宽度大，也比后述的焊盘3p2的直径大。另外，还比由后述的安装基板MB1的第1层布线层构成的布线Mw1(尤其是将半导体器件SP1和三端子电容器50之间进行耦合的布线Mw1)的宽度大。
另外，如图6B所示，第4层布线层由铜膜形成，且构成多个焊盘(输出引脚、端子)3p2。多个焊盘3p2的位置与图1所示的焊球SB的配置位置对应，多个焊盘3p2与焊球SB电连接。从平面上看，多个焊盘3p2为都具有相等直径的圆形，焊盘列以沿着布线基板3的外围(4个边)呈环状的方式配置。环状的焊盘列形成为大和小2列(双环)。与焊球SB的配置位置对应的焊盘3p2在半导体芯片2的外围以框架状配置，且构成2列环形。多个焊盘3p2也可沿着布线基板3的外围(4个边)配置为3列或3列以上。也就是说，半导体芯片2和布线基板3的4个边之间也可配置3列或3列以上的环形焊盘列。另外，也可按行列状配置(被称为“全排列”)横跨配置在布线基板3的整个区域上。不管何种情况，X方向及Y方向中相临的焊盘3p2的间距(相临的焊盘3p2的中心间的距离)都相等。
如果以布线基板3的任意一个边(如称为第1边)为对象进行说明的话，布线基板3的第1边和半导体芯片2之间具有2列或2列以上(多列)由沿着第1边配置的多个焊盘3p2构成的直线状的焊盘列，而2列或2列以上的焊盘列配置在与第1边起不同的距离上。也就是说，为2列时，由距离布线基板3的第1边近的列和远的列构成，从而存在2列与布线基板3的第1边平行的焊盘列。
此时，多个焊盘3p2中具有信号用焊盘3p2(s)、电源用焊盘3p2(p)及接地用焊盘3p2(g)。而且，以框架状配置为2列的多个焊盘3p2的中央部上配置有与二端子电容器60耦合用的2个二端子电容器用焊盘3p2(c)。此时，仅示出了2个二端子电容器用焊盘3p2(c)，但实际上还配置有多组的2个二端子电容器用焊盘3p2(c)。
布线基板3的整个下表面3b也被绝缘膜即阻焊膜所覆盖。但是，多个焊盘3p2从设在阻焊膜中的多个开口中露出。也就是说，焊球SB在所述开口内与多个焊盘3p2电连接。
电源用焊盘3p2(p)及接地用焊盘3p2(g)在沿着布线基板3的边配置的多个直线状的焊盘列内，并分配给距离布线基板3的边最近的焊盘列上。电源用焊盘3p2(p)及接地用焊盘3p2(g)沿着布线基板3的边彼此临接配置。另外，如果在半导体芯片2的外围以配置为2列或2列以上的环状焊盘列的方式配置焊盘3p2时，电源用焊盘3p2(p)及接地用焊盘3p2(g)将被分配给最外围的环状焊盘列。如果以大小2环的环状焊盘列的方式配置焊盘3p2时，电源用焊盘3p2(p)及接地用焊盘3p2(g)则被分配到大的环状焊盘列中。
通过图1、3、4、5及6来进行说明的话，信号用焊点3p1(s)经由布线3w1及过孔导体层3v与信号用焊盘3p2(s)电连接。另外，电源用焊点3p1(p)经由过孔导体层3v与电源层3dp电连接，而且，还经由过孔导体层3v与电源用焊盘3p2(p)电连接。从平面上看，与将电源用焊点3p1(p)和电源层3dp进行耦合的过孔导体层3v相比，将电源层3dp和电源垫3p2(p)耦合的过孔导体层3v位于远离半导体芯片2的位置上。换言之就是，以布线基板3的中心(对角线的中点)为基准，将电源层3dp和电源垫3p2(p)耦合的过孔导体层3v位于比将电源用焊点3p1(p)和电源层3dp进行耦合的过孔导体层3v更远的位置上(从布线基板3的中心起的距离更大)。而且，电源用焊点3p1(p)经由过孔导体层3v与电源层3dp电连接，而且还经由不同位置的过孔导体层3v与二端子电容器用焊盘3p2(c)电连接。
另外，接地用焊点3p1(g)经由过孔导体层3v与接地层3gp电连接，还经由过孔导体层3v与接地用焊盘3p2(g)电连接。而且，接地用焊点3p1(g)经由过孔导体层3v与接地层3gp电连接，还经由过孔导体层3v与二端子电容器用焊盘3p2(c)电连接。从平面上看，将接地层3gp和接地焊盘3p2(g)进行耦合的过孔导体层3v位于比将接地用焊点3p1(g)和接地层3gp进行耦合的过孔导体层3v更远离半导体芯片2的位置上。换言之就是，以布线基板3的中心(对角线的中点)为基准，将接地层3gp和接地焊盘3p2(g)进行耦合的过孔导体层3v位于比将接地用焊点3p1(g)和接地层3gp进行耦合的过孔导体层3v更远的位置上(从布线基板3的中心起的距离更大)。
另外，如图3所示，布线基板3的上表面3a上安装的半导体芯片2及接合线BW被由环氧树脂构成的封装体4覆盖。从平面上看，封装体4具有与布线基板3相同的形状。也就是说，布线基板3的整个上表面3a被封装体4覆盖，但是布线基板3的侧面没被封装体4覆盖。
另外，如图3及图4所示，安装有半导体器件SP1的安装基板MB1具有半导体器件SP1的安装面即上表面Ma、以及位于上表面(面、半导体器件安装面)Ma相反侧的下表面(面、背面)MB。安装基板MB1为安装有半导体器件SP1、三端子电容器50、二端子电容器60以及电源电路Reg的模块基板，所以要求具有可支撑多个电子部件的強度。因此，安装基板MB1的厚度比半导体器件SP1的布线基板3的厚度大(厚)。例如，本实施方式中，安装基板MB1的厚度为1.0～2.0mm左右。安装基板MB1的厚度为上表面Ma及下表面MB中的一方至另一方的距离。安装基板MB1例如由4层布线层及将其进行绝缘的3层绝缘材(绝缘层)构成。安装基板MB1从上表面Ma起具有第1、第2、第3及第4层布线层，以及介于各层之间的绝缘材料Mnc1、Mnc2及Mnc3的层积结构构成。绝缘材料Mnc1、Mnc2及Mnc3为将玻璃布浸在环氧树脂后形成的绝缘材料，其膜厚如分别为200～1000μm左右。与绝缘材料Mnc1及Mnc3的厚度(200～400μm)相比，绝缘材料Mnc2的厚度(600～1000μm)更厚。安装基板MB1中还形成有多个从上表面Ma至下表面MB贯穿了绝缘材料Mnc1、Mnc2及Mnc3的过孔(通孔)，4层布线层之间通过过孔内形成的过孔导体层Mv被电连接。各布线层的膜厚为35μm左右，过孔直径为0.3mm而相临过孔的最小间距为0.8mm。因此，过孔导体层Mv的最小临接距离为0.5mm。
如图7所示，第1层布线层由铜膜形成，且形成有多个电极Mp1及多个布线Mw1。虽然图中未示出，安装基板MB1的整个上表面Ma上还以覆盖第1层布线层的方式形成有由绝缘膜构成的阻焊膜。阻焊膜具有多个开口，多个电极Mp1从多个开口中露出，但多个布线Mw1被阻焊膜所覆盖。多个电极Mp1为在半导体器件SP1、三端子电容器50及电源电路Reg之间进行电连接以及物理连接的部分，布线Mw1将多个电极Mp1之间进行电连接。由于电极Mp1为布线Mw1的一部分，所以也可将之称为具有电极Mp1的布线Mw1。
此时，如图7所示，对在与安装基板MB1的上表面Ma的半导体器件SP1重合的区域内(图7中虚线所示的区域)形成的多个电极Mp1进行说明。所述区域的多个电极Mp1为将半导体器件SP1的外部端子即焊球SB进行耦合的、安装基板MB1侧的接口用端子。因此，所述区域内的多个电极Mp1的排列方式与图2所示的焊球SB的排列方式对应，而且，也与图6B所示的多个焊盘3p2的排列方式对应。即，本实施方式中，如图7所示，从平面上看，多个电极Mp1沿着半导体器件SP1的安装区域的外围配置为2列，而且，半导体器件SP1的安装区域的中央部也配置有与二端子电容器60耦合用的2个二端子电容器用的电极Mp1。多个电极Mp1中包括信号用电极Mp1(s)、电源电极Mp1(p)及接地电极Mp1(g)。虽然图中未示出，电极Mp1也与信号用电极Mp1(s)一样与布线Mw1电连接，所述布线Mw1在与半导体器件SP1的边垂直相交的方向上延伸，且超出半导体器件SP1的延伸长度。
如图7所示，信号用电极Mp1(s)上与第1层布线层中形成的布线Mw1电连接，且所述布线在与半导体器件SP1的边垂直相交的方向上延伸。
如图1、图4及图7所示，电源电极Mp1(p)和与三端子电容器50的电源端子52电连接的电极Mp1通过布线Mw1直接电连接。电源电极Mp1(p)、布线Mw1、以及与电源端子52电连接的电极Mp1在第1层布线层上一体形成。所述布线Mw1在X方向上从电源电极Mp1(p)以直线延伸，将电源电极Mp1(p)和三端子电容器50的电源端子52电连接的电极Mp1之间以最短距离进行电连接。换言之就是，与电源电极Mp1(p)电连接的布线Mw1在与电源电极Mp1(p)近接的半导体器件SP1的边垂直相交的方向上，从电源电极Mp1(p)以直线延伸。所述布线Mw1的布线宽度为0.5mm，比与信号用电极Mp1(s)电连接的布线Mw1的布线宽度大。与信号用电极Mp1(s)电连接的布线Mw1的布线宽度为0.15mm。如上所述，通过将电源电极Mp1(p)和三端子电容器50的电源端子52进行电连接的电极Mp1之间以宽度大的短布线Mw1进行电连接，便可减小至与半导体器件SP1的电源用焊盘3p2(p)电连接的三端子电容器50的电源端子52为止的电阻和阻抗。
如图1、图3及图7所示，接地电极Mp1(g)和与三端子电容器50的接地端子54电连接的电极Mp1之间是通过布线Mw1直接连接的。接地电极Mp1(g)、布线Mw1、以及与接地端子54电连接的电极Mp1在第1层布线层中一体形成。所述布线Mw1从接地电极Mp1(g)至X方向上以直线延伸，而且接地电极Mp1(g)和与三端子电容器50的接地端子54连接的电极Mp1之间通过最短距离进行连接。换言之就是，与接地电极Mp1(g)电连接的布线Mw1在与接地电极Mp1(g)近接的半导体器件SP1的边垂直相交的方向上从接地电极Mp1(g)以直线延伸。所述布线Mw1的布线宽度为0.5mm，比与信号用电极Mp1(s)电连接的布线Mw1的布线宽度大。如上所述，在接地电极Mp1(g)和与三端子电容器50的接地端子54连接的电极Mp1之间，通过宽度较大的短布线Nw1来连接，便可减小至与半导体器件SP1的接地用焊盘3p2(g)电连接的三端子电容器50的接地端子54为止的电阻和阻抗。第1层布线层中，此外还由与三端子电容器50的接地端子53电连接的电极Mp1、与三端子电容器50的电源端子51电连接的电极Mp1、与电源电路Reg的电源输出引脚Vout、电源输入引脚Vin及接地端子Gnd电连接的电极Mp1、以及与电极Mp1之间耦合的布线Mw1构成。
如图8所示，第2层布线层由铜膜形成，且构成接地层Mgp。从平面上看，接地层Mgp为横跨安装基板MB1的整个区域的整体模型，但也具有多个部分铜膜被除去后的开口Mgh。也就是说，形成于开口Mgh内的过孔导体层Mv不与接地层Mgp电连接。反过来说就是，没被开口Mgh围住的过孔导体层Mv与接地层Mgp电连接。从图1、图3及图8可知，三端子电容器50和与连接器CON电连接的布线Mw1经由过孔导体层Mv而与接地层Mgp电连接。
如图9所示，第3层布线层由铜膜形成，且构成电源层Mdp。从平面上看，电源层Mdp在安装基板MB1的中央部分以规定的宽度在X方向上延伸，如果将安装基板MB1当作海，那么电源层Mdp则为岛形图案。从平面上看，电源层Mdp配置在与图6A的电源层3dp重合的位置上，并延伸到三端子电容器50的安装区域的下部。电源层Mdp也具有部分铜膜被除去后的多个开口Mdh。也就是说，形成于开口Mdh内的过孔导体层Mv不与电源层Mdp电连接。反过来说就是，不被开口Mdh围住的过孔导体层Mv与电源层Mdp电连接。从图1、图4、图7及图9可知，将半导体器件SP1和三端子电容器50耦合的布线Mw1经由过孔导体层Mv与电源层Mdp电连接。Y方向上的电源层Mdp的宽度比与信号用电极Mp1(s)电连接的布线Mw1宽度大。而且，电源层Mdp的宽度比与电源电极Mp1(p)电连接的布线Mw1的宽度大，也比开口Mdh的直径大，还比电极Mp1的直径大。
如图10所示，第4层布线层由铜膜形成，且构成多个布线Mw2及多个电极Mp2。虽然图中未示出，在安装基板MB1的整个下表面MB上以覆盖第4层布线层的方式配置由绝缘膜构成的阻焊膜。阻焊膜具有多个开口，多个电极Mp2从多个开口露出，多个布线Mw2被阻焊膜覆盖。多个电极Mp2为与二端子电容器60电连接及物理连接的部分。与二端子电容器60的电源端子61电连接的电极Mp2经由布线Mw2及过孔导体层Mv与电源层Mdp及二端子电容器用的电极Mp1电连接。与二端子电容器60的接地端子62电连接的电极Mp2经由布线Mw2及过孔导体层Mv与接地层Mgp及二端子电容器用的电极Mp1电连接。
接下来如图1、图3及图4所示，半导体芯片2的信号垫2pd(s)经由接合线BW与布线基板3的信号用焊点3p1(s)电连接。接着，再从信号用焊点3p1(s)经由布线3w1及过孔导体层3v与信号用焊盘3p2(s)电连接，而且还经由焊球SB与安装基板MB1的信号用电极Mp1(s)电连接，经由布线Mw1被引到半导体器件SP1的外部。
半导体芯片2的电源垫2pd(p)经由接合线BW与布线基板3的电源用焊点3p1(p)电连接。接着如图1、图2、图3及图4所示，再经由过孔导体层3v从电源用焊点3p1(p)与电源层3dp电连接，再经由过孔导体层3v与电源用焊盘3p2(p)电连接，经由焊球SB与安装基板MB1的电源电极Mp1(p)电连接。电源电极Mp1(p)经由形成于安装基板MB1的第1层布线层(表层布线层、第1布线层)中形成的布线Mw1与三端子电容器50电连接，再经由布线Mw1与电源电路Reg电连接。换言之就是，从平面上看，在经由安装在不与半导体器件SP1重合的区域(半导体器件SP1外侧的区域)上的三端子电容器50之后，通过后文说明的路径向半导体芯片2的电源垫2pd(p)供给电源电路Reg的电源电位Vdd。该电源电位供给路径的顺序是：与三端子电容器50的电源端子52电连接的电极Mp1、宽度大的布线Mw1、电源电极Mp1(p)、焊球SB、电源用焊盘3p2(p)、过孔导体层3v、电源层3dp、过孔导体层3v、电源用焊点3p1(p)、接合线BW及电源垫2pd(p)。
如上所述，本实施方式中，安装基板MB1所具有的多个布线层中，最上层的布线层具有电源电极Mp1(p)、布线Mw1及电极Mp1，电源电极Mp1(p)和与三端子电容器50的电源端子52电连接的电极Mp1仅通过安装基板MB1的最上层的布线Mw1被电连接。换言之就是，使三端子电容器50的电源端子52和安装基板MB1的电源电极Mp1(p)相互耦合的布线Mw1穿过第1层布线层(第1布线层)，但不穿过所述第1层布线层以外的布线层(如电源层Mdp)或过孔导体层Mv。因此，可以缩短电源用焊盘3p2(p)和在安装基板MB1的上表面Ma上且与在半导体器件SP1的外侧安装的三端子电容器50的电源端子52电连接的布线Mw1的长度，结果可减小电源电位供给路径上的阻抗。此时，三端子电容器50的电源端子52和安装基板MB1的电源电极Mp1(p)之间通过安装基板MB1的最上层布线Mw1进行电连接非常重要。三端子电容器50的电源端子52和安装基板MB1的电源电极Mp1(p)之间并不排除通过过孔导体层Mv、电源层Mdp及过孔导体层Mv的路径进行电连接。
另外，本实施方式中，将半导体器件SP1的电源用焊盘3p2(p)(或者与电源用焊盘3p2(p)电连接的焊球SB)分配到靠近布线基板3的边的焊盘列上。因此，在电源用焊盘3p2(p)和安装基板MB1的上表面Ma上的、安装在半导体器件SP1外侧的三端子电容器50之间，可通过更短且宽度较大的布线进行连接，因此更能减小电源电位供给路径上的阻抗。接下来，在与位于布线基板3最外围的电源用焊盘3p2(p)电连接的过孔导体层3v和与配置在布线基板3中央部的电源用焊点3p1(p)电连接的过孔导体层3v之间，经由膜厚比安装基板MB1的绝缘材料Mnc2的膜厚更薄的绝缘层3nc2而与接地层3gp同时设定的电源层3dp电连接。通过上述的配置，因电源层3dp和接地层3gp之间的互感效应，更能减小电源电位供给路径上的阻抗。
另一方面，半导体芯片2的接地垫2pd(g)经由接合线BW与布线基板3的接地用焊点3p1(g)电连接。接着如图1、图3及图4所示，从接地用焊点3p1(g)经由过孔导体层3v而与接地层3gp电连接，再经由过孔导体层3v与接地用焊盘3p2(g)电连接，经由焊球SB与安装基板MB1的接地电极Mp1(g)电连接。接地电极Mp1(g)经由在安装基板MB1的第1层布线层(表层布线层)中形成的布线Mw1与三端子电容器50电连接，再经由布线Mw1与电源电路Reg及连接器CON电连接。换言之就是，从平面上看，从电子设备ED1的外部经由连接器CON被供给的接地电位Vss在经由三端子电容器50(安装在不与半导体器件SP1重合的区域，即半导体器件SP1外侧的区域)后，再通过后文所述的路径供给至半导体芯片2的接地垫2pd(g)。从电子设备ED1的外部经由连接器CON被供给的接地电位Vss也被供给至电源电路Reg的接地端子Gnd。接地电位供给路径的顺序是：连接器CON或电源电路Reg的接地端子Gnd、布线Mw1、以及与三端子电容器50的接地端子53、54电连接的电极Mp1。之后依次是电极Mp1、宽度大的布线Mw1、接地电极Mp1(g)、焊球SB、接地用焊盘3p2(g)、过孔导体层3v、接地层3gp、过孔导体层3v、接地用焊点3p1(g)、接合线BW及接地垫2pd(g)。
如上所述，本实施方式中，和与三端子电容器50的电源端子52电连接的布线Mw1一样，与三端子电容器50的接地端子53、54电连接的布线Mw1也一样，穿过具有安装基板MB1的多个布线层中的最上层布线层(第1层布线层)，但不穿过所述第1层布线层以外的布线层(如接地层Mgp)或过孔导体层Mv。因此，缩短将接地用焊盘3p2(g)和安装基板MB1的上表面Ma的、安装在半导体器件SP1外侧的三端子电容器50的接地端子53、54进行电连接的布线Mw1的长度，结果，可减小接地电位供给路径上的阻抗。此时，将三端子电容器50的接地端子53、54和安装基板MB1的接地电极Mp1(g)之间用安装基板MB1的最上层布线Mw1进行电连接非常重要。但是三端子电容器50的接地端子53、54和安装基板MB1的接地电极Mp1(g)之间也不排除通过过孔导体层Mv、接地层Mgp及过孔导体层Mv的路径进行电连接的情况。
另外，本实施方式中，半导体器件SP1的接地用焊盘3p2(g)(或者与接地用焊盘3p2(g)电连接的焊球SB)被分配到靠近布线基板3的边的焊盘列上。因此，在接地用焊盘3p2(g)和安装基板MB1的上表面Ma上且安装在半导体器件SP1外侧的三端子电容器50之间，可通过更短且宽度较大的布线进行连接，因此更能减小接地电位供给路径上的阻抗。接下来，在与位于布线基板3最外围的接地用焊盘3p2(g)电连接的过孔导体层3v和与配置在布线基板中央部的接地用焊点3p1(g)电连接的过孔导体层3v之间通过接地层3gp进行电连接。而且，经由膜厚比安装基板MB1的绝缘材料Mnc2更薄的绝缘层3nc2同时设定接地层3gp和电源层3dp。通过上述的配置结构，因接地层3gp和电源层3dp之间的互感效应，更能减小接地电位供给路径上的阻抗。
例如，将电源电极Mp1(p)和三端子电容器50之间进行耦合的布线Mw1的宽度为500μm，而安装基板MB1的过孔直径为0.3mm(300μm)。由于布线Mw1的宽度比安装基板MB1的过孔直径大，所以比起使用过孔导体层Mv，用布线Mw1更能降低阻抗。另外，由于半导体器件SP1和三端子电容器50之间的安装间隔为最短的1mm左右，所以将电源电极Mp1(p)和三端子电容器50之间进行耦合的布线Mw1的长度约为1.2mm左右。另一方面，将三端子电容器50搭载在厚度如为2.0mm的安装基板MB1的上表面Ma上，经由2个过孔导体层Mv和电源层Mdp进行电连接时，过孔导体层Mv的长度约为2.5～3mm左右，从与半导体器件SP1和三端子电容器50耦合的布线长度的观点来考虑，使用布线Mw1更能减小阻抗。另外，将三端子电容器50安装到安装基板MB1的下表面MB侧时，将半导体器件SP1和三端子电容器50进行耦合的过孔导体层Mv的长度为2.0mm，与这种情况进行比较，从将半导体器件SP1和三端子电容器50进行耦合的布线长度的观点来考虑，使用布线Mw1更能减小阻抗。
另外，如图1至图4所示，将半导体芯片2的电源垫2pd(p)和接地垫2pd(g)之间与二端子电容器60电连接以作为旁路电容器，而二端子电容器60的耦合路径如下：首先为电源垫2pd(p)、接合线BW、电源用焊点3p1(p)、过孔导体层3v、电源层3dp、过孔导体层3v、二端子电容器用焊盘3p2(c)、焊球SB、二端子电容器用电极Mp1、过孔导体层Mv、布线Mw2、电极Mp2、二端子电容器60的顺序。其次为电极Mp2、布线Mw2、过孔导体层Mv、二端子电容器用电极Mp1、焊球SB、二端子电容器用焊盘3p2(c)、过孔导体层3v、接地层3gp、过孔导体层3v、接地用焊点3p1(g)、接合线BW及接地垫2pd(g)的顺序。本实施方式中，以仅安装了1个二端子电容器60为例进行了说明，但一般情况下是多个二端子电容器60与电源垫2pd(p)和接地垫2pd(g)之间并联电连接。从平面上看，二端子电容器60的一部分或全部都配置在与半导体器件SP1重合的区域内。作为半导体器件SP1的引脚功能大多用于信号用，而作为电源用或接地用则较少。因此，引脚数较多的布线基板3最外围的焊盘3p2被设为信号用，而布线基板3内侧的焊盘3p2则被设为电源用和接地用。而且，为了使其具有旁路电容器的作用，在半导体芯片2和二端子电容器60之间必须以低阻抗连接，所以将二端子电容器60配置在与半导体器件SP1重合的区域上。
如图1所示，从平面上看，长方形的三端子电容器50的长边沿着与电源用焊盘3p2(p)及接地用焊盘3p2(g)临接的边配置，但并不仅限于这种配置方式，也可使短边沿着与电源用焊盘3p2(p)及接地用焊盘3p2(g)临接的边进行配置。但是，如果考虑三端子电容器50的电源端子51、52和接地端子53、54的位置，最好进行如下配置。即，使长方形的三端子电容器50的长边沿着与电源用焊盘3p2(p)及接地用焊盘3p2(g)临接的边配置，更能缩短将电源用焊盘3p2(p)及接地用焊盘3p2(g)和三端子电容器50之间进行耦合的布线Mw1的长度。
＜电容器和半导体器件的连接路径＞
下面通过图11来对本实施方式中电子设备ED1的等效电路进行说明。假设电源垫2pd(p)和接地垫2pd(g)之间的半导体芯片2内的阻抗为Z0，电源垫2pd(p)和三端子电容器50之间的阻抗为Z1、三端子电容器50的电源电路Reg之间的阻抗为Z5、接地垫2pd(g)和三端子电容器50之间的阻抗为Z2、三端子电容器50和电源电路Reg之间的阻抗为Z6。另外，将电源垫2pd(p)和二端子电容器60之间的阻抗设为Z3、二端子电容器60和三端子电容器50之间的阻抗设为Z7、接地垫2pd(g)和二端子电容器60之间的阻抗设为Z4、二端子电容器60和三端子电容器50之间的阻抗设为Z8。一般情况下，比起三端子电容器50，二端子电容器60具有更大的等效串联电感ESL，但图11的等效电路图中并未示出。
如图1至图10所示，电源垫2pd(p)和三端子电容器50之间的阻抗Z1由如下的路径构成。即：接合线BW、电源用焊点3p1(p)、过孔导体层3v、电源层3dp、过孔导体层3v、电源用焊盘3p2(p)、焊球SB、电源电极Mp1(p)、布线Mw1及电极Mp1的路径。接地垫2pd(g)和三端子电容器50之间的阻抗Z2由接合线BW、接地用焊点3p1(g)、过孔导体层3v、接地层3gp、过孔导体层3v、接地用焊盘3p2(g)、焊球SB、接地电极Mp1(g)、布线Mw1及电极Mp1的路径构成。电源垫2pd(p)和二端子电容器60之间的阻抗Z3由如下的路径构成，即，接合线BW、电源用焊点3p1(p)、过孔导体层3v、电源层3dp、过孔导体层3v、二端子电容器用焊盘3p2(c)、焊球SB、二端子电容器用电极Mp1、过孔导体层Mv、布线Mw2及电极Mp2的路径。接地垫2pd(g)和二端子电容器60之间的阻抗Z4由如下的路径构成，即，接合线BW、接地用焊点3p1(g)、过孔导体层3v、接地层3gp、过孔导体层3v、二端子电容器用焊盘3p2(c)、焊球SB、二端子电容器用的电极Mp1、过孔导体层Mv、布线Mw2及电极Mp2的路径。
如上所述，将二端子电容器60安装到安装基板MB1的下表面MB上，通过配置在与半导体器件SP1重合的区域上，便可减小阻抗Z3及Z4，所以通过二端子电容器60便可抑制半导体芯片2的电源电压的变动，从而提高电子设备ED1的电特性。
另外，通过使三端子电容器50介在于半导体芯片2和电源电路Reg之间，便可使等效串联电感ESL小的三端子电容器50具备抑制减小不必要辐射噪声的电容器的作用，所以可防止噪声漏泄到半导体芯片2的外部。
而且，在半导体器件SP1中，将电源用焊盘3p2(p)(电源端子)及接地用焊盘3p2(g)(接地端子)配置在最外围的焊盘列上，在三端子电容器50之间通过由安装基板MB1的第1层布线层构成的布线Mw1进行电连接。由此便可减小阻抗Z1及Z2，所以可使三端子电容器50具有半导体芯片2的抑制电源电压波动的电容器的功能，从而提高电子设备ED1的电特性。
另外，在半导体器件SP1中，将电源用焊盘3p2(p)(电源端子)配置在最外围的焊盘列上，而在半导体芯片2的电源垫2pd(p)和电源用焊盘3p2(p)之间经由接地层3gp电连接，所述接地层3gp经由薄的绝缘层与电源层3dp同时设置。而且，将接地用焊盘3p2(g)(接地端子)配置在最外围的焊盘列上，在半导体芯片2的接地垫2pd(g)和接地用焊盘3p2(g)之间经由接地层3gp电连接，所述接地层3gp经由薄的绝缘层与电源层3dp同时设置。通过上述配置，由于电源层3dp和接地层3gp之间的互感效应，便可减小阻抗Z1及Z2，所以可使三端子电容器50具有半导体芯片2的抑制电源电压的电容器的功能，从而提高电子设备ED1的电特性。
＜电子设备的制造方法＞
下面对通过图1至图10所说明的电子设备的制造方法，即对图3所示的半导体器件SP1的安装方法进行说明。图1至图3所示的电子设备ED1为按照图12所示的流程图制造而成的。如图12所示，本实施方式中电子设备的制造方法包括半导体器件的组装工序(半导体器件组装工序)和将成品的半导体器件安装到安装基板上的安装工序(半导体器件安装工序)。另外，半导体器件的组装工序还包括对组装后的半导体器件进行检查的测试工序(半导体器件检查工序)。而且，也可将上述测试工序前的半导体器件(检查体)进行组装的工序为止的工序称为半导体器件的组装工序。下面根据上述的分类例按顺序进行说明。
《半导体器件的制造方法(半导体器件的组装工序)》
在半导体器件的组装工序中，对于将安装到图3所示的安装基板MB1上的半导体器件SP1进行组装。下面，对于在相当于图3所示的布线基板3上设置多个器件区域的所谓的多个可断开板的准备、以及在多个器件区域的每一个上分别进行组装的方法进行说明。另外，由于图13所示的多个器件区域30d分别与图3、图4、图5及图6所说明的布线基板3相当，所以，在以下的说明中，根据需要参照图1至图10个图来进行说明。
1.基板的准备工序
首先，在图12所示的基板的准备工序中，例如准备图13所示的布线基板30。图13所示的是图12的基板准备工序中所准备的布线基板的整体结构的平面图。如图13所示，本工序中所准备的布线基板30具有按行列状配置在框部(外框)30f内侧的多个器件区域30d。多个器件区域30d分别相当于图3所示的布线基板3。布线基板30具有多个器件区域30d和各器件区域30d之间的切断线(切断区域)30c，即所谓的多个多片基板。如上所述，通过使用具有多个器件区域30d的多个多片基板，便可提高制造效率。
本工序中所准备的布线基板30上没安装有图3所示的半导体芯片2，除了不与焊球SB耦合、以及未形成封装体4等这几点外，均预先形成了图3、图4、图5及图6中所说明的构成部材。因此，对于重复部分的内容不再进行说明。
2.贴片工序
接下来，在图12所示的半导体芯片搭载工序中，如图3所示将半导体芯片2搭载到布线基板30(请参照图13)的芯片安装面即上表面3a上。半导体芯片2所具有的多个半导体元件与表面2a侧上形成的多个焊垫(电极、电极片)2pd电连接。
本工序中，分别在图13所示的多个器件区域30d上安装半导体芯片2。本实施方式中，如图3所示，将半导体芯片2的背面2b面向芯片安装面(上表面3a)后安装到布线基板3上。半导体芯片的安装工序还包括焊接工序。即，安装半导体芯片后，通过接合线BW将半导体芯片的多个焊垫2pd和布线基板3的焊点3p1进行电连接。
3.封装工序
在接下来的封装工序中，对将半导体芯片2和布线基板30进行电连接的部分进行封装。本实施方式中，如图3所示，半导体芯片2和布线基板30(请参照图13)被由树脂构成的封装体4封装。
4.植球工序
接下来，在图12所示的植球工序中，在布线基板3的安装面即下表面3b侧上安装多个焊球SB。本工序中，在图3所示的焊盘3p2上配置焊球SB，并进行回流焊接处理(加热并使焊锡成分熔化后再进行冷却处理)。由此，便可使焊盘3p2和焊球SB进行接合。
5.划片工序
接下来，在图12所示的划片工序中，沿着将图13所示的多个器件区域30d进行划分的切断线30c，将布线基板30进行切断。由此，将多个多片基板即布线基板30按器件区域30d进行划片(分割)，便可取得多个半导体器件SP1(请参照图1)。
6.测试工序
接下来，在图12所示的测试工序(半导体器件检查工序)中，进行外观检查及电特性实验等必要的检查及试验。另外，作为测试工序而进行电特性实验时，上述安装基板的布线布局的相关技术也可适用到测试用基板(测试主板)中。
《半导体器件安装工序》
接下来，在图12所示的半导体器件安装工序中，如图3所示，将半导体器件SP1搭载到安装基板MB1的半导体器件安装面即上表面Ma上。
本工序中，如图3所示，使半导体器件SP1的安装面即下表面3b面朝向安装基板MB1的上表面Ma的状态下，分别使多个焊球SB和多个电极Mp1电连接。
从为了使焊球SB和电极Mp1更容易耦合，优选使多个电极Mp1的每一个露出面上事先形成焊锡材料。多个电极Mp1的露出面上预先形成焊锡材料，便可提高焊球SB的湿润性。
另外，图3所示的三端子电容器50及二端子电容器60的安装方法在本工序之前预先安装的方法、本工序之后的安装方法、或者在本工序中进行回流焊接处理时，也可适用一次性的安装方法。如在本工序中进行回流焊接处理时，在电极Mp1及电极Mp2上经由焊锡材料将三端子电容器50及二端子电容器60暂时固定，这样便可在进行半导体器件SP1的回流焊接处理的同时，完成安装三端子电容器50及二端子电容器60。
通过上述工序，便可完成上述电子设备。
＜变形例＞
以上根据实施方式具体地说明了本案发明人所作的发明，但是本发明并不受到所述实施方式的限定，在不超出其技术思想要旨的范围内能够进行各种变更，在此无需赘言。
(变形例1)
在上述实施方式中，以通过接合线BW将半导体芯片2的多个焊垫2pd和布线基板3的焊点3p1进行电连接的半导体器件SP1为例进行了说明。图14所示的是图3中半导体器件的变形例的截面图。
图14所示的半导体器件SP2中，多个焊垫2pd和焊点3p1之间通过由焊锡材料构成的球电极BE进行电连接。此时，为半导体芯片2的表面2a面向布线基板3的上表面3a的结构。采用上述结构，与通过接合线BW进行电连接时相比，可实现半导体器件SP2及电子设备ED1的高速运行。另外，作为将多个焊垫2pd和焊点3p1之间相互电连接的材料，并不仅限于由上述的焊锡材料构成的球电极BE，也可事先在半导体芯片2的焊垫2pd上形成由金(Au)或铜(Cu)为主成分的突起电极，再经由在焊垫2pd上形成的突起电极与所述配置在焊点3p1上的焊锡材料电连接。(变形例2)
另外，在上述实施方式中，以多个焊垫2pd配置在四角形的半导体芯片2的外围(外围部分)为例进行了说明，但也可将多个焊垫2pd配置在半导体芯片2的整个表面2a上。也就是说，由于也可将多个焊垫2pd配置在半导体芯片2的表面2a的中央部分，所以可以缩短将形成于半导体芯片2上的电路和焊垫2pd进行耦合的布线的长度，因此可实现半导体器件SP2及电子设备ED1的高速运行。也可用焊锡膏来代替球电极BE。
(变形例3)
接下来，对实施方式1中的半导体器件SP1及电子设备ED1的变形例进行说明。图15所示的是将电子设备ED3的半导体器件SP3安装面一部分的扩大平面图，与图1对应。图16所示的是构成半导体器件SP3的布线基板3的第4层布线层的导体图案，与图6B对应。图17所示的是构成电子设备ED3的安装基板MB3的第1层布线层的导体图案，与图7对应。图15、图16及图17的说明中，省略掉与所对应的图1、图6B及图7的相同部分的说明，仅对不同的内容进行说明。
如图16所示，电源用焊盘3p2(p)和接地用焊盘3p2(g)被配置在位于布线基板3的角部的焊盘3p2。也就是说，在构成离布线基板3的一边最近的直线状焊盘列的多个焊盘3p2中，位于该焊盘列两端的2个焊盘3p2被设为电源用焊盘3p2(p)和接地用焊盘3p2(g)。图16中，接地用焊盘3p2(g)被配置在沿着布线基板3的一边排列的多个焊盘3p2的端部上，而电源用焊盘3p2(p)被配置在其内侧，但这两者的位置也可互换。另外，与实施方式1一样，电源用焊盘3p2(p)和接地用焊盘3p2(g)设在以框架状在半导体芯片2外围配置为2列的焊盘3p2的最外围焊盘列上。另外，电源用焊盘3p2(p)和接地用焊盘3p2(g)相互邻接。
如图15所示，电源用焊盘3p2(p)和接地用焊盘3p2(g)被配置在布线基板3的角部时，半导体芯片2的电源垫2pd(p)和接地垫2pd(g)位于离上述布线基板3的角部最近的四角形的半导体芯片2的角部上。而且，布线基板3的电源用焊点3p1(p)及接地用焊点3p1(g)也配置在离半导体芯片2的角部较近的位置上。通过上述配置结构，便可缩短从电源垫2pd(p)至电源用焊盘3p2(p)为止的布线长度以及从接地垫2pd(g)至接地用焊盘3p2(g)为止的布线长度。
如图17所示，电源电极Mp1(p)及接地电极Mp1(g)配置在与半导体器件SP3的电源用焊盘3p2(p)和接地用焊盘3p2(g)对应的位置上，并经由焊球SB被电连接。电源电极Mp1(p)及接地电极Mp1(g)经由布线Mw1与三端子电容器50电连接，这点与实施方式1一样。
通过将电源用焊盘3p2(p)和接地用焊盘3p2(g)配置在布线基板3的角部上，便可将三端子电容器50安装在半导体器件SP3的角部上。也就是说，与位于电源电极Mp1(p)及接地电极Mp1(g)附近的电极Mp1电连接的布线Mw1(由安装基板MB1的第1层布线层构成的布线)的布线自由度很大。如果电源电极Mp1(p)及接地电极Mp1(g)附近的电极Mp1为信号用电极时，由于可缩短与电极Mp1电连接的布线Mw1的布线长度，所以可实现电子设备ED3的高速运行。
(变形例4)
另外，半导体器件(半导体封装)的结构是：作为搭载有半导体芯片2的基材，并不仅限于上述实施方式所述的具有布线基板3的半导体器件即所谓的BGA(Ball Grid Array，球阵列封装)，也可为如QFP(Quad Flat Package，四面扁平封装)或QFN(Quad Flat Non-leaded，四侧无引脚扁平封装)等具有引线框的半导体器件。
此时，与上述实施方式一样，在安装基板MB1中，与安装有半导体器件(半导体封装)的面处于相同一侧，且在与所述半导体器件相邻的位置上安装有三端子电容器50。所述半导体器件的电源用焊盘3p2(p)及接地用焊盘3p2(g)分别与安装基板MB1的电源电极Mp1(p)及接地电极Mp1(g)电连接。而且，分别将电源电极Mp1(p)及接地电极Mp1(g)、和三端子电容器50的电源端子52及接地端子53、54相互连接的电源用的布线Mw1及接地用的布线Mw1由安装基板MB1所具有的多个布线层中最上层的布线层构成，且不使其经由最上层布线层(具有上述电源电极Mp1(p)及接地电极Mp1(g)的布线层)以外的布线层。由此，便可缩短各布线层Mw1的长度，所以可分别降低电源电位供给経路及接地电位供给路径上的阻抗。
(变形例5)
在不超出上述实施方式的技术思想要旨的范围内能够将各种变形例进行组合。

Claims (19)

1.一种电子设备，其特征在于，
具有：
安装基板，所述安装基板具有第1面、形成于所述第1面上的电源电极、形成于所述第1面上的接地电极、以及位于所述第1面相反侧的第2面；
半导体器件，所述半导体器件安装在所述安装基板的所述第1面的上方，且包括布线基板和半导体芯片，所述布线基板具有上表面、位于所述上表面相反侧的下表面、以及形成于所述下表面上的多个焊盘；所述半导体芯片安装在所述布线基板的所述上表面的上方，且与所述多个焊盘电连接；以及
三端子电容器，所述三端子电容器安装在所述安装基板的所述第1面的上方的与所述半导体器件相邻的位置上，且具有：第1电源端子、配置在面朝向所述第1电源端子的位置上的第2电源端子、以及配置在所述第1电源端子和所述第2电源端子之间的第1接地端子，
其中，
所述半导体器件的所述多个焊盘中的电源用焊盘与所述安装基板的所述电源电极电连接；
所述半导体器件的所述多个焊盘中的接地用焊盘与所述安装基板的所述接地电极电连接；
所述三端子电容器的所述第2电源端子经由所述安装基板的所述第1面上形成的第1布线与所述安装基板的所述电源电极连接；
所述三端子电容器的所述第1接地端子经由所述安装基板的所述第1面上形成的第2布线与所述安装基板的所述接地电极连接；
所述半导体器件的所述布线基板的所述下表面由具有第1边、第2边、第3边和第4边的四角形形成；
形成于所述下表面上的所述多个焊盘沿着所述第1边，以至所述第1边的距离互不相同的方式配置成多个焊盘列；
所述电源用焊盘及所述接地用焊盘属于距离所述第1边最近的焊盘列。
2.如权利要求1所述的电子设备，其特征在于，
所述布线基板在所述上表面和所述下表面之间具有由导体构成的第1电源层和由导体构成的第1接地层，所述第1电源层和所述第1接地层之间被第1绝缘膜分隔；
其中，
所述电源用焊盘与所述第1电源层电连接；
所述接地用焊盘与所述第1接地层电连接。
3.如权利要求2所述的电子设备，其特征在于，
还包括二端子电容器，所述二端子电容器安装在所述安装基板的所述第2面的上方且具有第3电源端子和第2接地端子；
所述二端子电容器的第3电源端子和所述第1电源层经由第1过孔导体层电连接，所述第1过孔导体层以从所述第1面向所述第2面贯通所述安装基板的方式形成；
所述二端子电容器的第2接地端子与所述第1接地层经由第2过孔导体层电连接，所述第2过孔导体层以从所述第1面向所述第2面贯通所述安装基板的方式形成。
4.如权利要求2所述的电子设备，其特征在于，
所述第1电源层以第1宽度延伸；
所述第1宽度比所述第1布线及所述第2布线的宽度大。
5.如权利要求1所述的电子设备，其特征在于，
所述电源用焊盘和所述接地用焊盘彼此相邻。
6.如权利要求3所述的电子设备，其特征在于，
所述第1布线及所述第2布线在与所述第1边垂直相交的方向上延伸。
7.如权利要求1所述的电子设备，其特征在于，
从平面上看，所述三端子电容器为具有长边和短边的长方形，且所述三端子电容器以所述长边与所述第1边平行的方式配置。
8.如权利要求1所述的电子设备，其特征在于，
距离所述第1边最近的焊盘列具有所述电源用焊盘及所述接地用焊盘以外的多个焊盘，所述电源用焊盘或所述接地用焊盘距离由所述第1边和所述第2边构成的角部最近。
9.如权利要求1所述的电子设备，其特征在于，
所述半导体芯片具有以低电压运行的主电路和以高电压运行的输入输出电路，所述电源用焊盘向所述主电路供给所述低电压。
10.如权利要求1所述的电子设备，其特征在于，
所述多个焊盘以行列状配置在所述布线基板的所述下表面上。
11.如权利要求2所述的电子设备，其特征在于，
所述半导体芯片还具有电源垫；
所述布线基板的所述上表面上具有电源用焊点；
其中，
所述电源垫与所述电源用焊点电连接；
所述电源用焊点经由第3过孔导体层与所述第1电源层连接；
所述电源用焊盘经由第4过孔导体层与所述第1电源层连接；
从平面上看，所述第3过孔导体层比所述第4过孔导体层更靠近所述半导体芯片。
12.如权利要求11所述的电子设备，其特征在于，
所述第1电源层以第1宽度延伸；
所述第1宽度比所述第1布线及所述第2布线的宽度大。
13.如权利要求11所述的电子设备，其特征在于，
所述电源垫经由接合线与所述电源用焊点电连接。
14.如权利要求11所述的电子设备，其特征在于，
所述安装基板在所述第1面和所述第2面之间具有由导体构成的第2电源层和由导体构成的第2接地层，所述第2电源层和所述第2接地层之间被第2绝缘膜分隔；
所述第1绝缘膜的膜厚比所述第2绝缘膜的膜厚小。
15.如权利要求11所述的电子设备，其特征在于，
所述半导体芯片还具有接地垫；
所述布线基板的所述上表面上具有接地用焊点；
所述接地垫与所述接地用焊点电连接；
其中，
所述接地用焊点经由第5过孔导体层与所述第1接地层连接；
所述接地用焊盘经由第6过孔导体层与所述第1接地层连接；
从平面上看，所述第5过孔导体层比所述第6过孔导体层更靠近所述半导体芯片。
16.如权利要求15所述的电子设备，其特征在于，
所述接地垫经由接合线与所述接地用焊点电连接。
17.如权利要求15所述的电子设备，其特征在于，
所述安装基板在所述第1面和所述第2面之间具有由导体构成的第2电源层和由导体构成的第2接地层，所述第2电源层和所述第2接地层之间被第2绝缘膜分隔；
所述第1绝缘膜的膜厚比所述第2绝缘膜的膜厚小。
18.如权利要求1所述的电子设备，其特征在于，
所述安装基板上还安装有电源电路；
所述三端子电容器的所述第1电源端子及所述第1接地端子分别与所述电源电路连接。
19.一种电子设备，其特征在于，
具有：
安装基板，所述安装基板具有第1面、形成于所述第1面上的电源电极、形成于所述第1面上的接地电极、以及位于所述第1面相反侧的第2面；
半导体器件，所述半导体器件安装在所述安装基板的所述第1面的上方，且包括布线基板和半导体芯片，所述布线基板具有上表面、位于所述上表面相反侧的下表面、以及形成于所述下表面上的多个焊盘；所述半导体芯片安装在所述布线基板的所述上表面的上方，且与所述多个焊盘电连接；以及
三端子电容器，所述三端子电容器安装在所述安装基板的所述第1面的上方的与所述半导体器件相邻的位置上，且具有：第1电源端子、配置在面朝向所述第1电源端子的位置上的第2电源端子、以及配置在所述第1电源端子和所述第2电源端子之间的第1接地端子，
其中，
所述半导体器件的所述多个焊盘中的电源用焊盘与所述安装基板的所述电源电极电连接；
所述半导体器件的所述多个焊盘中的接地用焊盘与所述安装基板的所述接地电极电连接；
所述三端子电容器的所述第2电源端子经由所述安装基板的所述第1面上形成的第1布线与所述安装基板的所述电源电极连接；
所述三端子电容器的所述第1接地端子经由所述安装基板的所述第1面上形成的第2布线与所述安装基板的所述接地电极连接；
所述安装基板具有多个布线层；
所述多个布线层具有形成于所述安装基板的所述第1面上的第1布线层，所述第1布线层具有所述电源电极及所述接地电极；
所述第1布线及所述第2布线的每一个仅穿过所述多个布线层中的所述第1布线层而不穿过所述第1布线层以外的布线层。
CN201510083331.0A 2014-02-19 2015-02-16 电子设备 Active CN104851862B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014029827A JP6207422B2 (ja) 2014-02-19 2014-02-19 電子装置
JP2014-029827 2014-02-19

Publications (2)

Publication Number Publication Date
CN104851862A CN104851862A (zh) 2015-08-19
CN104851862B true CN104851862B (zh) 2018-09-07

Family

ID=53799401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510083331.0A Active CN104851862B (zh) 2014-02-19 2015-02-16 电子设备

Country Status (6)

Country Link
US (1) US9549461B2 (zh)
JP (1) JP6207422B2 (zh)
KR (1) KR20150098190A (zh)
CN (1) CN104851862B (zh)
HK (1) HK1209232A1 (zh)
TW (1) TW201601261A (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9844135B2 (en) * 2014-09-08 2017-12-12 Cisco Technology, Inc. Decoupling capacitive arrangement to manage power integrity
CN105990260A (zh) * 2015-02-06 2016-10-05 展讯通信（上海）有限公司 改进型的表面贴装结构
CN108141950A (zh) * 2015-11-30 2018-06-08 瑞萨电子株式会社 电子器件
JP6881726B2 (ja) * 2016-06-28 2021-06-02 株式会社Ｊｏｌｅｄ 実装基板
CN108463048B (zh) * 2017-02-21 2022-04-15 拉碧斯半导体株式会社 基板电路装置
JP6826467B2 (ja) 2017-03-10 2021-02-03 ルネサスエレクトロニクス株式会社 電子装置
US20190006356A1 (en) * 2017-06-29 2019-01-03 Intel Corporation Package with embedded capacitors
JP2019149508A (ja) * 2018-02-28 2019-09-05 京セラ株式会社 配線基板及び電子装置
DE112019002391T5 (de) * 2018-06-22 2021-02-11 Hitachi Automotive Systems, Ltd. Leistungsumsetzungsvorrichtung
CN110941156B (zh) * 2018-09-25 2023-08-25 富士胶片商业创新有限公司 图像形成装置及基板
CN109116485A (zh) * 2018-11-02 2019-01-01 青岛海信宽带多媒体技术有限公司 一种光接收次模块及光模块
TWI708527B (zh) * 2018-11-23 2020-10-21 友達光電股份有限公司 電路板
JP2020150146A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 半導体装置
KR20210017635A (ko) * 2019-08-09 2021-02-17 삼성전자주식회사 전원공급 보조장치를 구비한 인쇄회로기판, 및 이를 구비한 전자기기
JP7362380B2 (ja) 2019-09-12 2023-10-17 キヤノン株式会社 配線基板及び半導体装置
JP2021082786A (ja) 2019-11-22 2021-05-27 ルネサスエレクトロニクス株式会社 半導体装置
US11495536B2 (en) * 2020-11-24 2022-11-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming thereof
US11537154B2 (en) 2020-12-09 2022-12-27 Samsung Electronics Co., Ltd. Mobile devices and methods controlling power in mobile devices
US11616019B2 (en) * 2020-12-21 2023-03-28 Nvidia Corp. Semiconductor assembly
CN112885808B (zh) * 2021-01-21 2022-03-08 长鑫存储技术有限公司 封装基板以及封装结构
KR102649163B1 (ko) * 2021-03-09 2024-03-20 미쓰비시덴키 가부시키가이샤 회로 기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617570A (zh) * 2007-06-19 2009-12-30 佳能株式会社 印刷电路板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068631A (en) * 1990-08-09 1991-11-26 At&T Bell Laboratories Sub power plane to provide EMC filtering for VLSI devices
JP2001015885A (ja) * 1999-07-02 2001-01-19 Murata Mfg Co Ltd 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造
JP4387076B2 (ja) * 2001-10-18 2009-12-16 株式会社ルネサステクノロジ 半導体装置
JP3646098B2 (ja) * 2002-03-27 2005-05-11 コニカミノルタビジネステクノロジーズ株式会社 回路基板
JP4047351B2 (ja) * 2005-12-12 2008-02-13 キヤノン株式会社 多層プリント回路板
US7292450B2 (en) * 2006-01-31 2007-11-06 Microsoft Corporation High density surface mount part array layout and assembly technique
JP2007305642A (ja) * 2006-05-09 2007-11-22 Murata Mfg Co Ltd 多層回路基板及び電子装置
JP2007317888A (ja) * 2006-05-25 2007-12-06 Murata Mfg Co Ltd 電源ライン回路
JP5402830B2 (ja) * 2010-05-24 2014-01-29 株式会社村田製作所 多層配線基板
JP2012064892A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101617570A (zh) * 2007-06-19 2009-12-30 佳能株式会社 印刷电路板

Also Published As

Publication number Publication date
US20150237731A1 (en) 2015-08-20
US9549461B2 (en) 2017-01-17
HK1209232A1 (zh) 2016-03-24
JP2015154062A (ja) 2015-08-24
JP6207422B2 (ja) 2017-10-04
CN104851862A (zh) 2015-08-19
TW201601261A (zh) 2016-01-01
KR20150098190A (ko) 2015-08-27

Similar Documents

Publication Publication Date Title
CN104851862B (zh) 电子设备
US10304768B2 (en) Semiconductor device and method for manufacturing the same
CN108140616B (zh) 半导体器件
US8569082B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US9129914B2 (en) Electronic device, test board, and semiconductor device manufacturing method
JP2011040602A (ja) 電子装置およびその製造方法
US10163767B2 (en) Semiconductor package
JP5096683B2 (ja) 半導体装置
EP3343594A2 (en) Semiconductor device
US10950686B2 (en) Semiconductor device including a chip capacitor mounted on a wiring substrate
US10304767B2 (en) Semiconductor device
JP5658640B2 (ja) 半導体装置
US9806053B2 (en) Semiconductor package
US10123426B2 (en) Semiconductor integrated circuit device, printed board and manufacturing method of the semiconductor integrated circuit device
US11101206B2 (en) Semiconductor device and electronic device
JP4640950B2 (ja) 半導体装置
JP6105773B2 (ja) 半導体装置
JP2013045997A (ja) 半導体装置の製造方法
KR20230026903A (ko) 반도체 패키지
JPH04171847A (ja) 混成集積回路装置
JP2006261550A (ja) 半導体集積回路装置
JP2013077735A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1209232

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1209232

Country of ref document: HK