CN101617570A - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN101617570A
CN101617570A CN200880005672A CN200880005672A CN101617570A CN 101617570 A CN101617570 A CN 101617570A CN 200880005672 A CN200880005672 A CN 200880005672A CN 200880005672 A CN200880005672 A CN 200880005672A CN 101617570 A CN101617570 A CN 101617570A
Authority
CN
China
Prior art keywords
power supply
ground
pattern
planar conductor
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880005672A
Other languages
English (en)
Other versions
CN101617570B (zh
Inventor
林靖二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101617570A publication Critical patent/CN101617570A/zh
Application granted granted Critical
Publication of CN101617570B publication Critical patent/CN101617570B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

半导体集成电路的电源端子和地端子通过电容器连接到导体图案。该导体图案通过滤波器连接到平面导体，该平面导体既不连接到地平面也不连接到电源平面。因此，致使在电源和地之间引起的共模噪声流到平面导体中。这减少了流入相对作为天线的印刷布线板的地和电源中的共模噪声。

Description

印刷电路板
技术领域
本发明涉及在其中半导体元件(例如LSI)被安装在印刷布线板上的印刷电路板。
背景技术
由于近来进一步增大了LSI(大规模集成)的集成度和处理速度，因此由LSI电源电位或地电位的变化而引起的问题已经增加。为了操作LSI电路，需要用于施加高电位的电源和用于施加低电位的地。
图13A和13B是示出了在CMOS的反相器电路、它的信号输出和电源电位及地电位的变化之间的关系的图。当如图13A所示配置的CMOS反相器的输出从低电平切换到高电平时，NMOS 805侧关断而PMOS 804侧导通。因此，产生充电电流807使得积累在电源802中的电荷经过PMOS 804并且积累在负载806中。在从低电平到高电平的该切换发生的瞬间，从电源导体释放电荷并且因此出现尖峰噪声使得电源电位即刻降低。
另外，当CMOS反相器的输出从高电平切换到低电平时，产生放电电流808，从而PMOS 804侧关断而NMOS 805侧导通，并且积累在负载806中的电荷通过NMOS 805流到地803中。在从高电平到低电平的该切换发生的瞬间，电荷从负载806流到地803中，结果是地电位即刻增大并且由此产生所谓的尖峰噪声。
因此，在时钟输出809的时间中，尖峰噪声出现在电源电位波形810中并且也出现在地电位波形811中，这些噪声的方向交替地彼此相反。该电路由电源电位与地电位之间的差来操作。因此，电路接收到的电位差受具有半时钟周期性的尖峰噪声812的影响。电位上的这样的变化导致例如LSI的误操作或者信号的输出定时上的变化。
如在日本专利申请公开No.2006-261470中所公开的，近来的LSI通常已经被设计为将电容性组件(例如旁路电容器)布置在电源与地之间。如图14A所示，为防止上述问题而布置的电容器814导致地电位的下降，其跟随(follow)在切换时导致的电源802电位的下降。这引起电源电位波形815的变化并且地电位波形816的变化与其一致，如图14B所示。因此，在电源与地之间的电位差817被极大地减少。
然而，布置在印刷布线板上的旁路电容器仅仅减少了由电源与地之间的差别而引起的噪声。它实际上难以确保理想的地，并且由此不可能抑制共模噪声，在所述共模噪声中即使在使用旁路电容器时电源与地的电位也以相同的相位变化。
类似于差模噪声，共模噪声以电源导体和地导体作为天线被发射到空间中，并且增大辐射噪声变成增大的辐射噪声。
作为用于减少共模噪声的方法，已经提出了一种技术，在其中铁氧体芯附接于印刷布线板并且将共模噪声转换为热。然而，为了在所要求的频带内获得该效果，铁氧体芯需要具有某种程度的电容。另外，因为铁氧体芯为烧结体，所以难以制造小的铁氧体芯。另外，需要将铁氧体芯布置在多个要抑制噪声的区域中。因此，就成本而言这也不是有效的方法。
在US 2006/0125570中提出了一种用于减少两个导体中产生的共模噪声的技术。根据该文献，构造中心抽头端接(center taptermination)，使得在差分信号传输中两个信号导体由串联连接在信号导体与地之间的两个电容器连接，并且这两个电容器的接合点由电阻器连接。
然而，这一技术被设计为减少与差分信号有关的共模噪声，而不能对付由直流电路的电源和地引起的共模噪声。具体地说，在如图13A所示的直流电路的情况下，共模噪声沿相同的方向在电源布线和地布线中流动。因此，如图14A所示的中心抽头终端不适用。具体地说，因为共模噪声出现在电源和地之间，通过电阻器连接的地未被包括在电路内。
众所周知，即使具有微小电流，出现在电源和地之间的这样的共模噪声也可能导致相当大的辐射噪声。因此，由于更高速的LSI，近来减少由出现在电源和地之间的共模噪声所引起的辐射噪声已经变得很重要。
发明内容
因此本发明的目的在于提供一种印刷电路板，其被设计为通过便宜的配置来减少由出现在安装于印刷布线板上的半导体集成电路的电源和地之间的共模噪声所引起的辐射噪声。
该印刷电路板被配置为使得具有电源端子和地端子的半导体集成电路被安装在印刷布线板上，该印刷布线板具有分别连接到该半导体集成电路的电源端子和地端子的电源图案和地图案。该印刷布线板包括：连接到电源图案的电源平面，连接到地图案的地平面，既不连接到电源图案也不连接到地图案的平面导体，以及分别通过电容器连接到电源图案和地图案的导体图案。该平面导体和该导体图案通过滤波器连接。该平面导体具有叠放(superpose)在该半导体集成电路的电源端子和地端子中的至少一个上的区域。
从以下参考附图的示例性实施例的描述中本发明更多的特征将变得显而易见。
附图说明
图1是根据第一实施例的印刷电路板的示意图。
图2是根据第一实施例的印刷电路板的主体的平面图。
图3是根据第一实施例的印刷电路板的另一种形式的示意图。
图4是根据第二实施例的印刷电路板的示意图。
图5是根据第二实施例的印刷电路板的另一种形式的示意图。
图6是根据第三实施例的印刷电路板的透视图。
图7是表示根据第三实施例的印刷电路板的辐射噪声减少效果的曲线图。
图8是根据第四实施例的印刷电路板的示意图。
图9是根据第四实施例的印刷电路板的主体的平面图。
图10是根据第四实施例的印刷电路板的另一种形式的示意图。
图11是根据第五实施例的印刷电路板的示意图。
图12是根据第五实施例的印刷电路板的另一种形式的示意图。
图13A是示出了传统反相器电路的配置的图。
图13B是与传统反相器电路有关的曲线图。
图14A是示出了传统反相器电路的配置的图。
图14B是与传统反相器电路有关的曲线图。
具体实施方式
参考附图，在下文中将描述用于实现本发明的最佳方式。
[第一实施例]
图1是根据第一实施例的印刷电路板的示意图。图2是图1所示的印刷电路板的主体的平面图，并且详细示出了半导体集成电路102的电源端子104和地端子105被安装于其上的部分。
印刷电路板101包括已封装的半导体集成电路102和多层印刷布线板103。QFP(四方扁平封装)中的半导体集成电路102具有上述的电源端子104、地端子105和多个信号端子106。印刷布线板103是由FR4制成的多层(双层)板。第一层103A具有地平面107。第二层103B具有提供基准电位的电源平面108。第三层103C具有并不直接连接到电源平面108和地平面107的平面导体109。根据第一实施例的印刷布线板103由第一层103A、第二层103B和第三层103C形成。然而，本发明不限于此并且多层印刷布线板可以具有四层或更多层。
电源端子104和地端子105分别连接到形成于第一层103A上的电源图案110和地图案111。电源图案110通过通路112连接到电源平面108。地图案111连接到地平面107。电源图案110通过电容器113连接到导体图案114。地图案111也通过电容器115连接到导体图案114。导体图案114通过滤波器116(例如电阻器或者磁珠电感器)连接到通路117。通路117连接到平面导体109。还在第一层103A上形成连接到信号端子106的信号图案118。
在图1所示的印刷电路板101中，在电源和地之间的共模噪声顺序地经过电容器113和115、导体图案114、滤波器116和通路117之后流到平面导体109中。在该情况下，假定形成在印刷布线板103的第三层103C上的平面导体109用作关于共模噪声的基准。结果，关于共模噪声的阻抗减少，并且噪声流到平面导体109中。
为了使用平面导体109作为基准平面，在从垂直方向透视地观察印刷电路板101时，优选平面导体109与电源端子104和地端子105中的至少一个重叠。更优选的是平面导体109直接位于半导体集成电路102下方并且大于半导体集成电路103的外部形状。如果确保低阻抗，平面导体109可以具有用于通路的网(mesh)或者孔。
如上所述共模噪声流到平面导体109中从而防止共模噪声流到其它电路板或者电缆中，因此减少了辐射噪声的出现。另外，串联连接的电容器113和115对于差模噪声是有效的。另外，彼此平行地布置电容器113和115还减小了每个电容器的自感，并且进一步减少高频噪声。
已经流到平面导体109中的共模噪声促使平面导体109中的叠加。这可能不会引起主要问题，因为平面导体109不连接到任何其它电路。然而，平面导体109的物理形状可能引起谐振。如果发生谐振，则根据电路的工作频率可能在特定的频率处产生阻抗的极点(pole)，从而使辐射噪声恶化。在这方面，提出了用于释放平面导体109中的叠加噪声的方法，如图3所示。
图3示出了已经添加第二滤波器119的图1所示的印刷电路板。将第二滤波器119安装在第一层103A上，使得其一端通过通路120连接到平面导体109且其另一端连接到第一层103A上的地平面。可以由第二滤波器119将由流入平面导体109中的共模噪声所引起的谐振产生的能量转换为热，从而防止共模噪声被叠加在平面导体109中。因此，可以抑制辐射噪声。
电阻器或者磁珠电感器适合用作第二滤波器119。如果指定了要抑制的噪声的频率，则可以布置根据该频率的电容器。第二滤波器119的另一端连接到第一层103A上的地平面。然而，本发明不限于此，而是该另一端可以连接到印刷电路板101的任何部分，只要该部分用作独立于平面导体的地。第二滤波器112的另一端可以连接到电源平面而不是地。
在既不使用电容器113和115也不使用滤波器116的传统印刷电路板的情况下，共模噪声经由电源图案110和地图案111流到地平面107和电源平面108中。通常，认为共模噪声的回流(即，电流)流经大地。因此，在使用大地作为其基准的共模电路中，由电源平面108和地平面107组成的信号导体的阻抗非常高。因此，在将地平面107和电源平面108用作天线的情况下，可能出现辐射噪声。另外，在将连接到印刷电路板的电缆作为天线的情况下，可能出现辐射噪声。
[第二实施例]
图4是根据第二实施例的印刷电路板的主体的示意图。
印刷电路板201包括半导体电路202和多层印刷布线板203。包含在BGA(球栅阵列)中的半导体集成电路202具有电源焊球204、地焊球205和多个信号焊球206。印刷布线板203是由FR4制成的四层板。第一层203A具有地平面207。第二层203B具有提供基准电位的电源平面208。第三层203C具有并不直接连接到电源平面208和地平面207的平面导体209。第四层203D形成印刷布线板203的背部，并且各个电子组件被安装在该背部上。
在从垂直方向透视地观察印刷电路板201的情况下，优选安置平面导体209的区域使得平面导体209与电源端子204和地端子205中的至少一个重叠。更优选的是平面导体209直接位于半导体集成电路202下方并且大于半导体集成电路203的外部形状。如果确保低阻抗，平面导体209可以具有用于通路的网或者孔。
电源焊球204连接到印刷电路板203上的电源图案210，并且地焊球205连接到印刷电路板203上的地图案211。电源图案210通过通路212连接到第二层203B，并且进一步连接到第四层203D。地图案211连接到第一层203A的地平面207，并且通过布置在地图案211附近的通路217进一步连接到第四层203D。在第四层203D上，通路212和217分别通过电容器213和215连接到第一导体图案214。第一导体图案214和第二导体图案219通过片状电阻器216连接。第二导体图案219通过通路220连接到第三层203C的平面导体209。
由电源焊球204和地焊球205而引起的共模噪声流到通路212和217中，并且随后流到第四层203D的电容器213和215以及第一导体图案214中。该噪声进一步从第一导体图案214通过片状电阻器216流到第二导体图案219。该噪声还进一步通过通路220流到第三层203C的平面导体209中。在该情况下，类似于第一实施例中所使用的滤波器116，片状电阻器216用作将共模噪声传导到平面导体中的路径。地平面207相对于大地的共模阻抗通常为150Ω左右。对于到平面导体209的路径，如果其阻抗不少于150Ω，则共模噪声不流到平面导体209中。为此，优选片状电阻器216为150Ω或以下。这使得通过比涉及滤波器的配置更便宜的配置来减少辐射噪声成为可能。
已经流到平面导体209中的共模噪声促使平面导体209中的叠加。因为平面导体209不连接到任何其它电路，所以不出现主要问题。然而，由于平面导体209的物理形状，共模噪声可能导致谐振。如果发生谐振，可能在特定频率处出现阻抗的极点，因此根据电路的工作频率使得辐射噪声更差。在这方面，图5示出了用于释放平面导体209中的叠加噪声的方法。
图5示出了已经添加有第二滤波器219的如图4所示的印刷电路板。将第二滤波器219安装在第一层203A上，使得其一端通过通路220连接到平面导体209且其另一端连接到第一层203A的地平面。可以由第二滤波器219将由流入平面导体209中的共模噪声所引起的谐振产生的能量转换为热，从而防止共模噪声被堆积在平面导体209中。因此，可以抑制辐射噪声。
电阻器或者磁珠电感器适合用作第二滤波器219。如果指定了要抑制的噪声的频率，则可以布置根据该频率的电容器。第二滤波器219的另一端连接到第一层203A的地平面。然而，本发明不限于此，而是第二滤波器219的另一端可以连接到印刷电路板101的任何部分，只要该部分用作独立于平面导体的地。第二滤波器219的另一端可以连接到电源平面而不是地。
[第三实施例]
图6是根据第三实施例的印刷电路板的透视图。图7是表示第三实施例中的辐射噪声减少效果的曲线图。
印刷电路板301包括半导体集成电路302、第一印刷布线板303和第二印刷布线板304。半导体集成电路302通过接合线(bonding wire)305与第一印刷布线板303电和物理连接，并且由树脂模306覆盖。第一印刷布线板303和第二印刷布线板304通过电源焊球319和地焊球321连接。
半导体电路302的电源和第一印刷布线板303的电源图案309通过电源接合线307连接。半导体集成电路302的地和第一印刷布线板303的地图案310通过地接合线308连接。电源图案309和第一导体图案311通过电容器312连接。地图案310和第一导体图案311通过电容器313连接。第一导体图案311和第二导体图案314通过电容器(即，片状电容器)315连接在一起。第二导体图案314通过通路316连接到第一印刷布线板303的平面导体317。
平面导体317没有建立与第一印刷布线板303的地图案310和电源图案309的直流连续性。电源图案309通过通路318建立与电源焊球319的连续性，并且由此连接到第二印刷布线板304的电源导体。地图案310通过通路320建立与地焊球321的连续性，并且由此连接到第二印刷布线板304的地导体。
由半导体集成电路302的电源和地产生的共模噪声通过接合线307和308流到第一印刷布线板303的电源图案309和地图案310中。共模噪声通过电容器312和313、第一导体图案311、电容器315、第二图案导体314和通路316进一步流到平面导体317中。这使得流入第二印刷布线板304中的共模噪声相对减少，由此抑制由用作天线的第二印刷布线板304所引起的辐射噪声的产生。
在该情况下，电容器312和313也用来抑制在电源和地之间产生的差模噪声，从而电容器312和313的电容优选地大于或等于0.1μF。该第三实施例使用电容器315代替分别在第一和第二实施例中使用的滤波器116和216。电容器通常具有如图5所示的自谐振频率。选择电容器405使得要抑制的辐射的峰值频率基本上等于自谐振频率，使得选择性地减少特定频率的噪声成为可能。
当如上电容器被用作滤波器时，要被吸收到平面导体中的共模噪声可以通过使用电容器的自谐振频率来选择。
[第四实施例]
图8是根据第四实施例的印刷电路板的示意图。图9是图8所示的印刷电路板的主体的平面图，并且详细示出了其上安装有图8所示的半导体集成电路402的电源端子404和地端子405的部分。
印刷电路板401包括半导体集成电路402和多层印刷布线板403。QFP(四方扁平封装)中的半导体集成电路402具有电源端子404、地端子405和多个信号端子406。印刷布线板403是由FR4制成的多层板。第一层403A具有信号图案418和地平面407。第二层403B具有提供基准电位的电源平面408。第三层403C具有地导体以及并不直接连接到电源平面408和地平面407的平面导体409。
电源端子404连接到印刷布线板403上的电源图案410，并且地端子405连接到印刷布线板403上的地图案411。电源图案410通过通路412连接到电源平面408。地图案411连接到地平面407。电源图案410通过电容器413连接到导体图案414。地图案411通过电容器415连接到导体图案414。导体图案414通过通路417连接到平面导体409。
在第四实施例中，平面导体409通过电容器413连接到电源图案410，并且还通过电容器415连接到地图案411。也就是说，通路417、电容器413和电容器415直接连接，而没有图1所示的滤波器116、图4中的片状电阻器216或者图6中的电容器315。
已经流入平面导体409中的共模噪声堆积于其上。然而，平面导体409独立于其它电路而布置，并因此防止了辐射噪声的产生。利用这样的简单形式，第四实施例使得流入可以用作天线的印刷布线板403的电源平面408和地平面407中的共模噪声相对减少，并且因此抑制辐射噪声的产生。
堆积在平面导体409中的共模噪声不引起主要问题，因为平面导体409不连接到任何其它电路。然而，平面导体409的物理形状可能引起谐振。如果发生谐振，则阻抗在特定频率处导致极点并且因此根据电路的工作频率使辐射噪声恶化。为了解决该问题，图10示出了用于释放平面导体409中的叠加噪声的方法。
图10示出了已经添加有第二滤波器319的如图8所示的印刷电路板。将第二滤波器419安装在第一层403A上，使得其一端通过通路420连接到平面导体409并且其另一端连接到第一层403A的地平面。可以由第二滤波器419将由流入平面导体409中的共模噪声所引起的谐振产生的能量转换为热，从而防止共模噪声被叠加在平面导体409中。因此，可以抑制辐射噪声。
电阻器或者磁珠电感器适合用作第二滤波器119。如果指定了要抑制的噪声的频率，则可以布置对应于该频率的电容器。第二滤波器419的另一端连接到第一层403A的地平面。然而，本发明不限于此，而是该另一端可以连接到印刷电路板101的任何部分，只要该部分用作独立于平面导体的地。第二滤波器419的另一端可以连接到电源平面而不是地。
在从垂直方向透视地观察印刷电路板401的情况下，优选安置平面导体409的区域使得平面导体409与电源端子404和地端子405中的至少一个重叠。更优选的是平面导体409直接位于半导体集成电路402下方并且大于半导体集成电路403的外部形状。如果确保低阻抗，平面导体409可以具有用于通路的网或者孔。
[第五实施例]
图11是根据第五实施例的印刷电路板的主体的透视图。
印刷电路板601包括已封装的半导体集成电路602和多层印刷布线板603。包含于QFP(四方扁平封装)中的半导体集成电路602具有电源端子604和地端子605。印刷布线板603是由FR4制成的多层板。第一层603A具有地平面607。第二层603B具有提供基准电位的电源平面608。第三层603C具有并不直接连接到电源平面608和地平面607的平面导体609。
电源端子604连接到印刷电路板603上的电源图案610。地端子605连接到印刷电路板603上的地图案611。电源图案610通过通路612连接到电源平面608。布置在电源图案610附近的是连接电源和地的电容器613。
在从垂直方向透视地观察印刷电路板601的情况下，优选安置平面导体609的区域使得平面导体609与电源端子604和地端子605中的至少一个重叠。更优选的是平面导体609直接位于半导体集成电路602下方并且大于半导体集成电路603的外部形状。如果确保低阻抗，则平面导体609可以具有用于通路的网或者孔。
因为大地表面作为共模噪声的返回路径，所以该共模噪声的回路非常大。换句话说，流入大地表面中的共模噪声的回流的消除效果(canceling effect)低，从而成为导致辐射噪声的重要因素。然而，布置平面导体609提供了共模噪声的返回路径，该回路与流入大地表面中的共模噪声的回路相比明显较小。这被认为有效减少了辐射噪声。因此，在没有电容器或者滤波器的情况下，可以抑制由电源和地导体产生的共模噪声引起的辐射噪声。
因为平面导体609作为流入电源图案610和地图案611中的共模噪声的返回路径，所以与通过大地表面的回路路径相比可以缩短共模噪声的回路路径。因此，可以减少辐射噪声。
将平面导体609布置为与半导体集成电路602的外部形状重叠，使得增大流入平面导体609中的共模噪声回到半导体集成电路602(这是共模噪声的来源)所需的电容耦合成为可能。结果，平面导体609的共模噪声阻抗减少，并且流入平面导体609中的共模噪声增大。这相对减少了流入电源平面和地平面中的共模噪声，因此抑制了辐射噪声的出现。
堆积在平面导体409中的共模噪声不引起主要问题，因为平面导体109不连接到任何其它电路。然而，平面导体409的物理形状可能引起谐振。如果发生谐振，可能在特定频率处出现阻抗的极点，并且因此根据电路的工作频率使辐射噪声恶化。为了解决该问题，图10示出了用于释放平面导体409中的叠加噪声的方法。
图12示出了已经添加有第二滤波器419的如图11所示的印刷电路板。将第二滤波器419安装在第一层403A上，使得其一端通过通路420连接到平面导体409并且其另一端连接到第一层403A的地平面。可以由第二滤波器419将由流入平面导体409中的共模噪声所引起的谐振产生的能量转换为热，从而防止共模噪声被堆积在平面导体409中。因此，可以抑制辐射噪声。
虽然已经参考示例性实施例描述了本发明，但是应当理解，本发明不限于所公开的示例性实施例。以下权利要求的范围将被给予最宽的解释从而包括所有这样的修改、等同的结构与功能。
本申请要求2007年6月19日提交的日本专利申请No.2007-160907和2008年4月30日提交的日本专利申请No.2008-118808的优先权，上述两个申请的全部内容通过参考被合并于此。
权利要求书(按照条约第19条的修改)
1、一种印刷电路板(101)，包含：
半导体集成电路(102)，其具有电源端子(104)和地端子(105)；以及
印刷布线板(103)，其表面上安装有所述半导体集成电路(102)，所述印刷布线板(103)在所述表面上具有连接到所述电源端子(104)的电源图案(110)、连接到所述地端子(105)的地图案(111)以及导体图案(114)，
其中所述印刷布线板(103)包括没有建立与所述电源图案(110)和所述地图案(111)的直流连续性的平面导体(109)；
所述电源图案(110)通过第一电容器(113)连接到所述导体图案(114)，所述地图案(111)通过第二电容器(115)连接到所述导体图案(114)，并且所述导体图案(114)通过第一滤波器(116)连接到所述平面导体(109)。
2、根据权利要求1的印刷电路板，其中所述印刷布线板是多层板，所述平面导体被形成在不同于所述印刷布线板的所述表面的层上，并且其中当从垂直方向透视地观察所述印刷电路板时，所述平面导体被设置为与所述电源端子和所述地端子中的至少一个重叠。
3、根据权利要求1的印刷电路板，其中所述印刷布线板是多层板，所述平面导体被形成在不同于所述印刷布线板的所述表面的层上，并且其中所述平面导体直接位于所述半导体集成电路下方并且大于所述半导体集成电路的外部形状。
4、根据权利要求1的印刷电路板，其中第一滤波器是片状电阻器(216)。
5、根据权利要求1的印刷电路板，其中第一滤波器是片状电容器(309)。
6、根据权利要求1的印刷电路板，其中所述印刷布线板是多层板并且包括地层、电源层和所述平面导体形成于其中的布线层，并且其中所述平面导体通过第二滤波器连接到所述地层和所述电源层中的一个。
7、一种印刷电路板(401)，包含：
半导体集成电路(402)，其具有电源端子(404)和地端子(405)；以及
多层印刷布线板(403)，其表面上安装有所述半导体集成电路(402)，所述多层印刷布线板(403)具有地层、电源层和平面导体形成于其中的布线层，并且在所述表面上具有连接到所述电源端子(404)的电源图案(410)和连接到所述地端子(405)的地图案(411)，
其中所述电源图案(410)通过第一电容器(413)连接到所述平面导体(409)，并且所述地图案(411)通过第二电容器(415)连接到所述平面导体(409)。
8、根据权利要求7的印刷电路板，其中所述平面导体通过第二滤波器(419)连接到所述地层和所述电源层中的一个。
9、一种印刷电路板(601)，包含：
半导体集成电路(602)，其具有电源端子(604)和地端子(605)；以及
多层印刷布线板(603)，其表面上安装有所述半导体集成电路(602)，所述多层印刷布线板具有地层、电源层和平面导体形成于其中的布线层，并且在所述表面上具有连接到所述电源端子(604)的电源图案(610)和连接到地端子(605)的地图案(611)，
其中所述电源图案(610)和所述地图案(611)通过电容器连接，所述电源图案(610)连接到所述电源层，并且所述地图案连接到所述地层。
10、根据权利要求7的印刷电路板，其中所述平面导体通过第二滤波器(619)连接到所述地层和所述电源层中的一个。
11、一种印刷电路板(101)，包含：
半导体集成电路(102)，其具有电源端子(104)和地端子(105)；以及
电源图案(110)，其连接到所述电源端子(104)，
地图案(111)，其连接到所述地端子(105)，
导体图案(114)，
平面导体(109)地；
其中所述电源图案(110)通过第一电容器(113)连接到所述导体图案(114)，所述地图案(111)通过第二电容器(115)连接到所述导体图案(114)，并且所述导体图案(114)通过第一滤波器(116)连接到所述平面导体(109)。

Claims (11)

1、一种印刷电路板(101)，包含：
半导体集成电路(102)，其具有电源端子(104)和地端子(105)；以及
印刷布线板(103)，其表面上安装有所述半导体集成电路(102)，所述印刷布线板(103)在所述表面上具有连接到所述电源端子(104)的电源图案(110)、连接到所述地端子(105)的地图案(111)以及导体图案(114)，
其中所述印刷布线板(103)包括既不连接到所述电源图案(110)也不连接到所述地图案(111)的平面导体(109)；
所述电源图案(110)通过电容器(113)连接到所述导体图案(114)，所述地图案(111)通过电容器(115)连接到所述导体图案(114)，并且所述导体图案(114)通过第一滤波器(116)连接到所述平面导体(109)。
2、根据权利要求1的印刷电路板，其中所述印刷布线板是多层板，所述平面导体被形成在不同于所述印刷布线板的所述表面的层上，并且其中当从垂直方向透视地观察所述印刷电路板时，所述平面导体被设置为与所述电源端子和所述地端子中的至少一个重叠。
3、根据权利要求1的印刷电路板，其中所述印刷布线板是多层板，所述平面导体被形成在不同于所述印刷布线板的所述表面的层上，并且其中所述平面导体直接位于所述半导体集成电路下方并且大于所述半导体集成电路的外部形状。
4、根据权利要求1的印刷电路板，其中第一滤波器是片状电阻器(216)。
5、根据权利要求1的印刷电路板，其中第一滤波器是片状电容器(309)。
6、根据权利要求1的印刷电路板，其中所述印刷布线板是多层板并且包括地层、电源层和所述平面导体形成于其中的布线层，并且其中所述平面导体通过第二滤波器连接到所述地层和所述电源层中的一个。
7、一种印刷电路板(401)，包含：
半导体集成电路(402)，其具有电源端子(404)和地端子(405)；以及
多层印刷布线板(403)，其表面上安装有所述半导体集成电路(402)，所述多层印刷布线板(403)具有地层、电源层和平面导体形成于其中的布线层，并且在所述表面上具有连接到所述电源端子(404)的电源图案(410)和连接到所述地端子(405)的地图案(411)，
其中所述电源图案(410)通过电容器(413)连接到所述平面导体(409)，并且所述地图案(411)通过电容器(415)连接到所述平面导体(409)。
8、根据权利要求7的印刷电路板，其中所述平面导体通过第二滤波器(419)连接到所述地层和所述电源层中的一个。
9、一种印刷电路板(601)，包含：
半导体集成电路(602)，其具有电源端子(604)和地端子(605)；以及
多层印刷布线板(603)，其表面上安装有所述半导体集成电路(602)，所述多层印刷布线板具有地层、电源层和平面导体形成于其中的布线层，并且在所述表面上具有连接到所述电源端子(604)的电源图案(610)和连接到地端子(605)的地图案(611)，
其中所述电源图案(610)和所述地图案(611)通过电容器连接，所述电源图案(610)连接到所述电源层，并且所述地图案连接到所述地层。
10、根据权利要求7的印刷电路板，其中所述平面导体通过第二滤波器(619)连接到所述地层和所述电源层中的一个。
11、一种印刷电路板(101)，包含：
半导体集成电路(102)，其具有电源端子(104)和地端子(105)；以及
电源图案(110)，其连接到所述电源端子(104)，
地图案(111)，其连接到所述地端子(105)，
导体图案(114)，
平面导体(109)，其既不连接到所述电源图案(110)也不连接到所述地图案(111)；
其中所述电源图案(110)通过电容器(113)连接到所述导体图案(114)，所述地图案(111)通过电容器(115)连接到所述导体图案(114)，并且所述导体图案(114)通过第一滤波器(116)连接到所述平面导体(109)。
CN2008800056724A 2007-06-19 2008-06-04 印刷电路板 Expired - Fee Related CN101617570B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007160907 2007-06-19
JP160907/2007 2007-06-19
JP118808/2008 2008-04-30
JP2008118808A JP5354949B2 (ja) 2007-06-19 2008-04-30 プリント回路板
PCT/JP2008/060625 WO2008156014A1 (en) 2007-06-19 2008-06-04 Printed circuit board

Publications (2)

Publication Number Publication Date
CN101617570A true CN101617570A (zh) 2009-12-30
CN101617570B CN101617570B (zh) 2011-04-20

Family

ID=39720193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800056724A Expired - Fee Related CN101617570B (zh) 2007-06-19 2008-06-04 印刷电路板

Country Status (6)

Country Link
US (2) US8174843B2 (zh)
EP (1) EP2160931B1 (zh)
JP (1) JP5354949B2 (zh)
KR (1) KR101106434B1 (zh)
CN (1) CN101617570B (zh)
WO (1) WO2008156014A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103796423A (zh) * 2012-10-30 2014-05-14 飞思卡尔半导体公司 具有减少的电磁辐射的发射的印刷电路板
CN104851862A (zh) * 2014-02-19 2015-08-19 瑞萨电子株式会社 电子设备
CN105493341A (zh) * 2013-09-02 2016-04-13 株式会社村田制作所 隔离器
CN108463048A (zh) * 2017-02-21 2018-08-28 拉碧斯半导体株式会社 基板电路装置
WO2020077821A1 (zh) * 2018-10-17 2020-04-23 广东美的白色家电技术创新中心有限公司 电控组件及电器设备
CN114448374A (zh) * 2020-11-04 2022-05-06 珠海市海米软件技术有限公司 一种滤波电路

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010183042A (ja) * 2009-02-09 2010-08-19 Sony Corp 配線基板
JP4751469B2 (ja) * 2009-12-04 2011-08-17 株式会社東芝 電子機器
JP5240215B2 (ja) * 2010-02-17 2013-07-17 日立電線株式会社 回路基板及びそれを用いた電力変換装置
JP5583081B2 (ja) * 2011-06-13 2014-09-03 三菱電機株式会社 通信用ケーブルのコモンモードインピーダンス安定化治具
JP5904856B2 (ja) 2012-04-23 2016-04-20 キヤノン株式会社 プリント配線板、半導体パッケージ及びプリント回路板
US9226386B2 (en) * 2012-07-13 2015-12-29 Stmicroelectronics S.R.L. Printed circuit board with reduced emission of electro-magnetic radiation
JP6075834B2 (ja) * 2012-08-16 2017-02-08 キヤノン株式会社 プリント回路板
JP6098792B2 (ja) * 2012-10-19 2017-03-22 セイコーエプソン株式会社 容量性負荷駆動回路及び液体噴射装置
US9539390B2 (en) 2012-09-06 2017-01-10 Seiko Epson Corporation Medical instrument
JP6226552B2 (ja) * 2013-05-09 2017-11-08 キヤノン株式会社 プリント回路板及び電子機器
JP6226600B2 (ja) 2013-07-18 2017-11-08 キヤノン株式会社 プリント回路板
US9185794B1 (en) 2013-07-31 2015-11-10 Juniper Networks, Inc. Apparatus and methods for placement of discrete components on internal printed circuit board layers
KR102083488B1 (ko) 2013-09-12 2020-03-02 삼성전자 주식회사 테스트 인터페이스 보드 및 이를 포함하는 테스트 시스템
JP6267326B2 (ja) * 2014-04-21 2018-01-24 株式会社日立製作所 多層プリント基板
KR102166882B1 (ko) * 2014-08-06 2020-10-16 엘지이노텍 주식회사 노이즈 필터
CN108575044B (zh) * 2017-03-13 2023-01-24 富士康(昆山)电脑接插件有限公司 印刷电路板及其组件
JP2019067896A (ja) * 2017-09-29 2019-04-25 日本電産エレシス株式会社 回路基板、および制御装置
CN110602866B (zh) * 2019-08-01 2021-03-09 苏州浪潮智能科技有限公司 一种减少远端参考电源噪声影响信号质量的方法和系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068631A (en) 1990-08-09 1991-11-26 At&T Bell Laboratories Sub power plane to provide EMC filtering for VLSI devices
JP3058121B2 (ja) * 1997-05-19 2000-07-04 日本電気株式会社 プリント基板
JP3610225B2 (ja) * 1998-02-16 2005-01-12 キヤノン株式会社 プリント配線板
JP3925032B2 (ja) * 2000-03-14 2007-06-06 富士ゼロックス株式会社 プリント配線基板
US6937480B2 (en) * 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board
US6870436B2 (en) * 2002-03-11 2005-03-22 Hewlett-Packard Development Company, L.P. Method and apparatus to attenuate power plane noise on a printed circuit board using high ESR capacitors
JP2003297963A (ja) * 2002-04-03 2003-10-17 Matsushita Electric Ind Co Ltd 多層回路基板および電子機器
JP4012040B2 (ja) 2002-10-31 2007-11-21 キヤノン株式会社 センタタップ終端回路及びセンタタップ終端回路を有するプリント配線板
DE102004014439A1 (de) 2004-03-24 2005-07-07 Siemens Ag Schaltkreis-Anordnung und Schaltkreis-Vorrichtung
JP4273098B2 (ja) 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
US7388449B2 (en) 2004-12-10 2008-06-17 Matsushita Electric Industrial Co., Ltd. Radiation noise suppression circuit for differential transmission line
JP2006261470A (ja) 2005-03-18 2006-09-28 Ricoh Co Ltd 多層プリント回路基板
JP4047351B2 (ja) * 2005-12-12 2008-02-13 キヤノン株式会社 多層プリント回路板
JP5284194B2 (ja) 2008-08-07 2013-09-11 キヤノン株式会社 プリント配線板およびプリント回路板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103796423A (zh) * 2012-10-30 2014-05-14 飞思卡尔半导体公司 具有减少的电磁辐射的发射的印刷电路板
CN103796423B (zh) * 2012-10-30 2018-08-24 恩智浦美国有限公司 具有减少的电磁辐射的发射的印刷电路板
CN105493341A (zh) * 2013-09-02 2016-04-13 株式会社村田制作所 隔离器
CN104851862A (zh) * 2014-02-19 2015-08-19 瑞萨电子株式会社 电子设备
CN104851862B (zh) * 2014-02-19 2018-09-07 瑞萨电子株式会社 电子设备
CN108463048A (zh) * 2017-02-21 2018-08-28 拉碧斯半导体株式会社 基板电路装置
CN108463048B (zh) * 2017-02-21 2022-04-15 拉碧斯半导体株式会社 基板电路装置
WO2020077821A1 (zh) * 2018-10-17 2020-04-23 广东美的白色家电技术创新中心有限公司 电控组件及电器设备
US11601047B2 (en) 2018-10-17 2023-03-07 Guangdong Midea White Home Appliance Technology Innovation Center Co., Ltd. Electrical control assembly and electrical device
CN114448374A (zh) * 2020-11-04 2022-05-06 珠海市海米软件技术有限公司 一种滤波电路

Also Published As

Publication number Publication date
US20120147580A1 (en) 2012-06-14
US20100039784A1 (en) 2010-02-18
US8174843B2 (en) 2012-05-08
US9220165B2 (en) 2015-12-22
JP5354949B2 (ja) 2013-11-27
CN101617570B (zh) 2011-04-20
KR101106434B1 (ko) 2012-01-18
WO2008156014A1 (en) 2008-12-24
JP2009027140A (ja) 2009-02-05
EP2160931A1 (en) 2010-03-10
KR20090123985A (ko) 2009-12-02
WO2008156014A4 (en) 2009-03-19
EP2160931B1 (en) 2016-06-01

Similar Documents

Publication Publication Date Title
CN101617570B (zh) 印刷电路板
US8107254B2 (en) Integrating capacitors into vias of printed circuit boards
CN1925720B (zh) 布线基板、电容器
US6985364B2 (en) Voltage converter module
JP2001148325A (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US8492658B2 (en) Laminate capacitor stack inside a printed circuit board for electromagnetic compatibility capacitance
EP2007009A2 (en) Planar emi filter
JP2009194096A (ja) 部品内蔵基板、及びそれを用いた部品パッケージ
JP5190811B2 (ja) 電源モジュール
US8120445B2 (en) Planar EMI filter comprising coreless spiral planar windings
KR101422950B1 (ko) 하나의 권선으로 구현되는 직렬 인덕터 어레이 및 이를 포함하는 필터
JP2011138811A (ja) 電子部品内蔵モジュール
JP2012094816A (ja) 電圧変換モジュール
KR101009152B1 (ko) 인쇄회로기판
US20040263308A1 (en) Inductor formed between two layout layers
KR100669963B1 (ko) 다층배선기판 및 그 제조 방법
JP4453911B2 (ja) 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
WO2021084750A1 (ja) インターポーザ実装基板
KR101883082B1 (ko) 파워 증폭기의 임피던스 매칭 회로
JPWO2023032732A5 (zh)
JP2011138810A (ja) 電子部品内蔵モジュール
JPH10322022A (ja) 多層プリント基板
JP2012146913A (ja) 電圧変換モジュール素子、及び電圧変換モジュール
JP2010177646A (ja) センサ信号処理回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

CF01 Termination of patent right due to non-payment of annual fee