JP2522837B2 - ウエハ・スケ―ル半導体装置 - Google Patents

ウエハ・スケ―ル半導体装置

Info

Publication number
JP2522837B2
JP2522837B2 JP1242674A JP24267489A JP2522837B2 JP 2522837 B2 JP2522837 B2 JP 2522837B2 JP 1242674 A JP1242674 A JP 1242674A JP 24267489 A JP24267489 A JP 24267489A JP 2522837 B2 JP2522837 B2 JP 2522837B2
Authority
JP
Japan
Prior art keywords
wafer
conductor
bonding wire
layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1242674A
Other languages
English (en)
Other versions
JPH03104247A (ja
Inventor
孝章 鈴木
正浩 所
幸弘 野村
武夫 立松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1242674A priority Critical patent/JP2522837B2/ja
Priority to EP90117852A priority patent/EP0418777B1/en
Priority to DE69024146T priority patent/DE69024146T2/de
Priority to KR1019900014750A priority patent/KR930004252B1/ko
Publication of JPH03104247A publication Critical patent/JPH03104247A/ja
Application granted granted Critical
Publication of JP2522837B2 publication Critical patent/JP2522837B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第４〜６図） 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 本発明の一実施例（第１〜３図） 発明の効果 〔概要〕 １枚の半導体ウエハ上に形成された全チップを結合し
て構成されるウエハ・スケール・インテグレーション
（wafer scale integration:WSI）におけるボンディン
グによる配線の信頼性を向上するようにしたウエハ・ス
ケール半導体装置に関し、 ウエハプロセス上のゴミやキズ等の欠陥、工程上のト
ラブル及びボンディングによる配線作業中のトラブルの
影響を受け難くすることができ、特に、ウエハ・スケー
ル・インテグレーションに適用して好適なウエハ・スケ
ール半導体装置を提供することを目的とし、 ウエハ周辺の適所に選択的に形成されてボンディング
・ワイヤの中継点となる金属パッドを表面に有し、かつ
周囲には少なくとも金属膜が存在しないカッティング・
ラインを有するダミー・チップと、前記ウエハ中央の適
所に選択的に配列されて隣接チップとの界面近傍でWCK
ライン及びコマンド・ラインからなるグローバル・ライ
ンがローカル・ラインの通過を可能とするように分断さ
れているリアル・チップと、前記各チップを結ぶボンデ
ィング・ワイヤで構成された電源ラインとを備えたウエ
ハ・スケール半導体装置であって、少なくとも前記ダミ
ー・チップに設けられた前記金属パッドが、ボンディン
グワイヤに接触可能で電気的にフローディングな導体
と、前記導体の下層に形成された絶縁体層と、前記絶縁
体層の下層に前記導体よりも大きく、かつ前記絶縁体層
をエッチングするエッチング材ではエッチングされない
材質で形成され、加えられた衝撃を吸収する緩衝層と、
含んで構成する。
〔産業上の利用分野〕
本発明は、ウエハ・スケール半導体装置に関し、詳し
くは、１枚の半導体ウエハ上に形成された全チップを結
合して構成されるウエハ・スケール・インテグレーショ
ン（wafer scale integration:WSI）の改良に係り、特
に、WSIにおけるボンディングによる配線の信頼性を向
上させるようにしたウエハ・スケール半導体装置に関す
る。
ウエハ・スケール・インテグレーション（WSI）はウ
エハの全領域に回路を集積するものであり、この技術に
ついては次のような利点がある。
どのようなLSI（large scale integrated circui
t）よりも大規模の回路を集積できる。
システムを１枚のウエハ上に集積することによっ
て、回路間の相互配線長が短くなり、信号遅延時間を短
くできる。
組み立て工程削減による実装上の信頼性や欠陥救済
技術によってシステムの信頼性を向上することができ
る。
WSIは基本構成回路を複数接続した繰り返し論理回路
やメモリをモノリシックに構成するのに適している。モ
ノリシックWSIの場合、必ず欠陥部分を含むような幅広
い領域に回路を集積することになるから、冗長構成をも
たせ、欠陥を迂回してシステムを構成する技術が不可欠
である。
〔従来の技術〕
従来のWSIの一種であるウエハ・スケール・メモリで
は、オリエンテーションフラットの方向をＸ方向、それ
に直交する方向をＹ方向とすると、各チップ間のＸ方向
及びＹ方向はローカル・ラインで結合し、入力端から信
号を加えると、該信号は欠陥チップを迂回して良品チッ
プのみをシリアルに通過して出力端に現れるように構成
され、また、更にＹ方向では各チップ列毎にコマンド・
ライン並びにWCKラインからなるグローバル・ライン、V
CCライン、VSSライン・VBBラインなどでパラレルに結合
することが行われている（特公昭58−18778号公報、特
公昭62−6267号各公報参照）。なお、前記各チップ間は
単純にローカル・ラインで結合してあるのではなく、そ
の間に論理回路が介在することは勿論であり、また、欠
陥チップを迂回して良品チップのみをシリアルに結ぶこ
とをスパイラル通路を構成すると称している。
上述したようなウエハ・スケール・メモリでは、ダイ
化された各チップを結合するよりも回路間の相互配線長
が短くなるとは云え、ウエハに形成したアルミニウム
（Al）などを材料とする金属配線でVCCライン及びVSSラ
インなどの電源ラインを構成した場合、その抵抗値はか
なり大きくなってしまうという問題があり、また、ウエ
ハの形状から四隅は止むを得ないとして周辺をＸ方向及
びＹ方向にカッティングすることで略四角形となし、そ
のカッティングされたウエハをキャリヤと呼ばれる基台
にマウントして使用するのであるが、ブレードを入れて
カッティングする領域に問題があり、更にまた、ウエハ
に形成されたAlなどを材料とする配線でグローバル・ラ
インやローカル・ラインを構成した場合、ウエハの周辺
部分において短絡が発生し易いという問題もある。
上記不具合を解消できるものとして本出願人は先に
「ウエハ・スケール・メモリ」（特願昭63−132589号）
を提出した。先願に係るウエハ・スケール・メモリにお
いては、ウエハ周辺の適所に選択的に形成されてボンデ
ィング・ワイヤの中継点となる金属パッドを表面に有
し、かつ周囲には少なくとも金属膜が存在しないカッテ
ィング・ラインを有するダミー・チップと、前記ウエハ
中央の適所に選択的に配列されて隣接チップとの界面近
傍でWCKライン及びコマンド・ラインからなるグローバ
ル・ラインがローカル・ラインの通過を可能とするよう
に分断されているリアル・チップと、前記各チップを結
ぶボンディング・ワイヤで構成された電源ラインとを備
えている。以下、第４、５図を用いて具体的に説明す
る。第４図はウエハ・スケール・メモリの構成するカッ
ティング前におけるウエハの平面図、第５図はキャリア
にマウントするのに適合するように四辺をカッティング
したウエハを示す平面図である。第４図において、１は
ウエハ、1Aはオリエンテーション・フラット、2R1並び
に2R2はリアル・チップ（実働チップ）、2Dはダミー・
チップ、３は金属膜、４はボンディング・ワイヤからな
るVCCライン及びVSSラインである電源ラインをそれぞれ
示している。第４図に示すリアル・チップ2R1、すなわ
ち、右上及び左下間に施すハッチングで表されたチップ
は従来例のものと同じであるが、リアル・チップ2R2、
すなわち、ウエハ１の中央でＸ方向に並び、左上及び右
上間に施すハッチングで表示されたチップは隣接する界
面近傍でグローバル・ラインが分断されているものであ
り、また、ダミー・チップ2Dはボンディング・ワイヤを
中継させるために電気的にフローティング状態にある例
えばAlなどの金属パッドをもち、また、周辺には金属膜
は云うまでもなくパッシベーション膜も除去したカッテ
ィング・ラインを形成したものである。
前記したように、先願に係るウエハ・スケール・メモ
リでは、ウエハ１の周辺にダミー・チップ2Dを形成して
あることから、VCCライン及びVSSラインなどの電源ライ
ン４をボンディング・ワイヤを用いて構成しても、ダミ
ー・チップ2Dを中継点として利用することができ、ロン
グ・ワイヤを必要とする箇所は少なくなる。ところで、
第５図に示すように、オリエンテーション・フラット1A
を上にした場合の左右上隅にはダミー・チップすらショ
ットできない箇所が存在し、そこでは、ある程度のロン
グ・ワイヤを必要とすることになるが、先願では、パタ
ーン焼き付けの際、全チップがオリエンテーション・フ
ラットに近づくようにずらせることでロング・ワイヤを
できる限り短くしている。
第４図及び第５図に示すチップのパターンは、従来に
比較し、オリエンテーション・フラットにかなり近づけ
て形成されている。従って、前記したように、左右上隅
のロング・ワイヤを必要とする箇所であっても従来より
は短くて済み、そして、オリエンテーション・フラット
の反対側をカッティングした後は左右下隅に金属膜３が
残留することはない。また、第５図に示すウエハ１の左
右両端におけるチップ列ではグローバル・ラインGLを分
断したリアル・チップ2R2は使用せず、また、電源ライ
ン４は左右下隅からのみワイヤリングしてあり、これで
全てのロング・ワイヤを回避することができる。
このようなことから、電源ライン４がウエハ１のエッ
ジに在る金属膜３と短絡する虞れは皆無であり、また、
グローバル・ラインGLやローカル・ラインLLが延在して
も、それらがウエハ１の周辺で短絡を発生することはな
くなる。
第６図（ａ）（ｂ）はダミー・チップ2D上に形成さ
れ、ボンディング・ワイヤを中継させるために電気的に
フローティング状態にあるボンディング用金属パッドを
示す図であり、第６図（ａ）はその平面図、第６図
（ｂ）は第６図（ａ）のＸ−Ｘ′矢視断面図である。第
６図（ａ）（ｂ）において、11は例えばSiからなる基
板、12は例えばSiO2からなる絶縁膜、13は例えばAlから
なりボンディング・ワイヤと接触する電気的にフローテ
ィングな導体、14は例えばSiO2からなるボンディング用
パッドを保護する絶縁膜（カバー膜）であり、15はボン
ディング・ワイヤとのコンタクト窓である。
〔発明が解決しようとする課題〕
ところで、先願に係るウエハ・スケール・メモリにあ
っては、第４、５図に示すようにダミー・チップ2Dはウ
エハの周辺部に位置しているため、ウエハプロセス上の
欠陥（ゴミやキズ）、工程上のトラブル及びボンディン
グによる配線作業中のトラブル等の影響を強く受け、第
６図に示すようなボンディング・ワイヤと接触する導体
13と基板11との間の絶縁膜12が破れ易いことが判明し
た。特に、ウエハ・スケール・インテグレーションにお
けるボンディングでは、ウエハを全体として使用するこ
とからダミー・チップ2Dにおける中継点となるパッドの
数が非常に多いため、ボンディングする機会が増え、上
記不具合を助長することになる。
そこで本発明は、ウエハプロセス上のゴミやキズ等の
欠陥、工程上のトラブル及びボンディングによる配線作
業中のトラブルの影響を受け難くすることができ、特
に、ウエハ・スケール・インテグレーションに適用して
好適なウエハ・スケール半導体装置を提供することを目
的としている。
〔課題を解決するための手段〕
本発明によるウエハ・スケール半導体装置は上記目的
達成のため、ウエハ周辺の適所に選択的に形成されてボ
ンディング・ワイヤの中継点となる金属パッドを表面に
有し、かつ周囲には少なくとも金属膜が存在しないカッ
ティング・ラインを有するダミー・チップと、前記ウエ
ハ中央の適所に選択的に配列されて隣接チップとの界面
近傍でWCKライン及びコマンド・ラインからなるグロー
バル・ラインがローカル・ラインの通過を可能とするよ
うに分断されているリアル・チップと、前記各チップを
結ぶボンディング・ワイヤで構成された電源ラインとを
備えたウエハ・スケール半導体装置であって、少なくと
も前記ダミー・チップに設けられた前記金属パッドが、
ボンディングワイヤに接触可能で電気的にフローティン
グな導体と、前記導体の下層に形成された絶縁体層と、
前記絶縁体層の下層に前記導体よりも大きく、かつ前記
絶縁体層をエッチングするエッチング材ではエッチング
されない材質で形成され、加えられた衝撃を吸収する緩
衝層と、を含んで構成されたことを特徴としている。
〔作用〕
本発明では、例えばウエハ・スケール・インテグレー
ションデバイスに適用した場合、ダミー・チップにおけ
る中継点となる金属パッドが、ボンディング・ワイヤに
接触可能で電気的にフローティングな導体と、該導体の
下層に形成された絶縁体層と、絶縁体層の下層に該導体
よりも大きく、かつ絶縁体層をエッチングするエッチン
グ材ではエッチングされない材質で形成された緩衝層と
を含んで構成されている。
したがって、ボンディングの際のダメージにより絶縁
体層が破壊され、電気的に接触するようなことがあって
も、前記緩衝層により衝撃を吸収して緩衝層より下層に
力を伝達しない。また、緩衝層は前記導体に対応して個
々が独立したザブトン構造になっていることから、その
緩衝層が隣の緩衝層に影響を与えることはない。
一方、工程トラブル等でボンディング・ワイヤと接触
する導体の下層の絶縁体層がエッチングされても、その
下層の緩衝層でそのエッチングがストップし、絶縁は保
たれる。
その結果、ボンディングによる配線の信頼性が大幅に
向上する。
〔実施例〕
以下、本発明を図面に基づいて説明する。
第１〜３図は本発明に係るウエハ・スケール半導体装
置の一実施例を示す図であり、本実施例は本発明をウエ
ハ・スケール・インテグレーションにおけるダミー・チ
ップ上に形成されたボンディング用パッドに適用した例
である。本実施例の説明にあたり、第４〜６図に示す先
願と同一構成部分には同一番号を付している。
まず、構成を説明する。第１図（ａ）はボンディング
用金属パッドの構造を示す平面図、第１図（ｂ）は第１
図（ａ）のＹ−Ｙ′矢視断面図であり、第１図（ａ）
（ｂ）において、11は例えばSiからなる基板、12は例え
ばフィールド酸化膜（Field SiO2）からなり、基板11と
の絶縁を目的とする絶縁膜、21は後述する電気的絶縁膜
22をエッチングするエッチャント（エッチング材）では
エッチングされない材質例えばポリシリコン（Poly−S
i）からなり、かつ、ボンディング・ワイヤと接触する
導体13よりは大きくパターニングされ、恰も導体13に対
してザブトン（座蒲団）を敷いたように見えるザブトン
層（緩衝層）、22は例えばSiO2からなる電気的絶縁膜
（絶縁体層）、13は例えばAlからなりボンディング・ワ
イヤと接触する電気的にフローティングな導体、14は例
えばSiO2からなりボンディング用パッドをカバーする絶
縁膜である。
なお、ザブトン層21はボンディング・ワイヤと接触す
る導体13の下部に該導体13に対応する大きさで敷設され
ていればよく、ザブトン層21は該導体13よりは大きくパ
ターニングされることが望ましい。また、ザブトン層21
の材質は本実施例のPoly−Siのように電気的絶縁膜22を
エッチングするエッチャントではエッチングされないも
のが望ましいが、その場合のポリシリコン（Poly−Si）
として導電型か否かは限定されず、全く不純物が導入さ
れていないもの、あるいは抵抗値が異なるものであって
もよい。さらに、電気的絶縁膜22の酸化膜とエッチング
比が違えばよいことから上記Poly−Siに代えて、チタン
ナイトライト（TiN）あるいはチッ化膜（Si3N4）等を用
いてもよい。
また、ボンディング・ワイヤと接触する導体13は本実
施例のようにAl単層でもよいが、Al1層だけでなくアル
ミ・シリコン等を所定の割合で混成したもの、あるいは
Al層の下にPoly−Si層をひいたような２層構造をもつも
のであってもよい。
さらに、第１図のものはカバー膜としてSiO2膜による
１層の絶縁膜14を示す例であるが、カバー膜は必要に応
じて何層重層するようにしてもよく、この例を第２図に
示す。第２図（ａ）はボンディング用金属パッドの構造
を示す平面図、第２図（ｂ）は第２図（ａ）のＺ−Ｚ′
矢視断面図であり、第１図（ａ）（ｂ）と同一構成部分
には同一番号を付している。第２図（ａ）（ｂ）におい
て、SiO2からなる絶縁膜14の上には樹脂コート膜23が形
成され、絶縁膜14及び樹脂コート膜23は基板の電気的な
絶縁と基板の保護を行うとともに、樹脂コート膜23は例
えば水分を内部に侵入させないようにする。なお、24は
樹脂コート層23のコート窓である。
次に、ボンディング用金属パッドの製造方法について
説明する。
まず、第３図（ａ）に示すように、例えば熱酸化によ
りSi基板11を酸化して膜厚が2000Å〜8000ÅのField−S
iO2絶縁膜12を形成する。次いで、第３図（ｂ）に示す
ように、例えばCVD法によりこのField−SiO2絶縁膜12上
に膜厚が1000Å〜4000ÅのPoly−Si 21aを成長させ、第
３図（ｃ）に示すように、例えばRIEによりPoly−Si 21
aにレジストを被せた後、光でパターニングしエッチン
グすることによりボンディング・ワイヤと接触する導体
13より少し大きいザブトン層21を形成する。
次いで、第３図（ｄ）に示すように、例えばCVD法に
より絶縁膜12及びザブトン層21上に膜厚が5000Å〜1000
0Åの電気的絶縁膜22を成長させた後、第３図（ｅ）に
示すように、例えばスパッタ法又は蒸着法によりSiO2 2
2上にボンディング・ワイヤと接触する導体13となる膜
厚が4000Å〜10000ÅのAl層13aを形成する。次いで、第
３図（ｆ）に示すように、例えばレジストによりこのAl
層13aをパターニングし、その後エンチングにより同図
（ｆ）に示すようなパッド構造を有するボンディング・
ワイヤと接触する導体13を形成する。次いで、第３図
（ｇ）に示すように、例えばCVD法により電気的絶縁膜2
2及びボンディング・ワイヤと接触する導体13上に絶縁
膜14となる膜厚が2000Å〜8000ÅのSiO2膜14aを成長さ
せ、第３図（ｈ）に示すように、例えばフォトリソグラ
フィによりSiO2膜14aにレジストを被せた後、これをエ
ッチングしてボンディング・ワイヤ・コンタクト窓15を
形成する。
次いで、第３図（ｉ）に示すように、例えば絶縁膜14
及びボンディング・ワイヤと接触する導体13上に膜厚が
1.0μ〜2.0μの樹脂コート23aをコーティングした後、
フォトレジストでパターニングし、エッチングによりコ
ート窓24を形成することにより、第３図（ｊ）に示すよ
うなボンディング用金属パッド（半導体装置）が完成す
る。なお、第３図（ｊ）において、樹脂コート23aに例
えば所定の感光性の部材を入れておいてコート窓24を形
成するようにしてもよい。
以上述べたように、本実施例では、ボンディング用金
属パッドの構造をボンディング・ワイヤと接触する電気
的にフローティングな導体13と、その導体13の下層に位
置する電気的絶縁膜態22と、その電気的絶縁膜22を介し
て導体13の下層に敷設され、電気的絶縁膜22をエッチン
グするエッチャントではエッチングされない材質（例え
ば、ポリシリコン）をもつザブトン層21とを含むように
形成している。また、このザブトン層21は上記ボンディ
ング・ワイヤと接触する導体13よりは大きくパターニン
グされている。そして、ザブトン層21の下層に基板11と
の絶縁を目的とする絶縁膜12を形成する。
したがって、上記ザブトン層21を絶縁膜22を挟んでボ
ンディング・ワイヤと接触する導体13の下層に設けるこ
とにより、以下のような効果あるいは利点を有する。
（Ｉ）ボンディングの際のダメージにより電気的絶縁膜
22が破壊され、電気的に接触するようなことがあって
も、Poly−Si等からなる柔構造の材質で作られたザブト
ン層21が緩衝層として働き、衝撃を吸収して絶縁膜12よ
り下層に力を伝えない。そのため、電気的絶縁膜22が破
壊された場合にもその破壊による影響はザブトン層21で
食い止められ、また、ザブトン層21は個々が独立したザ
ブトン構造になっていることから、仮に電気的絶縁膜22
が破壊され、ボンディング・ワイヤと接触する導体13と
ザブトン層21が導通することがあっても、そのザブトン
層21は隣のザブトン層21又はボンディング・ワイヤと接
触する導体13に短絡等の悪影響を与えることはない。な
お、ザブトン層21は電気的絶縁膜22と材質又は構造（積
層構造等）が異なるものであれば緩衝層としての効果を
有することから必ずしも柔らかい構造の材質で作製する
必要はない。
（II）また、上記ボンディングの際のダメージによる絶
縁膜22の破壊防止効果の他、プロセス上の欠陥がある場
合にも次のような効果を有する。すなわち、工程トラブ
ル等でボンディング・ワイヤと接触する導体13の下層の
電気的絶縁膜22がエッチングされても、その下層のザブ
トン層21で該エッチングがストップし、ボンディング・
ワイヤと接触する導体13の下の基板11との間の絶縁膜12
は残り絶縁は保たれる。例えば、レジストを塗って絶縁
膜を削る工程の際、レジストに破れ（ピンホール）があ
ったとすると、その箇所がエッチングされてしまう。本
実施例のザブトン層21は上記絶縁膜を形成するときに用
いるエッチャントではエッチングされないような材質を
使用している。したがって、仮にプロセス上の欠陥によ
り、絶縁膜が削れたとしてもザブトン層21の下はエッチ
ングされずに残り、トラブルが未然に防止される。
特に、本実施例のようにダミー・チップ2D上の中継点
となる金属パッドに適用したもののようにパッドの数が
非常に多く、ボンディングの機会が多いWSIに適用した
場合には上記効果（Ｉ）（II）は顕著なものとなり、配
線の信頼性を飛躍的に向上させることが可能になる。
〔発明の効果〕
本発明によれば、ウエハプロセス上のゴミやキズ等の
欠陥、工程上のトラブル及びボンディングによる配線作
業中のトラブルの影響を受け難くすることができ、ウエ
ハ・スケール・インテグレーションの信頼性を大幅に向
上させることができる。
【図面の簡単な説明】
第１〜３図は本発明に係るウエハ・スケール半導体装置
の一実施例を示す図であり、 第１図はそのボンディング用金属パッドの構造を示す
図、 第２図はその樹脂コート膜を有するボンディング用金属
パッドの構造を示す図、 第３図はそのボンディング用金属パッドの製造方法を説
明するための図、 第４〜６図は従来のウエハ・スケール半導体装置を示す
図であり、 第４図はそのウエハの平面図、 第５図はそのカットされたウエハの平面図、 第６図はそのボンディング用金属パッドの構造を示す図
である。 １……ウエハ、 1A……オリエンテーション・フラット、 2R1,2R2……リアル・チップ、 2D……ダミー・チップ、 ３……金属膜、 ４……電源ライン、 11……基板、 12……絶縁膜、 13……ボンディング・ワイヤと接触する導体（導体）、 13a……Al層、 14……絶縁膜、 14……SiO2膜、 15……ボンディング・ワイヤ・コンタクト窓、 21……ザブトン層（緩衝層）、 21a……Poly−Si、 22……電気的絶縁膜（絶縁体層）、 23……樹脂コート膜、 23a……樹脂コート、 24……コート窓。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 立松 武夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭58−115860（ＪＰ，Ａ) 特開 昭59−132156（ＪＰ，Ａ) 特開 昭59−222952（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】ウエハ周辺の適所に選択的に形成されてボ
    ンディング・ワイヤの中継点となる金属パッドを表面に
    有し、かつ周囲には少なくとも金属膜が存在しないカッ
    ティング・ラインを有するダミー・チップと、 前記ウエハ中央の適所に選択的に配列されて隣接チップ
    との界面近傍でWCKライン及びコマンド・ラインからな
    るグローバル・ラインがローカル・ラインの通過を可能
    とするように分断されているリアル・チップと、 前記各チップを結ぶボンディング・ワイヤで構成された
    電源ラインとを備えたウエハ・スケール半導体装置であ
    って、 少なくとも前記ダミー・チップに設けらた前記金属パッ
    ドが、 ボンディングワイヤに接触可能で電気的にフローティン
    グな導体と、 前記導体の下層に形成された絶縁体層と、 前記絶縁体層の下層に前記導体よりも大きく、かつ前記
    絶縁体層をエッチングするエッチング材ではエッチング
    されない材質で形成され、加えられた衝撃を吸収する緩
    衝層と、 を含んで構成されたことを特徴とするウエハ・スケール
    半導体装置。
JP1242674A 1989-09-19 1989-09-19 ウエハ・スケ―ル半導体装置 Expired - Fee Related JP2522837B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1242674A JP2522837B2 (ja) 1989-09-19 1989-09-19 ウエハ・スケ―ル半導体装置
EP90117852A EP0418777B1 (en) 1989-09-19 1990-09-17 Wafer scale semiconductor device
DE69024146T DE69024146T2 (de) 1989-09-19 1990-09-17 Halbleiteranordnung auf Scheibenskala
KR1019900014750A KR930004252B1 (ko) 1989-09-19 1990-09-18 웨이퍼 스케일 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1242674A JP2522837B2 (ja) 1989-09-19 1989-09-19 ウエハ・スケ―ル半導体装置

Publications (2)

Publication Number Publication Date
JPH03104247A JPH03104247A (ja) 1991-05-01
JP2522837B2 true JP2522837B2 (ja) 1996-08-07

Family

ID=17092553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1242674A Expired - Fee Related JP2522837B2 (ja) 1989-09-19 1989-09-19 ウエハ・スケ―ル半導体装置

Country Status (4)

Country Link
EP (1) EP0418777B1 (ja)
JP (1) JP2522837B2 (ja)
KR (1) KR930004252B1 (ja)
DE (1) DE69024146T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316976A (en) * 1992-07-08 1994-05-31 National Semiconductor Corporation Crater prevention technique for semiconductor processing
US5309025A (en) * 1992-07-27 1994-05-03 Sgs-Thomson Microelectronics, Inc. Semiconductor bond pad structure and method
JPH06204284A (ja) * 1993-01-08 1994-07-22 Nec Yamagata Ltd 半導体装置
DE69321106T2 (de) * 1993-06-28 1999-02-25 Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano Integriertes Bauelement mit Mehrschichtmetallisierung und Herstellungsverfahren
EP0637840A1 (en) * 1993-08-05 1995-02-08 AT&T Corp. Integrated circuit with active devices under bond pads
US5965903A (en) * 1995-10-30 1999-10-12 Lucent Technologies Inc. Device and method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2247580A1 (de) * 1972-09-28 1974-04-04 Licentia Gmbh Halbleiteranordnung aus einem metallischen kontaktierungsstreifen
JPS5818778A (ja) * 1981-07-24 1983-02-03 Matsushita Electric Ind Co Ltd パタン認識方式
JPS58115860A (ja) * 1981-12-29 1983-07-09 Fujitsu Ltd 半導体装置
JPS5921034A (ja) * 1982-07-27 1984-02-02 Toshiba Corp 半導体装置
JPS59132156A (ja) * 1983-01-17 1984-07-30 Mitsubishi Electric Corp 半導体装置
JPS59222952A (ja) * 1983-06-01 1984-12-14 Toshiba Corp 半導体装置
FR2547112B1 (fr) * 1983-06-03 1986-11-21 Thomson Csf Procede de realisation d'un circuit hybride et circuit hybride logique ou analogique
JPS626267A (ja) * 1985-07-02 1987-01-13 Ricoh Co Ltd 電子写真用キヤリア
GB2177825B (en) * 1985-07-12 1989-07-26 Anamartic Ltd Control system for chained circuit modules
WO1989012320A1 (en) * 1988-06-01 1989-12-14 Anamartic Limited Wafer scale integrated circuits

Also Published As

Publication number Publication date
EP0418777B1 (en) 1995-12-13
EP0418777A2 (en) 1991-03-27
KR930004252B1 (ko) 1993-05-22
EP0418777A3 (en) 1991-07-31
DE69024146D1 (de) 1996-01-25
DE69024146T2 (de) 1996-05-09
JPH03104247A (ja) 1991-05-01

Similar Documents

Publication Publication Date Title
JP3137565B2 (ja) 集積回路チップ、集積回路チップの形成方法、電子モジュール、および電子モジュールの形成方法
US5288661A (en) Semiconductor device having bonding pad comprising buffer layer
JP2889160B2 (ja) 集積化表面素子間結線を備えた半導体チップおよび電子モジュールとその製作方法
EP1587143A1 (en) Resin sealed semiconductor integrated circuit
JPH09252034A (ja) 半導体ウエハ，半導体装置及び半導体装置の製造方法
JP2948018B2 (ja) 半導体装置およびその製造方法
JP2522837B2 (ja) ウエハ・スケ―ル半導体装置
US4646126A (en) Semiconductor device
US5148249A (en) Semiconductor protection device
CN1213162A (zh) 半导体制造技术中的软钝化层
JP2838933B2 (ja) 樹脂封止型半導体集積回路
KR100200687B1 (ko) 새로운 패드층을 구비하는 반도체장치
JP2937132B2 (ja) 半導体装置
JP3206035B2 (ja) 樹脂封止型半導体装置
JPH0661288A (ja) 半導体集積回路の配線方法
JP2778235B2 (ja) 半導体装置
JPH0574957A (ja) 半導体装置
JPH0719778B2 (ja) 半導体集積回路装置
JP2505003Y2 (ja) 半導体装置
JP2869978B2 (ja) 半導体装置
JPH07312414A (ja) 半導体集積回路装置およびその製造方法
JPH0770601B2 (ja) マスタースライス方式の半導体装置
JPH03280441A (ja) 半導体装置
JPH10154708A (ja) 半導体デバイスのパッド構造
JPH09181113A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees