JPH10154708A - 半導体デバイスのパッド構造 - Google Patents
半導体デバイスのパッド構造Info
- Publication number
- JPH10154708A JPH10154708A JP9164487A JP16448797A JPH10154708A JP H10154708 A JPH10154708 A JP H10154708A JP 9164487 A JP9164487 A JP 9164487A JP 16448797 A JP16448797 A JP 16448797A JP H10154708 A JPH10154708 A JP H10154708A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor device
- insulating film
- wiring
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000004020 conductor Substances 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 239000007769 metal material Substances 0.000 abstract description 6
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 パッド金属が壊れ接続不良が発生したり、金
属材料と周辺部酸化膜との接触界面での接着が悪くなっ
たり、接着されたワイヤと共にパッドが浮き上がるな
ど、半導体デバイスのパッドに発生する問題を解決す
る。 【解決手段】 シリコン基板２３上に複数の膜を積層し
加工して成り、最上部に形成したパッド３１を介して外
部回路と電気的に接続されている半導体デバイスにおい
て、最上層の絶縁膜を含む、前記パッド３１の下方に位
置する少なくとも１層以上の連続する絶縁膜２７、３０
が、その一部において、配線用の導体材料からなるパッ
ドコンタクト２６、２９で連続的に置換されて、前記パ
ッド３１が前記パッドコンタクト２６、２９と電気的に
導通状態にあるようにパッド構造が成されている。
属材料と周辺部酸化膜との接触界面での接着が悪くなっ
たり、接着されたワイヤと共にパッドが浮き上がるな
ど、半導体デバイスのパッドに発生する問題を解決す
る。 【解決手段】 シリコン基板２３上に複数の膜を積層し
加工して成り、最上部に形成したパッド３１を介して外
部回路と電気的に接続されている半導体デバイスにおい
て、最上層の絶縁膜を含む、前記パッド３１の下方に位
置する少なくとも１層以上の連続する絶縁膜２７、３０
が、その一部において、配線用の導体材料からなるパッ
ドコンタクト２６、２９で連続的に置換されて、前記パ
ッド３１が前記パッドコンタクト２６、２９と電気的に
導通状態にあるようにパッド構造が成されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体デバイスのパ
ッド（ＰＡＤ）構造に関する。より詳しくは、半導体デ
バイスを外部の回路と連結させる接続点の役割をする半
導体デバイスのパッド構造に関する。
ッド（ＰＡＤ）構造に関する。より詳しくは、半導体デ
バイスを外部の回路と連結させる接続点の役割をする半
導体デバイスのパッド構造に関する。
【０００２】
【従来の技術】半導体デバイスのウェーハ工程によりウ
ェーハ上に多数のチップが完成されると、このチップは
個々の単位に切断されパッケージ工程により商用の半導
体チップの形態になる。この時、ウェーハ工程ではチッ
プが回路状に完成されると形成されたチップを保護する
ためにウェーハ表面に保護膜を形成させるようになり、
パッケージ工程ではパッドにリード線を取り付けて、そ
れぞれ完成された半導体チップを外部回路と接続するよ
うにする。
ェーハ上に多数のチップが完成されると、このチップは
個々の単位に切断されパッケージ工程により商用の半導
体チップの形態になる。この時、ウェーハ工程ではチッ
プが回路状に完成されると形成されたチップを保護する
ためにウェーハ表面に保護膜を形成させるようになり、
パッケージ工程ではパッドにリード線を取り付けて、そ
れぞれ完成された半導体チップを外部回路と接続するよ
うにする。
【０００３】一方、このような連結のためには、パッド
金属 (Pad Metal)でできているパッドの上に不導体とし
て存在している保護膜を除去して、その位置のパッドが
現れるようにするパッド接続部の形成作業が必要であ
る。従って、完成されたパッド接続部は外部回路と連結
されるためのパッドが現れた部分を有し、その周りは保
護膜の層が形成されたままになっている。
金属 (Pad Metal)でできているパッドの上に不導体とし
て存在している保護膜を除去して、その位置のパッドが
現れるようにするパッド接続部の形成作業が必要であ
る。従って、完成されたパッド接続部は外部回路と連結
されるためのパッドが現れた部分を有し、その周りは保
護膜の層が形成されたままになっている。
【０００４】一般的なパッド構造は、比較的に単純なパ
ターンを持つ広い領域の伝導性金属材料が酸化膜の上に
形成されてできている。この伝導性金属材料により半導
体デバイスのセル（Cell）部や論理回路に電気的な信号
が入出力され、バンプ（Bump）やワイヤ（Wire）をパッ
ケージフレームに固定することによって電気的接続が実
現される。
ターンを持つ広い領域の伝導性金属材料が酸化膜の上に
形成されてできている。この伝導性金属材料により半導
体デバイスのセル（Cell）部や論理回路に電気的な信号
が入出力され、バンプ（Bump）やワイヤ（Wire）をパッ
ケージフレームに固定することによって電気的接続が実
現される。
【０００５】図２は、従来の半導体デバイスでのパッド
及びセル構造の一つの例を示す部分断面図である。
及びセル構造の一つの例を示す部分断面図である。
【０００６】図２を参照すると、まず関心対象の領域が
セル部12とパッド部11に別れている。半導体デバイスの
セル部12にはシリコン基板13を含むいくつかの層にわた
って素子と導体配線14が形成されて回路が構成されてい
る。セル部には導体配線14が形成されているのとは対照
的に、パッド部11は、シリコン基板13の上に形成された
層間絶縁膜または平坦化膜からなる各層から成ってい
る。パッド部は、半導体デバイスに特徴的なこのような
積層構造を有しながら、伝導性配線を隔離する層間絶縁
膜など絶縁層は残して、工程中に形成された伝導性配線
層は除去させることで、その結果シリコン基板13の上に
絶縁膜15だけが積層されるようにし、その絶縁膜の上に
アルミニウムでパッド16を形成してできるものである。
パッド16が形成されるとその上には半導体デバイスを保
護するための保護膜17が形成されパッドがある部分の保
護膜は除去される。この時、パッドを構成するアルミニ
ウムの下部は、パッド周囲のセル部の導体配線に通じて
いる全ての電気信号の入出力からは遮断された状態とな
っている。
セル部12とパッド部11に別れている。半導体デバイスの
セル部12にはシリコン基板13を含むいくつかの層にわた
って素子と導体配線14が形成されて回路が構成されてい
る。セル部には導体配線14が形成されているのとは対照
的に、パッド部11は、シリコン基板13の上に形成された
層間絶縁膜または平坦化膜からなる各層から成ってい
る。パッド部は、半導体デバイスに特徴的なこのような
積層構造を有しながら、伝導性配線を隔離する層間絶縁
膜など絶縁層は残して、工程中に形成された伝導性配線
層は除去させることで、その結果シリコン基板13の上に
絶縁膜15だけが積層されるようにし、その絶縁膜の上に
アルミニウムでパッド16を形成してできるものである。
パッド16が形成されるとその上には半導体デバイスを保
護するための保護膜17が形成されパッドがある部分の保
護膜は除去される。この時、パッドを構成するアルミニ
ウムの下部は、パッド周囲のセル部の導体配線に通じて
いる全ての電気信号の入出力からは遮断された状態とな
っている。
【０００７】一方、半導体デバイスの高集積化傾向によ
り、外部回路と半導体デバイスとの間でデータを入出力
させるために必要なパッドの大きさが次第に小さくなる
一方で、パッドの数は多数必要になってきている。従っ
て、半導体デバイスのパッケージ技術は、ＤＩＰ(Dual
In Line Package)、ＱＦＰ(Quad Flat Package) 、ＰＧ
Ａ(Pin Grid Array)、ＢＧＡ(Ball Grid Array) などに
変遷してきている。
り、外部回路と半導体デバイスとの間でデータを入出力
させるために必要なパッドの大きさが次第に小さくなる
一方で、パッドの数は多数必要になってきている。従っ
て、半導体デバイスのパッケージ技術は、ＤＩＰ(Dual
In Line Package)、ＱＦＰ(Quad Flat Package) 、ＰＧ
Ａ(Pin Grid Array)、ＢＧＡ(Ball Grid Array) などに
変遷してきている。
【０００８】そして、パッケージのフレームと半導体チ
ップのパッドとを連結する方法も、ワイヤボンディング
を用いた形態からバンプを利用した方法に変わり、チッ
プパッドの構造も、チップの縁の部分のみでなく、チッ
プの全面を全て利用するＬＯＣ(Lead On Chip)に変わっ
てきている。
ップのパッドとを連結する方法も、ワイヤボンディング
を用いた形態からバンプを利用した方法に変わり、チッ
プパッドの構造も、チップの縁の部分のみでなく、チッ
プの全面を全て利用するＬＯＣ(Lead On Chip)に変わっ
てきている。
【０００９】しかし、半導体デバイスの高集積化がなさ
れることで、パッドの面積が小さくなり、バンプを使っ
たボンディングやワイヤを用いたボンディングで、パッ
ドを形成する金属材料自体の弱い強度のためパッド金属
が壊れ接続不良が発生する問題（Crack ）があった。
れることで、パッドの面積が小さくなり、バンプを使っ
たボンディングやワイヤを用いたボンディングで、パッ
ドを形成する金属材料自体の弱い強度のためパッド金属
が壊れ接続不良が発生する問題（Crack ）があった。
【００１０】また、金属材料と周辺部酸化膜との接触界
面部位に発生する内部応力差によって、この部位が接触
不良となる問題（Pad Open）がある。さらに、接続工程
時に加えられる外部からの圧力によって、パッドの金属
が半導体チップから取れ接続が切れるか、接着されたワ
イヤと一緒に持ち上げられる問題（Lifting ）が発生し
た。
面部位に発生する内部応力差によって、この部位が接触
不良となる問題（Pad Open）がある。さらに、接続工程
時に加えられる外部からの圧力によって、パッドの金属
が半導体チップから取れ接続が切れるか、接着されたワ
イヤと一緒に持ち上げられる問題（Lifting ）が発生し
た。
【００１１】従来のパッドにおいては、単純に外部とデ
ータ交換する機能の面のみに重点がおかれ、その構造が
自ら半導体デバイスの一部として安定性よく形成される
のではなく、絶縁膜最上層上に、二次的に異質部とし
て、図２に示されるようにデバイス中浅い構造のものと
して形成されていた。このために上記のような種々の問
題が生じていた。
ータ交換する機能の面のみに重点がおかれ、その構造が
自ら半導体デバイスの一部として安定性よく形成される
のではなく、絶縁膜最上層上に、二次的に異質部とし
て、図２に示されるようにデバイス中浅い構造のものと
して形成されていた。このために上記のような種々の問
題が生じていた。
【００１２】
【発明が解決しようとする課題】本発明の目的は、半導
体デバイスにおいて単に入出力電気信号を移送する機能
を担うのみではなく、デバイス内部から又外部から加え
られる種々の環境に対しても安定してその機能を果たし
うる構造を有している、半導体デバイスのパッド構造を
提供することにある。
体デバイスにおいて単に入出力電気信号を移送する機能
を担うのみではなく、デバイス内部から又外部から加え
られる種々の環境に対しても安定してその機能を果たし
うる構造を有している、半導体デバイスのパッド構造を
提供することにある。
【００１３】
【課題を解決するための手段】前記の目的を達成するた
めに本発明による半導体デバイスのパッド構造は、シリ
コン基板上に複数の膜を積層し加工して成り、最上部に
形成したパッドを介して外部回路と電気的に接続されて
いる半導体デバイスにおいて、最上層の絶縁膜を含む、
前記パッドの下方に位置する少なくとも１層以上の連続
する絶縁膜が、その一部において、配線用の導体材料か
らなるパッドコンタクトで連続的に置換されて、前記パ
ッドが前記パッドコンタクトと電気的に導通状態にある
ように成されている。
めに本発明による半導体デバイスのパッド構造は、シリ
コン基板上に複数の膜を積層し加工して成り、最上部に
形成したパッドを介して外部回路と電気的に接続されて
いる半導体デバイスにおいて、最上層の絶縁膜を含む、
前記パッドの下方に位置する少なくとも１層以上の連続
する絶縁膜が、その一部において、配線用の導体材料か
らなるパッドコンタクトで連続的に置換されて、前記パ
ッドが前記パッドコンタクトと電気的に導通状態にある
ように成されている。
【００１４】本発明で用いる配線用の導体材料として
は、一般的にアルミニウムなど、パッドの金属と同一な
材料を用いることが望ましいが、ポリシリコン、タング
ステンシリサイド、チタンシリサイド、モリブデンシリ
サイドなどの導体材料も使用することができる。特に各
材料の間の接着性と温度変化による内部応力差、各層の
形成工程での形成温度などを考慮して、各層の絶縁膜の
一部を置換するパッドコンタクトの導体材料を選択する
ことが必要である。
は、一般的にアルミニウムなど、パッドの金属と同一な
材料を用いることが望ましいが、ポリシリコン、タング
ステンシリサイド、チタンシリサイド、モリブデンシリ
サイドなどの導体材料も使用することができる。特に各
材料の間の接着性と温度変化による内部応力差、各層の
形成工程での形成温度などを考慮して、各層の絶縁膜の
一部を置換するパッドコンタクトの導体材料を選択する
ことが必要である。
【００１５】半導体デバイスのパッド部は、通常、フィ
ールド酸化膜を形成した部分の上に設けられる。シリコ
ン基板の上にフィールド酸化膜を形成して、その上に配
線用の導体材料でできたパッドコンタクトを積み重ねて
いき、最後にパッドと連結して、本発明のパッド構造を
作るのが一般的である。
ールド酸化膜を形成した部分の上に設けられる。シリコ
ン基板の上にフィールド酸化膜を形成して、その上に配
線用の導体材料でできたパッドコンタクトを積み重ねて
いき、最後にパッドと連結して、本発明のパッド構造を
作るのが一般的である。
【００１６】本発明に従うパッド構造においては、パッ
ド部に位置する、半導体デバイスを構成する特定の膜と
その上に形成される全ての絶縁膜をその一部において除
去してウィンドウを形成する。そのウィンドウ部分に
は、配線用の導体材料を用いてパッドコンタクトを形成
して、前記特定の膜以上の膜層においてこれらのパッド
コンタクトが垂直に連結され、最終的にパッドと連結さ
れる。
ド部に位置する、半導体デバイスを構成する特定の膜と
その上に形成される全ての絶縁膜をその一部において除
去してウィンドウを形成する。そのウィンドウ部分に
は、配線用の導体材料を用いてパッドコンタクトを形成
して、前記特定の膜以上の膜層においてこれらのパッド
コンタクトが垂直に連結され、最終的にパッドと連結さ
れる。
【００１７】なお、本発明によるパッド構造は、フィー
ルド酸化膜を除く、パッドの下方に存在する全ての絶縁
膜に前記パッドコンタクトが形成されている構造である
ことが望ましい。
ルド酸化膜を除く、パッドの下方に存在する全ての絶縁
膜に前記パッドコンタクトが形成されている構造である
ことが望ましい。
【００１８】また、前記のパッドコンタクトによる絶縁
膜の置換は、フォトリソグラフィを利用して前記絶縁膜
の一部にウィンドウを形成し、前記ウィンドウに前記配
線用の導体材料を充填して成されていることが望まし
い。
膜の置換は、フォトリソグラフィを利用して前記絶縁膜
の一部にウィンドウを形成し、前記ウィンドウに前記配
線用の導体材料を充填して成されていることが望まし
い。
【００１９】
【発明の実施の形態】以下、本発明の具体的な実施例を
添付した図を参照しながら詳細に説明する。
添付した図を参照しながら詳細に説明する。
【００２０】図１は、本発明の一つの実施例による半導
体デバイスのパッド及びセル構造を示す部分断面図であ
る。
体デバイスのパッド及びセル構造を示す部分断面図であ
る。
【００２１】本図で中間部分のいくつかの層は省略して
表している。その形成の過程を調べてみると、シリコン
基板23の上のパッド部21にフィールド酸化膜24が形成さ
れ、セル部22には第１導体配線25が形成される。導体配
線はウェーハの全面に導体膜を形成してフォトリソグラ
フィを利用して、部分的にエッチングして配線パターン
を形成させたものである。この時、第１導体配線25と同
時にパッド部21には、第１導体配線25とは分離された第
１パッドコンタクト26が形成される。
表している。その形成の過程を調べてみると、シリコン
基板23の上のパッド部21にフィールド酸化膜24が形成さ
れ、セル部22には第１導体配線25が形成される。導体配
線はウェーハの全面に導体膜を形成してフォトリソグラ
フィを利用して、部分的にエッチングして配線パターン
を形成させたものである。この時、第１導体配線25と同
時にパッド部21には、第１導体配線25とは分離された第
１パッドコンタクト26が形成される。
【００２２】そして、その上に第１絶縁膜27が積層さ
れ、この絶縁膜のパッド部にはウィンドウが形成され
る。また、セル部の第１絶縁膜27上にはさらに第２導体
配線28が形成され、ウィンドウが形成された前記パッド
部には導体材料が充填されることにより第２パッドコン
タクト29が形成される。
れ、この絶縁膜のパッド部にはウィンドウが形成され
る。また、セル部の第１絶縁膜27上にはさらに第２導体
配線28が形成され、ウィンドウが形成された前記パッド
部には導体材料が充填されることにより第２パッドコン
タクト29が形成される。
【００２３】同様にして第２絶縁膜30が形成され、続い
て導体配線及びパッドコンタクトと絶縁膜が交替で繰り
返し形成された後、最上層の導体配線の積層部としてパ
ッド金属を用いてパッド31が形成される。
て導体配線及びパッドコンタクトと絶縁膜が交替で繰り
返し形成された後、最上層の導体配線の積層部としてパ
ッド金属を用いてパッド31が形成される。
【００２４】従って、第１パッドコンタクトと第２パッ
ドコンタクト、さらにそれに続く第２パッドコンタクト
と第３パッドコンタクトは直接連結され、各絶縁膜に形
成されるウィンドウは一種のコンタクトホールといえ
る。通常のコンタクトは、下層の回路や素子と上層の回
路を連結して、全体として集積回路を構成するようにす
るものである。これに対し、ウィンドウを充填して形成
される本発明によるパッドコンタクトは、絶縁層を貫通
するように、上下に隣接して位置するパッドコンタクト
又はパッドを相互に連結して形成された、言ってみれば
パッドコラム(padcollum)を成すものである。このよう
にして深いパッド構造が形成される。
ドコンタクト、さらにそれに続く第２パッドコンタクト
と第３パッドコンタクトは直接連結され、各絶縁膜に形
成されるウィンドウは一種のコンタクトホールといえ
る。通常のコンタクトは、下層の回路や素子と上層の回
路を連結して、全体として集積回路を構成するようにす
るものである。これに対し、ウィンドウを充填して形成
される本発明によるパッドコンタクトは、絶縁層を貫通
するように、上下に隣接して位置するパッドコンタクト
又はパッドを相互に連結して形成された、言ってみれば
パッドコラム(padcollum)を成すものである。このよう
にして深いパッド構造が形成される。
【００２５】一方、この際積層される各パッドコンタク
トは、各絶縁膜から形成された、電気的に絶縁されたウ
ィンドウを充填する方式で形成される。従って、パッド
は別として、各層でなされるパッドコンタクトはセル部
の導体配線とは連結されず、セル部の配線を通っている
全ての電気的信号の入出力からは分離されている。結
局、従来の半導体デバイスと回路構成上の差はなくなる
ことになる。
トは、各絶縁膜から形成された、電気的に絶縁されたウ
ィンドウを充填する方式で形成される。従って、パッド
は別として、各層でなされるパッドコンタクトはセル部
の導体配線とは連結されず、セル部の配線を通っている
全ての電気的信号の入出力からは分離されている。結
局、従来の半導体デバイスと回路構成上の差はなくなる
ことになる。
【００２６】
【発明の効果】本発明によるパッド部は、半導体デバイ
スを形成している複数の膜の層に及ぶ深いパッド構造を
有している。このため本発明によれば、従来のパッド構
造を用いた際に発生していた種々の問題点の発生を抑え
ることができる。すなわち、半導体チップをパッケージ
のフレームと連結させる際にパッド金属が壊れ接続不良
が発生したり、金属材料と周辺部の酸化膜との接触界面
において接触が悪くなったり、パッドが接着されたワイ
ヤと共に持ち上げられるなどの問題の発生を抑えること
ができる。従って、製品の安定性を高めて不良を減らす
効果がある。
スを形成している複数の膜の層に及ぶ深いパッド構造を
有している。このため本発明によれば、従来のパッド構
造を用いた際に発生していた種々の問題点の発生を抑え
ることができる。すなわち、半導体チップをパッケージ
のフレームと連結させる際にパッド金属が壊れ接続不良
が発生したり、金属材料と周辺部の酸化膜との接触界面
において接触が悪くなったり、パッドが接着されたワイ
ヤと共に持ち上げられるなどの問題の発生を抑えること
ができる。従って、製品の安定性を高めて不良を減らす
効果がある。
【図１】本発明の一実施例による半導体デバイスのパッ
ド及びセル構造を示す部分断面図である。
ド及びセル構造を示す部分断面図である。
【図２】従来の半導体デバイスにおけるパッド及びセル
構造を示す部分断面図である。
構造を示す部分断面図である。
２１ パッド部 ２２ セル部 ２３ シリコン基板 ２４ フィールド酸化膜 ２５ 第１導体配線 ２６ 第１パッドコンタクト ２７ 第１絶縁膜 ２８ 第２導体配線 ２９ 第２パッドコンタクト ３０ 第２絶縁膜 ３１ パッド
Claims (6)
- 【請求項１】 シリコン基板上に複数の膜を積層し加工
して成り、最上部に形成したパッドを介して外部回路と
電気的に接続されている半導体デバイスにおいて、 最上層の絶縁膜を含む、前記パッドの下方に位置する少
なくとも１層以上の連続する絶縁膜が、その一部におい
て、配線用の導体材料からなるパッドコンタクトで連続
的に置換されて、前記パッドが前記パッドコンタクトと
電気的に導通状態にあるように成されている半導体デバ
イスのパッド構造。 - 【請求項２】 前記配線用の導体材料が前記パッドを成
す材料と同一である、請求項１に記載のパッド構造。 - 【請求項３】 前記パッドコンタクトが、アルミニウ
ム、ポリシリコン、タングステンシリサイド、チタンシ
リサイド、又はモリブデンシリサイドのいずれかから成
る、請求項１に記載のパッド構造。 - 【請求項４】 前記シリコン基板の上表面にフィールド
酸化膜が形成されている、請求項１に記載のパッド構
造。 - 【請求項５】 前記フィールド酸化膜を除く、前記パッ
ドの下方に存在する全ての絶縁膜に前記パッドコンタク
トが形成されている、請求項４に記載のパッド構造。 - 【請求項６】 前記パッドコンタクトによる絶縁膜の置
換が、フォトリソグラフィを利用して前記絶縁膜の一部
にウィンドウを形成し、前記ウィンドウに前記配線用の
導体材料を充填して成されている、請求項１に記載のパ
ッド構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055035A KR19980036467A (ko) | 1996-11-18 | 1996-11-18 | 반도체장치의 패드(pad)구조 |
| KR1996-55035 | 1996-11-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10154708A true JPH10154708A (ja) | 1998-06-09 |
Family
ID=19482297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9164487A Pending JPH10154708A (ja) | 1996-11-18 | 1997-06-20 | 半導体デバイスのパッド構造 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH10154708A (ja) |
| KR (1) | KR19980036467A (ja) |
| TW (1) | TW366580B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100313530B1 (ko) * | 1999-12-02 | 2001-11-07 | 박종섭 | 반도체 소자의 패드 형성방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075290A (en) * | 1998-02-26 | 2000-06-13 | National Semiconductor Corporation | Surface mount die: wafer level chip-scale package and process for making the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267729A (ja) * | 1988-09-01 | 1990-03-07 | Seiko Epson Corp | 半導体装置 |
-
1996
- 1996-11-18 KR KR1019960055035A patent/KR19980036467A/ko not_active IP Right Cessation
-
1997
- 1997-05-24 TW TW086107044A patent/TW366580B/zh active
- 1997-06-20 JP JP9164487A patent/JPH10154708A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0267729A (ja) * | 1988-09-01 | 1990-03-07 | Seiko Epson Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100313530B1 (ko) * | 1999-12-02 | 2001-11-07 | 박종섭 | 반도체 소자의 패드 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980036467A (ko) | 1998-08-05 |
| TW366580B (en) | 1999-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100329407B1 (ko) | 반도체 소자의 전극 구조 | |
| US5502337A (en) | Semiconductor device structure including multiple interconnection layers with interlayer insulating films | |
| US6614091B1 (en) | Semiconductor device having a wire bond pad and method therefor | |
| US6313537B1 (en) | Semiconductor device having multi-layered pad and a manufacturing method thereof | |
| US7241636B2 (en) | Method and apparatus for providing structural support for interconnect pad while allowing signal conductance | |
| US7646087B2 (en) | Multiple-dies semiconductor device with redistributed layer pads | |
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| US7812457B2 (en) | Semiconductor device and semiconductor wafer and a method for manufacturing the same | |
| US7915744B2 (en) | Bond pad structures and semiconductor devices using the same | |
| US7470994B2 (en) | Bonding pad structure and method for making the same | |
| JP3898350B2 (ja) | 半導体装置 | |
| US7531903B2 (en) | Interconnection structure used in a pad region of a semiconductor substrate | |
| US20070090402A1 (en) | Bond pad structure | |
| US5463255A (en) | Semiconductor integrated circuit device having an electrode pad including an extended wire bonding portion | |
| US20020180056A1 (en) | Bonding pad structure | |
| US6762499B2 (en) | Semiconductor integrated device | |
| US6459154B2 (en) | Bonding pad structure of a semiconductor device and method of fabricating the same | |
| KR100567225B1 (ko) | 칩 패드가 셀 영역 위에 형성된 집적회로 칩과 그 제조방법 및 멀티 칩 패키지 | |
| JPH10154708A (ja) | 半導体デバイスのパッド構造 | |
| US7091613B1 (en) | Elongated bonding pad for wire bonding and sort probing | |
| JP2822996B2 (ja) | 半導体装置 | |
| KR20000002910A (ko) | 페리-비아 구조를 갖는 반도체 칩 | |
| JP3961125B2 (ja) | 半導体装置 | |
| KR20020024940A (ko) | 금속패드 및 그의 제조 방법 | |
| KR20040023311A (ko) | 반도체 소자의 패드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |