JP3961125B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3961125B2 JP3961125B2 JP27477198A JP27477198A JP3961125B2 JP 3961125 B2 JP3961125 B2 JP 3961125B2 JP 27477198 A JP27477198 A JP 27477198A JP 27477198 A JP27477198 A JP 27477198A JP 3961125 B2 JP3961125 B2 JP 3961125B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- film
- metal wiring
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の構造に係り、特にボンディングパット下の素子構造に関するものである。
【０００２】
【従来の技術】
半導体集積回路においてボンディングパッド下に入力や出力となる素子を形成することは、半導体装置の面積縮小および製造コスト削減を行う上で優れている。しかしながら、そのボンディングパッド下に素子を形成する上で、問題となるのは、ボンディング工程への影響、外部パッケージからの応力とともに、ボンディング工程でのストレスなどである。
【０００３】
半導体集積回路が形成された半導体基板のパッケージングでは、半導体集積回路と外部電極との接続に相応のボンディング強度を必要とするため、加圧や超音波等のストレスをボンディングパッドに対して与えている。それらのストレスはボンディングパッド下でのクラック等を発生させるためにボンディングパッド下の素子形成の実現に対し、大きな課題となっている。
【０００４】
パッケージング形態の一つに、ボンディングパッド上に突起状のバンプ電極を形成し、半導体集積回路が形成された半導体基板と相対する基板・フィルムキャリア・リードフレーム等を接続する技術がある。
図５はかかる従来のバンプ電極によるボンディング工程の説明図である。
半導体基板５００に形成されるボンディングパッド５０５上のバンプ電極５０１の製造方法には、電気メッキ方式やボールボンド方式等がある。特に電気メッキ方式は、バンプ電極のファインピッチ形成や大量生産性に優れ、現在、金バンプ電極に代表されるバンプ形成技術の主流となっている。
【０００５】
半導体集積回路に形成したバンプ電極５０１とフィルムキャリア５０２とは、フィルムキャリア５０２に接続されたリード５０３とバンプ電極５０１を圧着させることにより接続される。リード５０３とバンプ電極５０１を圧着させる工程では数百度程度の温度のボンディングツール５０４で、リード５０３とバンプ電極５０１の接合面に対し１０数ｋｇ／ｃｍ2 程度の加圧力で圧着を行う。
【０００６】
リード５０３が接合しているフィルムキャリア５０２は、バンプ電極５０１上面より上方の位置にあるため、リードを屈曲させバンプ電極５０１上面へ密着させる圧力が必要となり、また、リード５０３は通常錫等で被膜されており、バンプ電極５０１と錫等で被膜されたリード５０３との接合強度を得るために２００℃〜４００℃程度の加熱が必要となる。ここで示したこのパッケージング形態でのボンディングパッド５０５下の素子形成は、バンプ電極５０１を介しているため半導体基板５００側へのストレスが小さく、現在主流になりつつある。
【０００７】
図６は従来の半導体装置の断面図（ＭＯＳ構造については省略）である。
この図を用いてボンディングパッド下の構造について説明する。
半導体基板６００上にＭＯＳ構造を形成するために、不純物を拡散した拡散層、ゲート酸化膜、およびＭＯＳ構造のゲートとなる多結晶シリコン膜等からなる導電膜で形成された、ＭＯＳ構造による素子領域６０１と、フィールド酸化膜６０２を形成する。
【０００８】
そして、半導体基板６００上に形成されたＭＯＳ構造による素子領域６０１上に第１の層間絶縁膜６０３、第１の配線層となる第１メタル６０４、第２の層間絶縁膜６０５および第２の配線層となる第２メタル６０６の順で形成する。第２メタル６０６が最上層の配線層となる場合は、この第２メタル６０６によりボンディングパッドが形成される。
【０００９】
さらに、第２メタル６０６形成後の半導体基板６００上は、半導体回路の保護のためボンディングパッド部のみが開口された窒化膜等の表面保護膜６０７が形成される。ボンディングパッド下の素子領域６０１の出力あるいは入力端子は第１の層間絶縁膜６０３の開口部６０９を介し第１メタル６０４へと接続され、次に、第２の層間絶縁膜６０５の開口部６０８を介し、ボンディングパッドである第２メタル６０６へと接続される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記した従来の半導体装置の構造によると、リードをバンプ電極に圧着させる時の加圧により、半導体基板のバンプ電極下の第２の層間絶縁膜の開口部である第２メタルと第１メタルとの接合部に、応力が集中する傾向がある。前記第２メタルと第１メタルの接合部に集中した応力は、その接合部と接合部直下の第１の層間絶縁膜で緩和しきれずに、金属配線とシリコン酸化膜等からなる層間絶縁膜の弾性限界の違いから、第１の層間絶縁膜の塑性変形となるクラック等の不良を引き起こす。この不良は、第２金属配線層と素子または基板とを十分に電気的に分離する機能を不可能にして、短絡等の素子の動作に致命的な不良を引き起こす。
【００１１】
本発明は、上記問題点を除去し、リードをバンプ電極に圧着させる時の加圧によるクラックの発生について、クラックの発生領域の下方向への拡散を導電体膜で防止するとともに、近傍の素子領域との短絡等による不良を確実に抑えることができる半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体装置において、半導体基板表面に形成されるフィールド酸化膜と、このフィールド酸化膜上に形成される第１の層間絶縁膜と、この第１の層間絶縁膜上に形成される第１の金属配線と、この第１の金属配線上に形成される第２の層間絶縁膜の接続口で接続されるボンディングパッドとなる第２の金属配線とを少なくとも含んでなるパッド部と、前記第２の層間絶縁膜の接続口下方のフィールド酸化膜上に半導体基板上に形成される素子領域と隔離して設けられる導電体膜を有し、この導電体膜と前記第１の金属配線とが接続される第１の層間絶縁膜の長方形の形状をなす所望の寸法の接続口を、前記第２の層間絶縁膜の接続口下方の第１の層間絶縁膜の領域から近傍の素子領域方向に位置し、しかもこの素子領域方向に長手方向に直交させて配置するようにしたものである。
【００１３】
〔２〕半導体装置において、半導体基板表面に形成されるフィールド酸化膜と、このフィールド酸化膜上に形成される第１の層間絶縁膜と、この第１の層間絶縁膜上に形成される第１の金属配線と、この第１の金属配線上に形成される第２の層間絶縁膜の接続口で接続されるボンディングパッドとなる第２の金属配線とを少なくとも含んでなるパッド部と、前記第２の層間絶縁膜の接続口下方のフィールド酸化膜上に半導体基板上に形成される素子領域と隔離して設けられる導電体膜を有し、前記第１の金属配線と前記導電体膜とを接続する複数の接続口を、前記第２の層間絶縁膜の接続口の下方に位置する前記第１の層間絶縁膜には配置せず、前記第２の層間絶縁膜の接続口の周辺領域の下方に位置する前記第１の層間絶縁膜に配置するようにしたものである。
【００１４】
〔３〕半導体装置において、半導体基板表面に形成されるフィールド酸化膜と、このフィールド酸化膜上に形成される第１の層間絶縁膜と、この第１の層間絶縁膜上に形成される第１の金属配線と、この第１の金属配線上に形成される第２の層間絶縁膜の接続口で接続されるボンディングパッドとなる第２の金属配線とを少なくとも含んでなるパッド部と、前記第２の層間絶縁膜の接続口下方のフィールド酸化膜上に半導体基板上に形成される素子領域と隔離して設けられる導電体膜を有し、前記第２の層間絶縁膜の接続口下方の領域周辺を第２の層間絶縁膜の接続口下方に形成された導電体膜と第１の金属配線に達する第１の層間絶縁膜の接続口で四角に囲む形状にするようにしたものである。
【００１５】
〔４〕半導体装置において、半導体基板表面に形成されるフィールド酸化膜と、このフィールド酸化膜上に形成される第１の層間絶縁膜と、この第１の層間絶縁膜上に形成される第１の金属配線と、この第１の金属配線上に形成される第２の層間絶縁膜の接続口で接続されるボンディングパッドとなる第２の金属配線とを少なくとも含んでなるパッド部と、前記第２の層間絶縁膜の接続口下方のフィールド酸化膜上に半導体基板上に形成される素子領域と隔離して設けられるとともに、複数の凹部あるいは孔を微小間隔で形成した導電体膜を具備するようにしたものである。
【００１６】
〔５〕上記〔１〕、〔２〕、〔３〕又は〔４〕記載の半導体装置において、前記導電体膜は、多結晶シリコン膜、高融点金属シリサイド膜、高融点金属ポリサイド膜または金属膜からなるようにしたものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
図１は本発明の第１実施例を示す半導体装置の構成図であり、図１（ａ）はその半導体装置の平面図、図１（ｂ）はその半導体装置の断面図である。
これらの図に示すように、半導体基板１０９上のボンディングパッド部において、ボンディングパッドとなる第２の金属配線１０１と、第１の金属配線１０２が第２の層間絶縁膜１０３の接続口（開口部）１０４を介し接続される。
【００１８】
半導体基板１０９上のフィールド酸化膜１１０上には、素子と接続されていない多結晶シリコン膜１０５を第２の層間絶縁膜１０３の開口部１０４下方に設置し、第１の層間絶縁膜１０６の開口部１０７を介し、第１の金属配線１０２と多結晶シリコン膜１０５とを接続させる。開口部１０７は開口部１０４から近傍の素子領域１０８の方向に長辺方向を直交させ、開口部１０４と近傍の素子領域１０８間に設置する。開口部１０７の長辺方向の寸法は、第１の層間絶縁膜１０６にクラックが発生した場合の拡散する可能性に相応した寸法を必要とする。
【００１９】
以下、この半導体装置の動作について説明する。
上記したようにボンディングにより発生する、第２の層間絶縁膜１０３の開口部１０４下方の第１の層間絶縁膜１０６のクラックは下方への拡散が多結晶シリコン膜１０５で抑制される。また、基板表面と水平方向の特に短絡の可能性がある素子等が存在する方向へのクラックの拡散についても、第１の金属配線１０２と多結晶シリコン膜１０５との接続部となる第１の層間絶縁膜１０６の開口部１０７で確実に抑制することが可能となる。
【００２０】
このように、第１実施例によれば、第１の層間絶縁膜１０６のクラックの発生について、クラックの発生領域の下方向への拡散を多結晶シリコン膜１０５で防止し、半導体基板１０９表面と水平方向の拡散は、短絡の可能性のある近傍の素子領域１０８方向の、素子とクラック発生領域の間に第１の金属配線１０２と多結晶シリコン膜１０５との接続部となる第１の層間絶縁膜１０６の開口部１０７を連続的に設置することで、防止することができる。
【００２１】
そのため近傍の素子領域との短絡等による不良を確実に抑えることができる。
次に、本発明の第２実施例について説明する。
図２は本発明の第２実施例を示す半導体装置の構成図であり、図２（ａ）はその半導体装置の平面図、図２（ｂ）はその半導体装置の断面図である。
ボンディングパッドとなる第２の金属配線２０１と第１の金属配線２０２の接続部である第２の層間絶縁膜２０３の開口部２０４下方に多結晶シリコン膜２０５を設置した構造において、第１の金属配線２０２と多結晶シリコン膜２０５とを接続させる第１の層間絶縁膜２０６の開口部２０７を開口部２０４下方への設置を避けて、開口部２０４の周辺部に可能な限り多く配置する。なお、２０８はフィールド酸化膜、２０９は半導体基板である。
【００２２】
以下、この半導体装置の動作について説明する。
上記したようにボンディングにより発生する、第２の層間絶縁膜２０３の開口部２０４下方の第１の層間絶縁膜２０６のクラックは、下方への拡散が多結晶シリコン膜２０５で抑制され、また半導体基板２０９表面と水平方向への拡散も、第１の金属配線２０２と多結晶シリコン膜２０５との接続部となる第１の層間絶縁膜２０６の開口部２０７で抑制される。
【００２３】
第１の層間絶縁膜２０６のクラックが大面積に及んだ場合、クラック発生領域を起点として、密着強度が低下する可能性があり、ボンディングパッド部でのそのような密着強度の低下は、リード接続後のリードの引っ張り強度への影響等信頼性上問題となるが、第２実施例では第１実施例の効果である、多結晶シリコン膜２０５より下方向への該不良の拡散や基板表面に対し水平方向への該不良の拡散を抑制するという効果に加えて、多結晶シリコン膜２０５と第１の金属配線２０２の接続部となる第１の層間絶縁膜２０６の開口部２０７を、クラック発生領域に多数配置していることにより、密着強度不足を補うことができる。
【００２４】
次に、本発明の第３実施例について説明する。
図３は本発明の第３実施例を示す半導体装置の構成図であり、図３（ａ）はその半導体装置の平面図、図３（ｂ）はその半導体装置の断面図である。
ボンディングパッドとなる第２の金属配線３０１と第１の金属配線３０２の接続部である第２の層間絶縁膜３０３の開口部３０４下方に多結晶シリコン膜３０５を配置した構造において、第１の金属配線３０２と多結晶シリコン膜３０５とを接続させる第１の層間絶縁膜３０６の開口部３０７を開口部３０４から最適な距離で配置し、開口部３０４の周囲を囲むように構成する。なお、３０８はフィールド酸化膜、３０９は半導体基板である。
【００２５】
以下、この半導体装置の動作について説明する。
上記したようにボンディングにより発生する、第２の層間絶縁膜３０３の開口部３０４直下の第１の層間絶縁膜３０６のクラックは、下方への拡散が多結晶シリコン膜３０５で抑制される。またクラックが発生する領域を開口部３０７で完全に囲むことにより半導体基板３０９表面と水平方向へのクラックの拡散についても、確実に抑制することが可能となる。
【００２６】
このように、クラックにより短絡の可能性のある近傍の素子方向については、寸法縮小が見込まれるが、それ以外の方向については面積の縮小はない。第２実施例によれば、第１の層間絶縁膜のクラックの周辺への拡散を防止するためには相応の面積が必要となるが、第３実施例では、クラック発生箇所である開口部３０４を最適な距離で開口部３０７により囲むことによって、周辺の素子との短絡等による不良を確実に抑える効果を最小面積で得ることができる。
【００２７】
次に、本発明の第４実施例について説明する。
図４は本発明の第４実施例を示す半導体装置の構成図であり、図４（ａ）はその半導体装置の平面図、図４（ｂ）はその半導体装置の断面図である。
これらの図に示すように、半導体基板４０８上のボンディングパッド部において、ボンディングパッドとなる第２の金属配線４０１と、第１の金属配線４０４が第２の層間絶縁膜４０３の開口部４０２を介し接続される。
【００２８】
半導体基板４０８上のフィールド酸化膜４０７上には他の素子あるいは、他の配線と接続しない多結晶シリコン膜４０６を微細加工技術により微小な孔４０９を適当な間隔で多数形成した構成とし、開口部４０２下方に配置されるよう設置する。ここで、微小な孔４０９を形成する適当な間隔とは、微細加工技術で得られる最小寸法が望ましい。微細加工技術多結晶シリコン膜４０６上に第１の層間絶縁膜４０５が配置され、多結晶シリコン膜４０６と第１の金属配線４０４を分離するようにしている。上記微小間隔で配置される微小な孔４０９に代えて、微小間隔で配置される複数の凹部としてもよい。
【００２９】
以下、この半導体装置の動作について説明する。
多結晶シリコン膜４０６に微小な孔４０９を多数形成したことにより、多結晶シリコン膜４０６は微小な孔４０９の形成を施さない膜に比べ、加えられた応力に対しての弾性限界が低下し、応力を緩和しようとするクラックが発生し易くなる。多結晶シリコン膜４０６の弾性限界を第１の層間絶縁膜４０５の弾性限界より低下させることにより、多結晶シリコン膜４０６でのクラックを促進させ、パッケージング工程でのバンプ電極とリードの圧着時の加圧による第２の層間絶縁膜４０４の開口部４０２に集中した応力を緩和させる。多結晶シリコン膜４０６でクラックを促進させることで、第１の層間絶縁膜４０５のクラックの発生を防止する。
【００３０】
このように、第１の金属配線４０４あるいは他の素子と絶縁されている多結晶シリコン膜４０６のクラックによる応力緩和を行い、微小な孔４０９を形成した多結晶シリコン膜４０６を緩衝材として使用することで、第１の層間絶縁膜４０５のクラックの防止が可能となり、第１の金属配線４０４と半導体基板４０８との短絡等の不良を防止することができる。
【００３１】
さらに、本発明は以下のような利用形態を有する。
上記実施例では半導体基板のパッケージ形態の説明として、バンプ電極、テープキャリアおよびリードフレームを含む技術を用いたが、第２の層間絶縁膜の接続口を有し、第１の金属配線下の第１の層間絶縁膜への影響の可能性がある他のパッケージ形態でも適用可能である。
【００３２】
第１実施例から第３実施例ではフィールド酸化膜上の多結晶シリコン膜を用いてクラックの下方向への拡散防止を説明したが、半導体基板上に形成可能な、層間絶縁膜より弾性限界の大きい材質であれば、多結晶シリコン膜の代替として他の材質を用いることも可能である。
第４実施例ではフィールド酸化膜上の多結晶シリコン膜を応力の緩衝材として説明したが、所望の形状を形成可能な材質であれば、多結晶シリコン膜の代替として他の材質を用いることも可能である。例えば、高融点金属シリサイド膜、高融点金属ポリサイド膜または金属膜を用いることができる。
【００３３】
上記実施例では２層金属配線を例に説明したが、３層金属配線以上においても同じ効果が得られることは明らかである。
上記実施例ではボンディングパッド下の素子としてＭＯＳを用いて説明したが、バイポーラ等の他の素子を使用しても同じ効果が得られる。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００３４】
【発明の効果】
以上、詳細に説明したように、本発明によれば、次のような効果を奏することができる。
（Ａ）第１の層間絶縁膜のクラックの発生について、クラックの発生領域の下方向への拡散を導電体膜（多結晶シリコン膜）で防止し、基板表面と水平方向の拡散は、短絡の可能性のある近傍の素子領域方向の、素子領域とクラック発生領域の間に第１の金属配線と導電体膜との接続部となる第１の層間絶縁膜の開口部を連続的に配置することで、防止することができる。したがって、近傍の素子領域との短絡等による不良を確実に抑えることができる。
【００３５】
（Ｂ）上記（Ａ）に加えて、導電体膜（多結晶シリコン膜）と第１の金属配線の接続部となる第１の層間絶縁膜の開口部をクラック発生領域に多数配置するようにしたので、密着強度不足を補うことができる。
（Ｃ）クラック発生箇所である開口部を最適な距離で開口部により囲むことにより、周辺の素子領域との短絡等による不良を確実に抑えることができる。しかも、その面積を最小面積で得ることができる。
【００３６】
（Ｄ）導電体膜に複数の凹部あるいは孔を微小間隔で形成することにより、クラックによる応力緩和を行い、導電体膜（多結晶シリコン膜）を緩衝材として使用することにより、第１の層間絶縁膜のクラックの防止が可能となり、第１の金属配線と基板との短絡等の不良を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す半導体装置の構成図である。
【図２】本発明の第２実施例を示す半導体装置の構成図である。
【図３】本発明の第３実施例を示す半導体装置の構成図である。
【図４】本発明の第４実施例を示す半導体装置の構成図である。
【図５】従来のバンプ電極によるボンディング工程の説明図である。
【図６】従来の半導体装置の断面図（ＭＯＳ構造については省略）である。
【符号の説明】
１０１，２０１，３０１，４０１ 第２の金属配線
１０２，２０２，３０２，４０４ 第１の金属配線
１０３，２０３，３０３，４０３ 第２の層間絶縁膜
１０４，１０７，２０４，２０７，３０４，３０７，４０２ 開口部
１０５，２０５，３０５，４０６ 多結晶シリコン膜（導電体膜）
１０６，２０６，３０６，４０５ 第１の層間絶縁膜
１０８ 近傍の素子領域
１０９，２０９，３０９，４０８ 半導体基板
１１０，２０８，３０８，４０７ フィールド酸化膜
４０９ 微小な孔
【発明の属する技術分野】
本発明は、半導体装置の構造に係り、特にボンディングパット下の素子構造に関するものである。
【０００２】
【従来の技術】
半導体集積回路においてボンディングパッド下に入力や出力となる素子を形成することは、半導体装置の面積縮小および製造コスト削減を行う上で優れている。しかしながら、そのボンディングパッド下に素子を形成する上で、問題となるのは、ボンディング工程への影響、外部パッケージからの応力とともに、ボンディング工程でのストレスなどである。
【０００３】
半導体集積回路が形成された半導体基板のパッケージングでは、半導体集積回路と外部電極との接続に相応のボンディング強度を必要とするため、加圧や超音波等のストレスをボンディングパッドに対して与えている。それらのストレスはボンディングパッド下でのクラック等を発生させるためにボンディングパッド下の素子形成の実現に対し、大きな課題となっている。
【０００４】
パッケージング形態の一つに、ボンディングパッド上に突起状のバンプ電極を形成し、半導体集積回路が形成された半導体基板と相対する基板・フィルムキャリア・リードフレーム等を接続する技術がある。
図５はかかる従来のバンプ電極によるボンディング工程の説明図である。
半導体基板５００に形成されるボンディングパッド５０５上のバンプ電極５０１の製造方法には、電気メッキ方式やボールボンド方式等がある。特に電気メッキ方式は、バンプ電極のファインピッチ形成や大量生産性に優れ、現在、金バンプ電極に代表されるバンプ形成技術の主流となっている。
【０００５】
半導体集積回路に形成したバンプ電極５０１とフィルムキャリア５０２とは、フィルムキャリア５０２に接続されたリード５０３とバンプ電極５０１を圧着させることにより接続される。リード５０３とバンプ電極５０１を圧着させる工程では数百度程度の温度のボンディングツール５０４で、リード５０３とバンプ電極５０１の接合面に対し１０数ｋｇ／ｃｍ2 程度の加圧力で圧着を行う。
【０００６】
リード５０３が接合しているフィルムキャリア５０２は、バンプ電極５０１上面より上方の位置にあるため、リードを屈曲させバンプ電極５０１上面へ密着させる圧力が必要となり、また、リード５０３は通常錫等で被膜されており、バンプ電極５０１と錫等で被膜されたリード５０３との接合強度を得るために２００℃〜４００℃程度の加熱が必要となる。ここで示したこのパッケージング形態でのボンディングパッド５０５下の素子形成は、バンプ電極５０１を介しているため半導体基板５００側へのストレスが小さく、現在主流になりつつある。
【０００７】
図６は従来の半導体装置の断面図（ＭＯＳ構造については省略）である。
この図を用いてボンディングパッド下の構造について説明する。
半導体基板６００上にＭＯＳ構造を形成するために、不純物を拡散した拡散層、ゲート酸化膜、およびＭＯＳ構造のゲートとなる多結晶シリコン膜等からなる導電膜で形成された、ＭＯＳ構造による素子領域６０１と、フィールド酸化膜６０２を形成する。
【０００８】
そして、半導体基板６００上に形成されたＭＯＳ構造による素子領域６０１上に第１の層間絶縁膜６０３、第１の配線層となる第１メタル６０４、第２の層間絶縁膜６０５および第２の配線層となる第２メタル６０６の順で形成する。第２メタル６０６が最上層の配線層となる場合は、この第２メタル６０６によりボンディングパッドが形成される。
【０００９】
さらに、第２メタル６０６形成後の半導体基板６００上は、半導体回路の保護のためボンディングパッド部のみが開口された窒化膜等の表面保護膜６０７が形成される。ボンディングパッド下の素子領域６０１の出力あるいは入力端子は第１の層間絶縁膜６０３の開口部６０９を介し第１メタル６０４へと接続され、次に、第２の層間絶縁膜６０５の開口部６０８を介し、ボンディングパッドである第２メタル６０６へと接続される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記した従来の半導体装置の構造によると、リードをバンプ電極に圧着させる時の加圧により、半導体基板のバンプ電極下の第２の層間絶縁膜の開口部である第２メタルと第１メタルとの接合部に、応力が集中する傾向がある。前記第２メタルと第１メタルの接合部に集中した応力は、その接合部と接合部直下の第１の層間絶縁膜で緩和しきれずに、金属配線とシリコン酸化膜等からなる層間絶縁膜の弾性限界の違いから、第１の層間絶縁膜の塑性変形となるクラック等の不良を引き起こす。この不良は、第２金属配線層と素子または基板とを十分に電気的に分離する機能を不可能にして、短絡等の素子の動作に致命的な不良を引き起こす。
【００１１】
本発明は、上記問題点を除去し、リードをバンプ電極に圧着させる時の加圧によるクラックの発生について、クラックの発生領域の下方向への拡散を導電体膜で防止するとともに、近傍の素子領域との短絡等による不良を確実に抑えることができる半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体装置において、半導体基板表面に形成されるフィールド酸化膜と、このフィールド酸化膜上に形成される第１の層間絶縁膜と、この第１の層間絶縁膜上に形成される第１の金属配線と、この第１の金属配線上に形成される第２の層間絶縁膜の接続口で接続されるボンディングパッドとなる第２の金属配線とを少なくとも含んでなるパッド部と、前記第２の層間絶縁膜の接続口下方のフィールド酸化膜上に半導体基板上に形成される素子領域と隔離して設けられる導電体膜を有し、この導電体膜と前記第１の金属配線とが接続される第１の層間絶縁膜の長方形の形状をなす所望の寸法の接続口を、前記第２の層間絶縁膜の接続口下方の第１の層間絶縁膜の領域から近傍の素子領域方向に位置し、しかもこの素子領域方向に長手方向に直交させて配置するようにしたものである。
【００１３】
〔２〕半導体装置において、半導体基板表面に形成されるフィールド酸化膜と、このフィールド酸化膜上に形成される第１の層間絶縁膜と、この第１の層間絶縁膜上に形成される第１の金属配線と、この第１の金属配線上に形成される第２の層間絶縁膜の接続口で接続されるボンディングパッドとなる第２の金属配線とを少なくとも含んでなるパッド部と、前記第２の層間絶縁膜の接続口下方のフィールド酸化膜上に半導体基板上に形成される素子領域と隔離して設けられる導電体膜を有し、前記第１の金属配線と前記導電体膜とを接続する複数の接続口を、前記第２の層間絶縁膜の接続口の下方に位置する前記第１の層間絶縁膜には配置せず、前記第２の層間絶縁膜の接続口の周辺領域の下方に位置する前記第１の層間絶縁膜に配置するようにしたものである。
【００１４】
〔３〕半導体装置において、半導体基板表面に形成されるフィールド酸化膜と、このフィールド酸化膜上に形成される第１の層間絶縁膜と、この第１の層間絶縁膜上に形成される第１の金属配線と、この第１の金属配線上に形成される第２の層間絶縁膜の接続口で接続されるボンディングパッドとなる第２の金属配線とを少なくとも含んでなるパッド部と、前記第２の層間絶縁膜の接続口下方のフィールド酸化膜上に半導体基板上に形成される素子領域と隔離して設けられる導電体膜を有し、前記第２の層間絶縁膜の接続口下方の領域周辺を第２の層間絶縁膜の接続口下方に形成された導電体膜と第１の金属配線に達する第１の層間絶縁膜の接続口で四角に囲む形状にするようにしたものである。
【００１５】
〔４〕半導体装置において、半導体基板表面に形成されるフィールド酸化膜と、このフィールド酸化膜上に形成される第１の層間絶縁膜と、この第１の層間絶縁膜上に形成される第１の金属配線と、この第１の金属配線上に形成される第２の層間絶縁膜の接続口で接続されるボンディングパッドとなる第２の金属配線とを少なくとも含んでなるパッド部と、前記第２の層間絶縁膜の接続口下方のフィールド酸化膜上に半導体基板上に形成される素子領域と隔離して設けられるとともに、複数の凹部あるいは孔を微小間隔で形成した導電体膜を具備するようにしたものである。
【００１６】
〔５〕上記〔１〕、〔２〕、〔３〕又は〔４〕記載の半導体装置において、前記導電体膜は、多結晶シリコン膜、高融点金属シリサイド膜、高融点金属ポリサイド膜または金属膜からなるようにしたものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
図１は本発明の第１実施例を示す半導体装置の構成図であり、図１（ａ）はその半導体装置の平面図、図１（ｂ）はその半導体装置の断面図である。
これらの図に示すように、半導体基板１０９上のボンディングパッド部において、ボンディングパッドとなる第２の金属配線１０１と、第１の金属配線１０２が第２の層間絶縁膜１０３の接続口（開口部）１０４を介し接続される。
【００１８】
半導体基板１０９上のフィールド酸化膜１１０上には、素子と接続されていない多結晶シリコン膜１０５を第２の層間絶縁膜１０３の開口部１０４下方に設置し、第１の層間絶縁膜１０６の開口部１０７を介し、第１の金属配線１０２と多結晶シリコン膜１０５とを接続させる。開口部１０７は開口部１０４から近傍の素子領域１０８の方向に長辺方向を直交させ、開口部１０４と近傍の素子領域１０８間に設置する。開口部１０７の長辺方向の寸法は、第１の層間絶縁膜１０６にクラックが発生した場合の拡散する可能性に相応した寸法を必要とする。
【００１９】
以下、この半導体装置の動作について説明する。
上記したようにボンディングにより発生する、第２の層間絶縁膜１０３の開口部１０４下方の第１の層間絶縁膜１０６のクラックは下方への拡散が多結晶シリコン膜１０５で抑制される。また、基板表面と水平方向の特に短絡の可能性がある素子等が存在する方向へのクラックの拡散についても、第１の金属配線１０２と多結晶シリコン膜１０５との接続部となる第１の層間絶縁膜１０６の開口部１０７で確実に抑制することが可能となる。
【００２０】
このように、第１実施例によれば、第１の層間絶縁膜１０６のクラックの発生について、クラックの発生領域の下方向への拡散を多結晶シリコン膜１０５で防止し、半導体基板１０９表面と水平方向の拡散は、短絡の可能性のある近傍の素子領域１０８方向の、素子とクラック発生領域の間に第１の金属配線１０２と多結晶シリコン膜１０５との接続部となる第１の層間絶縁膜１０６の開口部１０７を連続的に設置することで、防止することができる。
【００２１】
そのため近傍の素子領域との短絡等による不良を確実に抑えることができる。
次に、本発明の第２実施例について説明する。
図２は本発明の第２実施例を示す半導体装置の構成図であり、図２（ａ）はその半導体装置の平面図、図２（ｂ）はその半導体装置の断面図である。
ボンディングパッドとなる第２の金属配線２０１と第１の金属配線２０２の接続部である第２の層間絶縁膜２０３の開口部２０４下方に多結晶シリコン膜２０５を設置した構造において、第１の金属配線２０２と多結晶シリコン膜２０５とを接続させる第１の層間絶縁膜２０６の開口部２０７を開口部２０４下方への設置を避けて、開口部２０４の周辺部に可能な限り多く配置する。なお、２０８はフィールド酸化膜、２０９は半導体基板である。
【００２２】
以下、この半導体装置の動作について説明する。
上記したようにボンディングにより発生する、第２の層間絶縁膜２０３の開口部２０４下方の第１の層間絶縁膜２０６のクラックは、下方への拡散が多結晶シリコン膜２０５で抑制され、また半導体基板２０９表面と水平方向への拡散も、第１の金属配線２０２と多結晶シリコン膜２０５との接続部となる第１の層間絶縁膜２０６の開口部２０７で抑制される。
【００２３】
第１の層間絶縁膜２０６のクラックが大面積に及んだ場合、クラック発生領域を起点として、密着強度が低下する可能性があり、ボンディングパッド部でのそのような密着強度の低下は、リード接続後のリードの引っ張り強度への影響等信頼性上問題となるが、第２実施例では第１実施例の効果である、多結晶シリコン膜２０５より下方向への該不良の拡散や基板表面に対し水平方向への該不良の拡散を抑制するという効果に加えて、多結晶シリコン膜２０５と第１の金属配線２０２の接続部となる第１の層間絶縁膜２０６の開口部２０７を、クラック発生領域に多数配置していることにより、密着強度不足を補うことができる。
【００２４】
次に、本発明の第３実施例について説明する。
図３は本発明の第３実施例を示す半導体装置の構成図であり、図３（ａ）はその半導体装置の平面図、図３（ｂ）はその半導体装置の断面図である。
ボンディングパッドとなる第２の金属配線３０１と第１の金属配線３０２の接続部である第２の層間絶縁膜３０３の開口部３０４下方に多結晶シリコン膜３０５を配置した構造において、第１の金属配線３０２と多結晶シリコン膜３０５とを接続させる第１の層間絶縁膜３０６の開口部３０７を開口部３０４から最適な距離で配置し、開口部３０４の周囲を囲むように構成する。なお、３０８はフィールド酸化膜、３０９は半導体基板である。
【００２５】
以下、この半導体装置の動作について説明する。
上記したようにボンディングにより発生する、第２の層間絶縁膜３０３の開口部３０４直下の第１の層間絶縁膜３０６のクラックは、下方への拡散が多結晶シリコン膜３０５で抑制される。またクラックが発生する領域を開口部３０７で完全に囲むことにより半導体基板３０９表面と水平方向へのクラックの拡散についても、確実に抑制することが可能となる。
【００２６】
このように、クラックにより短絡の可能性のある近傍の素子方向については、寸法縮小が見込まれるが、それ以外の方向については面積の縮小はない。第２実施例によれば、第１の層間絶縁膜のクラックの周辺への拡散を防止するためには相応の面積が必要となるが、第３実施例では、クラック発生箇所である開口部３０４を最適な距離で開口部３０７により囲むことによって、周辺の素子との短絡等による不良を確実に抑える効果を最小面積で得ることができる。
【００２７】
次に、本発明の第４実施例について説明する。
図４は本発明の第４実施例を示す半導体装置の構成図であり、図４（ａ）はその半導体装置の平面図、図４（ｂ）はその半導体装置の断面図である。
これらの図に示すように、半導体基板４０８上のボンディングパッド部において、ボンディングパッドとなる第２の金属配線４０１と、第１の金属配線４０４が第２の層間絶縁膜４０３の開口部４０２を介し接続される。
【００２８】
半導体基板４０８上のフィールド酸化膜４０７上には他の素子あるいは、他の配線と接続しない多結晶シリコン膜４０６を微細加工技術により微小な孔４０９を適当な間隔で多数形成した構成とし、開口部４０２下方に配置されるよう設置する。ここで、微小な孔４０９を形成する適当な間隔とは、微細加工技術で得られる最小寸法が望ましい。微細加工技術多結晶シリコン膜４０６上に第１の層間絶縁膜４０５が配置され、多結晶シリコン膜４０６と第１の金属配線４０４を分離するようにしている。上記微小間隔で配置される微小な孔４０９に代えて、微小間隔で配置される複数の凹部としてもよい。
【００２９】
以下、この半導体装置の動作について説明する。
多結晶シリコン膜４０６に微小な孔４０９を多数形成したことにより、多結晶シリコン膜４０６は微小な孔４０９の形成を施さない膜に比べ、加えられた応力に対しての弾性限界が低下し、応力を緩和しようとするクラックが発生し易くなる。多結晶シリコン膜４０６の弾性限界を第１の層間絶縁膜４０５の弾性限界より低下させることにより、多結晶シリコン膜４０６でのクラックを促進させ、パッケージング工程でのバンプ電極とリードの圧着時の加圧による第２の層間絶縁膜４０４の開口部４０２に集中した応力を緩和させる。多結晶シリコン膜４０６でクラックを促進させることで、第１の層間絶縁膜４０５のクラックの発生を防止する。
【００３０】
このように、第１の金属配線４０４あるいは他の素子と絶縁されている多結晶シリコン膜４０６のクラックによる応力緩和を行い、微小な孔４０９を形成した多結晶シリコン膜４０６を緩衝材として使用することで、第１の層間絶縁膜４０５のクラックの防止が可能となり、第１の金属配線４０４と半導体基板４０８との短絡等の不良を防止することができる。
【００３１】
さらに、本発明は以下のような利用形態を有する。
上記実施例では半導体基板のパッケージ形態の説明として、バンプ電極、テープキャリアおよびリードフレームを含む技術を用いたが、第２の層間絶縁膜の接続口を有し、第１の金属配線下の第１の層間絶縁膜への影響の可能性がある他のパッケージ形態でも適用可能である。
【００３２】
第１実施例から第３実施例ではフィールド酸化膜上の多結晶シリコン膜を用いてクラックの下方向への拡散防止を説明したが、半導体基板上に形成可能な、層間絶縁膜より弾性限界の大きい材質であれば、多結晶シリコン膜の代替として他の材質を用いることも可能である。
第４実施例ではフィールド酸化膜上の多結晶シリコン膜を応力の緩衝材として説明したが、所望の形状を形成可能な材質であれば、多結晶シリコン膜の代替として他の材質を用いることも可能である。例えば、高融点金属シリサイド膜、高融点金属ポリサイド膜または金属膜を用いることができる。
【００３３】
上記実施例では２層金属配線を例に説明したが、３層金属配線以上においても同じ効果が得られることは明らかである。
上記実施例ではボンディングパッド下の素子としてＭＯＳを用いて説明したが、バイポーラ等の他の素子を使用しても同じ効果が得られる。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００３４】
【発明の効果】
以上、詳細に説明したように、本発明によれば、次のような効果を奏することができる。
（Ａ）第１の層間絶縁膜のクラックの発生について、クラックの発生領域の下方向への拡散を導電体膜（多結晶シリコン膜）で防止し、基板表面と水平方向の拡散は、短絡の可能性のある近傍の素子領域方向の、素子領域とクラック発生領域の間に第１の金属配線と導電体膜との接続部となる第１の層間絶縁膜の開口部を連続的に配置することで、防止することができる。したがって、近傍の素子領域との短絡等による不良を確実に抑えることができる。
【００３５】
（Ｂ）上記（Ａ）に加えて、導電体膜（多結晶シリコン膜）と第１の金属配線の接続部となる第１の層間絶縁膜の開口部をクラック発生領域に多数配置するようにしたので、密着強度不足を補うことができる。
（Ｃ）クラック発生箇所である開口部を最適な距離で開口部により囲むことにより、周辺の素子領域との短絡等による不良を確実に抑えることができる。しかも、その面積を最小面積で得ることができる。
【００３６】
（Ｄ）導電体膜に複数の凹部あるいは孔を微小間隔で形成することにより、クラックによる応力緩和を行い、導電体膜（多結晶シリコン膜）を緩衝材として使用することにより、第１の層間絶縁膜のクラックの防止が可能となり、第１の金属配線と基板との短絡等の不良を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す半導体装置の構成図である。
【図２】本発明の第２実施例を示す半導体装置の構成図である。
【図３】本発明の第３実施例を示す半導体装置の構成図である。
【図４】本発明の第４実施例を示す半導体装置の構成図である。
【図５】従来のバンプ電極によるボンディング工程の説明図である。
【図６】従来の半導体装置の断面図（ＭＯＳ構造については省略）である。
【符号の説明】
１０１，２０１，３０１，４０１ 第２の金属配線
１０２，２０２，３０２，４０４ 第１の金属配線
１０３，２０３，３０３，４０３ 第２の層間絶縁膜
１０４，１０７，２０４，２０７，３０４，３０７，４０２ 開口部
１０５，２０５，３０５，４０６ 多結晶シリコン膜（導電体膜）
１０６，２０６，３０６，４０５ 第１の層間絶縁膜
１０８ 近傍の素子領域
１０９，２０９，３０９，４０８ 半導体基板
１１０，２０８，３０８，４０７ フィールド酸化膜
４０９ 微小な孔
Claims (5)
- （ａ）半導体基板表面に形成されるフィールド酸化膜と、
（ｂ）該フィールド酸化膜上に形成される第１の層間絶縁膜と、
（ｃ）該第１の層間絶縁膜上に形成される第１の金属配線と、
（ｄ）該第１の金属配線上に形成される第２の層間絶縁膜の接続口で接続されるボンディングパッドとなる第２の金属配線とを少なくとも含んでなるパッド部と、
（ｅ）前記第２の層間絶縁膜の接続口下方のフィールド酸化膜上に半導体基板上に形成される素子領域と隔離して設けられる導電体膜を有し、
（ｆ）該導電体膜と前記第１の金属配線とが接続される第１の層間絶縁膜の長方形の形状をなす所望の寸法の接続口を、前記第２の層間絶縁膜の接続口下方の第１の層間絶縁膜の領域から近傍の素子領域方向に位置し、しかも該素子領域方向に長手方向を直交させて配置することを特徴とする半導体装置。 - （ａ）半導体基板表面に形成されるフィールド酸化膜と、
（ｂ）該フィールド酸化膜上に形成される第１の層間絶縁膜と、
（ｃ）該第１の層間絶縁膜上に形成される第１の金属配線と、
（ｄ）該第１の金属配線上に形成される第２の層間絶縁膜の接続口で接続されるボンディングパッドとなる第２の金属配線とを少なくとも含んでなるパッド部と、
（ｅ）前記第２の層間絶縁膜の接続口下方のフィールド酸化膜上に半導体基板上に形成される素子領域と隔離して設けられる導電体膜を有し、
（ｆ）前記第１の金属配線と前記導電体膜とを接続する複数の接続口を、前記第２の層間絶縁膜の接続口の下方に位置する前記第１の層間絶縁膜には配置せず、前記第２の層間絶縁膜の接続口の周辺領域の下方に位置する前記第１の層間絶縁膜に配置することを特徴とする半導体装置。 - （ａ）半導体基板表面に形成されるフィールド酸化膜と、
（ｂ）該フィールド酸化膜上に形成される第１の層間絶縁膜と、
（ｃ）該第１の層間絶縁膜上に形成される第１の金属配線と、
（ｄ）該第１の金属配線上に形成される第２の層間絶縁膜の接続口で接続されるボンディングパッドとなる第２の金属配線とを少なくとも含んでなるパッド部と、
（ｅ）前記第２の層間絶縁膜の接続口下方のフィールド酸化膜上に半導体基板上に形成される素子領域と隔離して設けられる導電体膜を有し、
（ｆ）前記第２の層間絶縁膜の接続口下方の領域周辺を第２の層間絶縁膜の接続口下方に形成された導電体膜と第１の金属配線に達する第１の層間絶縁膜の接続口で四角に囲む形状にすることを特徴とする半導体装置。 - （ａ）半導体基板表面に形成されるフィールド酸化膜と、
（ｂ）該フィールド酸化膜上に形成される第１の層間絶縁膜と、
（ｃ）該第１の層間絶縁膜上に形成される第１の金属配線と、
（ｄ）該第１の金属配線上に形成される第２の層間絶縁膜の接続口で接続されるボンディングパッドとなる第２の金属配線とを少なくとも含んでなるパッド部と、
（ｅ）前記第２の層間絶縁膜の接続口下方のフィールド酸化膜上に半導体基板上に形成される素子領域と隔離して設けられるとともに、複数の凹部あるいは孔を微小間隔で形成した導電体膜を具備することを特徴とする半導体装置。 - 請求項１、２、３又は４記載の半導体装置において、前記導電体膜は、多結晶シリコン膜、高融点金属シリサイド膜、高融点金属ポリサイド膜または金属膜からなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27477198A JP3961125B2 (ja) | 1998-09-29 | 1998-09-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27477198A JP3961125B2 (ja) | 1998-09-29 | 1998-09-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000106383A JP2000106383A (ja) | 2000-04-11 |
| JP3961125B2 true JP3961125B2 (ja) | 2007-08-22 |
Family
ID=17546352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27477198A Expired - Fee Related JP3961125B2 (ja) | 1998-09-29 | 1998-09-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3961125B2 (ja) |
-
1998
- 1998-09-29 JP JP27477198A patent/JP3961125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000106383A (ja) | 2000-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313540B1 (en) | Electrode structure of semiconductor element | |
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| US7179686B2 (en) | Manufacturing method of semiconductor device | |
| JP3718360B2 (ja) | 半導体装置 | |
| JPS6138612B2 (ja) | ||
| US6909187B2 (en) | Conductive wiring layer structure | |
| US7045831B2 (en) | Semiconductor device | |
| CN1065663C (zh) | 半导体器件 | |
| CN100456466C (zh) | 半导体装置 | |
| JPH06105726B2 (ja) | 半導体集積回路装置 | |
| US6710448B2 (en) | Bonding pad structure | |
| JP2003318177A (ja) | 半導体集積回路装置 | |
| US20080017991A1 (en) | Semiconductor chip | |
| JP5324121B2 (ja) | 半導体装置の製造方法 | |
| JP3961125B2 (ja) | 半導体装置 | |
| US6864587B2 (en) | Semiconductor device | |
| TWI236720B (en) | Semiconductor device | |
| JP3608393B2 (ja) | 半導体装置 | |
| JP4759229B2 (ja) | 半導体装置 | |
| WO2006046302A1 (ja) | 半導体装置及びその製造方法 | |
| JPH0456237A (ja) | 半導体装置 | |
| JP2756826B2 (ja) | 半導体装置及びその製造方法 | |
| TWI831615B (zh) | 功率晶片封裝結構 | |
| JPS6325951A (ja) | 半導体装置 | |
| JPH10154708A (ja) | 半導体デバイスのパッド構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070516 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |