JPS6138612B2 - - Google Patents

Info

Publication number
JPS6138612B2
JPS6138612B2 JP52126318A JP12631877A JPS6138612B2 JP S6138612 B2 JPS6138612 B2 JP S6138612B2 JP 52126318 A JP52126318 A JP 52126318A JP 12631877 A JP12631877 A JP 12631877A JP S6138612 B2 JPS6138612 B2 JP S6138612B2
Authority
JP
Japan
Prior art keywords
layer
wiring
electrode terminal
gold
stress relaxation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52126318A
Other languages
English (en)
Other versions
JPS5459080A (en
Inventor
Susumu Sato
Hideo Tsunemitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP12631877A priority Critical patent/JPS5459080A/ja
Priority to FR7829713A priority patent/FR2406893A1/fr
Priority to US05/952,543 priority patent/US4244002A/en
Priority to DE19782845612 priority patent/DE2845612A1/de
Publication of JPS5459080A publication Critical patent/JPS5459080A/ja
Publication of JPS6138612B2 publication Critical patent/JPS6138612B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measuring Fluid Pressure (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置にかかり、特に電極端子と
基板上配線の接続構造、好ましくは、半導体素子
に多数の外部導出用リード端子を取付ける電極端
子と、基板上配線の接続の構造に関するものであ
る。
半導体装置の電極と容器の外側へのリード線と
の間を電気的に接続する方法が種々提案されてい
る中で、細い導線を使用して、相互に接続すべき
点に接着する従来のワイヤボンデイング方式に代
つて容器の内側のリード線を延長し、又は可撓性
の電気絶縁材料で作られたテープ面に金属材料の
連続箔のリボンを付着し、金属箔から、多数のリ
ードを形成し、かつ、その端部を先細として半導
体装置の電極端子に突起を設け（バンプ）直接接
着するに充分な接着端を形成し、電極端子（バン
プ）に同時に接続する方法が、たとえば特公昭47
―3206号公報に提案されている。
上記接続方法には、銅を基体とするリードに錫
を被せ、表面が金で覆われたバンプとの間で熱に
より金／錫の共晶合金を作り接続する方法と、銅
を基体とするリードに金を被せ、金のバンプとの
間で、熱を圧力により接続する熱圧着接続法とが
ある。熱圧着を行なう金属構成として、高信頼性
を要求される半導体装置には金／金が用いられ、
一方、経済性を要求される半導体装置には銅／銅
が用いられる傾向にある。
熱圧着を利用して接続する方法は、熱と同時に
圧力もかかることから、機械的強度の強いバンプ
が要求され、機械的強度を改善したバンプ構造が
特開昭51―147253号公報で提案されている。これ
は階段状にバンプを構成し、ボンデイング時にお
ける応力集中の緩和を断面形状的に考察し、それ
なりの効果を有するものである。しかしながら、
応力集中による基板あるいは基板上の絶縁膜の破
壊を十分に防止するには、基板に対して平面的に
視た応力分布をも考慮することが、バンプには必
ず内部配線が接続されているから重要となる。こ
のことは、応力分布すなわち応力集中の形態が機
械的のみならず熱的な要因にも関係することを考
えれば、十分念頭に置かなければならない。
すなわち従来に於いてバンプと、内部配線との
接続については、配線に流れる電流容量から配線
幅が定まり、一定幅の配線と接続すべきバンプと
の間を出来るだけ短かい距離で、又、接続部分に
ついても細い配線層の巾のまま、バンプ部に接続
されていた。このため従来の配線層とバンプの接
続構造を持つた半導体装置を実際に、熱圧着によ
り、リードとバンプを接続し、接続強度の確認の
ため引張り破壊強度試験を行なうと、破壊モード
として、バンプと内部配線層との接続部分の底部
のシリコン基板、絶縁膜から破壊するものが発生
した。これは、この接続部分に応力が集中するた
めであり、その接合部は、熱ストレスなどに起因
する経時変化により機械的劣弱になる可能性をも
つていることとなり、信頼性見地から望ましくな
い。
本発明の目的は、上記の欠点を除いて、リード
の熱圧着の際かえられる熱と、圧力に充分耐える
新規なるバンプと配線の接続構造を提供すること
にある。
本発明の特徴は、半導体基板の一主面上の絶縁
膜上に電極端子突起部と配線層部とが設けられ、
該電極端子突起部と該配線層部とは該絶縁膜上の
応力緩和領域を介して接続され、該配線層部およ
び該応力緩和領域は、ともに該絶縁膜上に被着せ
るチタン層、該チタン層上に被着せる白金層、該
白金層上の金層からなり、該電極端子突起部は該
チタン層、該白金層、該金層および該金層上に被
着し、かつ該金層との被着面より垂直にのびる厚
いバンプ電極とからなり、該配線層部の平面形状
は、最下層となる該チタン層および該白金層と最
上層となる該金属とは同じ巾をもつて存在してお
り、該電極端子突起部の平面形状は、最下層とな
る該チタン層および該白金層は大きな方形状とな
つており、中間層となる該金層は該最下層よりも
小さい方形状をもつて該最下層の内部に位置して
おり、最上層となる該バンプ電極は該中間層より
も小さい方形状をもつて該中間層の内部に位置
し、かつ、該配線層部と該電極端子突起部とを接
続せる該応力緩和領域の平面形状は、該応力緩和
領域の最下層となる該チタン層および該白金層が
該配線層部の最下層から該電極端子突起部の最下
層に向つてテーパー状に広がり、該応力緩和領域
の最上層となる該金層は該配線層部の最上層から
該電極端子突起部の中間層に向つて該応力緩和領
域の最下層よりも小さい面積をもつて、その内部
をテーパー状に広がり、これにより前記電極端子
突起部は、２段形状となり、前記応力緩和領域は
１段形状となり、前記配線層部は無段形状となつ
ている半導体装置である。
ここで、応力緩和領域の長さは、同領域を設け
た効果と集積度とを考慮して、５μｍ以上で50μ
ｍ以内の長さとすることが好ましい。
以下、図面に基づいて本発明を説明する。
第１図Ａ，Ｂは、従来技術による半導体装置を
示すもので、１はシリコン基板を示し、２はシリ
コン酸化膜、窒化膜等の絶縁膜、３はチタン層、
４は白金層、５は配線用およびバンプの中間層の
金薄膜、６は厚膜金の層を示す。又、ここで１０
０がバンプの部分であり、２００が内部配線層の
部分となる。このバンプの厚膜金層６の上部に銅
を基体とし表面に金メツキを施したリード（図示
せず）を乗せ、熱と圧力をかけると、リード表面
の金と、厚膜金６が熱圧着により接合される。こ
の接合された半導体装置からリードをテンシヨン
ゲージで、半導体装置主面に対し垂直方向に引張
り、破壊試験を行ない、強度、及び配壊モードを
調べた。
本実験に使用した基板には、リフアレンスとし
て、全く配線層部を持たない第１図と同一形状の
バンプを同一半導体装置内に設置し、同一接合条
件でバンプ底部のシリコン基板の破壊発生の割合
を調べた。その結果破壊モードでは、バンプ底部
のシリコン基板から破壊するものが2.5倍発生し
た。本欠陥の発生はリフアレンスバンプとの比較
から、配線及びその接続部による影響は明らかで
ある。引張り破壊試験で、バンプ底部のシリコン
基板が破壊しているものを詳細に観察すると、バ
ンプ外周と配線の両端部の交点、７，８から破壊
が発生していることが判つた。
ここで接合の際加えられる熱と圧力に関しバン
プ部に印加される圧力により発生する集中応力及
び熱による歪により、バンプと配線層の接続部の
底部のシリコン基板を破壊するという事実、およ
びバンプに配線が接続された構造では、熱圧着に
際し加えられる熱と圧力に関し、配線部には、熱
による歪が加わることが考えられる。すなわち配
線層は導電体であることから、熱伝導率も良く、
接合の際加えられる熱が配線部を伝わり、配線部
と配線層の下層の絶縁膜、さらに下層のシリコン
基板との間に大きな温度勾配が発生し、この温度
勾配により、配線の下層の基板に歪（熱歪）が、
配線の長手方向に特に大きく発生する。又、熱
は、バンプを通して、配線に加えられることか
ら、バンプ近傍の配線特にバンプと配線の接続部
で、最大となる、との認識に基づいて本発明が達
成された。すなわちバンプと配線の接続部では、
バンプからの圧力による歪、熱による歪に配線部
からの熱による歪が、複合されて基板にクラツク
が発生し、破壊強度試験でこのクラツクが核とな
り、基板破壊が発生するものと考えられる。
以上の理論に基づき、さらに配線、バンプ形成
プロセスを変えることなく、応力集中、熱歪によ
る基板の破壊を解決したのが、本発明によるバン
プと配線の接続部の構造である。
第２図Ａ，Ｂに、本発明による電極端子突起
（バンプ）と配線の接続構造を第１の実施例の平
面図と側面図である。金属構成は第１図Ａ，Ｂに
示す従来のものと同様であるが、配線側からの熱
歪を吸収する為、配線部２１０とバンプ部１１０
との間に、応力緩和領域３１０を配線と同一材料
で設けた。
即ち、シリコン基板１１上のシリコン酸化膜及
び窒化膜からなる絶縁膜１２を設け、この上にチ
タン層１３、白金層１４および薄膜金層１５を設
けることにより、バンプ部１１０は層１３，１４
を最下層とし、層１５を中間層とし、層１６を最
上層とした二段構造となり、配線層２１０は層１
３，１４，１５からなる構造となり、一方、応力
緩和領域３１０は層１３，１４を最下層とし、層
１５を最上層とする一段構造となつている。
又、応力緩和領域３１０の平面形状は配線層に
よる熱歪の緩和効果を最大とする為、配線部２１
０が接続されるバンプの一辺の両端から45℃で配
線方向に伸ばし、配線の両端との交点からなる梯
形領域とした。この場合、バンプ部を100μｍ角
とし、配線層巾を10μｍとする応力緩和領域の長
さＬは約50μｍとなるが、一般には５μｍから50
μｍが望ましい。又、白金１４と薄膜金１５との
間は、最下層１３の周辺部に接する絶縁膜１２に
発生する周辺部全体の応力を小とするために階段
状とした。この実施例のバンプと従来の接続形成
のバンプとを同一半導体装置に設置し、実際にリ
ードと熱と圧力により、バンプに接合させた後、
従来のバンプで行なつたように引張り破壊試験を
行なつた。その結果、バンプ底部の基板のクラツ
ク発生割合は、 従来のバンプ：実施例によるバンプ＝５：１、
となり、その改善効果は著しい。
本発明により、従来の配線製造プロセスを変え
ることなく、高温、高圧力に耐える電極端子と配
線の接続部構造が実現出来、リードとバンプの接
合金属の選択がより広範囲なものとなり、高品
質、信頼性の接合が可能となつた。又、大規模集
積化されたリード数の多い半導体装置の高品質
で、安価な、同時接合が可能となり、その工業的
意義は極めて大きい。
【図面の簡単な説明】
第１図Ａおよび第１図Ｂは、従来技術による半
導体装置を示す平面図および側面図である。第２
図Ａおよび第２図Ｂは、本発明の実施例を示す平
面図および側面図である。 尚、図において、１，１１はシリコン基板、
２，１２は絶縁膜、３，１３はチタン層、４，１
４は白金層、７，８はバンプ外周と配線の両端部
との交点、１６は金パイプ、１００，１１０はバ
ンプ部、２００，２１０は配線層部、３１０は応
力緩和領域である。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基板の一主面上の絶縁膜上に電極端子
    突起部と配線層部とが設けられ、該電極端子突起
    部と該配線層部とは該絶縁膜上の応力緩和領域を
    介して接続され、該配線層部および該応力緩和領
    域はともに該絶縁膜上に被着せるチタン層、該チ
    タン層上に被着せる白金層、該白金層上の金層か
    らなり、該電極端子突起部は該チタン層、該白金
    層、該金層および該金層上に被着し、かつ該金層
    との被着面より垂直にのびる厚いバンプ電極とか
    らなり、該配線層部の平面形状は、最下層となる
    該チタン層および該白金層と最上層となる該金層
    とは同じ巾をもつて延在しており、該電極端子突
    起部の平面形状は、最下層となる該チタン層およ
    び該白金層は大きな方形状となつており、中間層
    となる該金層は該最下層よりも小さい方形状をも
    つて該最下層の内部に位置しており、最上層とな
    る該バンプ電極は該中間層よりも小さい方形状を
    もつて該中間層の内部に位置し、かつ、該配線層
    部と該電極端子突起部とを接続せる該応力緩和領
    域の平面形状は、該応力緩和領域の最下層となる
    該チタン層および該白金層が該配線層部の最下層
    から該電極端子突起部の最下層に向つてテーパー
    状に広がり、該応力緩和領域の最上層となる該金
    層は該配線層部の最上層から該電極端子突起部の
    中間層に向つて該応力緩和領域の最下層よりも小
    さい面積をもつて、その内部をテーパー状に広が
    り、これにより前記電極端子突起部は２段形状と
    なり、前記応力緩和領域は１段形状となり、前記
    配線層部は無段形状となつていることを特徴とす
    る半導体装置。
JP12631877A 1977-10-19 1977-10-19 Semiconductor device Granted JPS5459080A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP12631877A JPS5459080A (en) 1977-10-19 1977-10-19 Semiconductor device
FR7829713A FR2406893A1 (fr) 1977-10-19 1978-10-18 Dispositif a semi-conducteur a electrodes de raccordement en saillie
US05/952,543 US4244002A (en) 1977-10-19 1978-10-18 Semiconductor device having bump terminal electrodes
DE19782845612 DE2845612A1 (de) 1977-10-19 1978-10-19 Halbleiteranordnung mit hoeckerelektroden

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12631877A JPS5459080A (en) 1977-10-19 1977-10-19 Semiconductor device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP60296893A Division JPS6211253A (ja) 1985-12-27 1985-12-27 半導体装置
JP29689285A Division JPS6211252A (ja) 1985-12-27 1985-12-27 半導体装置

Publications (2)

Publication Number Publication Date
JPS5459080A JPS5459080A (en) 1979-05-12
JPS6138612B2 true JPS6138612B2 (ja) 1986-08-30

Family

ID=14932210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12631877A Granted JPS5459080A (en) 1977-10-19 1977-10-19 Semiconductor device

Country Status (4)

Country Link
US (1) US4244002A (ja)
JP (1) JPS5459080A (ja)
DE (1) DE2845612A1 (ja)
FR (1) FR2406893A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10647133B2 (en) 2017-10-31 2020-05-12 Seiko Epson Corporation Medium transporting device and recording apparatus

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925387B2 (ja) * 1980-06-10 1984-06-16 株式会社東芝 半導体装置
JPS57170554A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Semiconductor device
JPS593954A (ja) * 1982-06-29 1984-01-10 Mitsubishi Electric Corp 半導体装置
IT1156085B (it) * 1982-10-25 1987-01-28 Cselt Centro Studi Lab Telecom Dispositivo optoelettronico e procedimento per la sua fabbricazione
DE3727488C2 (de) * 1987-08-18 1994-05-26 Telefunken Microelectron Optoelektronisches Bauelement
US4922322A (en) * 1989-02-09 1990-05-01 National Semiconductor Corporation Bump structure for reflow bonding of IC devices
US5208186A (en) * 1989-02-09 1993-05-04 National Semiconductor Corporation Process for reflow bonding of bumps in IC devices
JPH0437067A (ja) * 1990-05-31 1992-02-07 Canon Inc 半導体素子用電極及び該電極を有する半導体装置及びその製造方法
US6388203B1 (en) 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
AU5316996A (en) 1995-04-05 1996-10-23 Mcnc A solder bump structure for a microelectronic substrate
KR0145128B1 (ko) * 1995-04-24 1998-08-17 김광호 열방열 핀을 구비한 내부 리드 본딩 장치 및 이를 이용한 내부 리드 본딩 방법
US5617991A (en) * 1995-12-01 1997-04-08 Advanced Micro Devices, Inc. Method for electrically conductive metal-to-metal bonding
US6184581B1 (en) * 1997-11-24 2001-02-06 Delco Electronics Corporation Solder bump input/output pad for a surface mount circuit device
DE60108413T2 (de) * 2000-11-10 2005-06-02 Unitive Electronics, Inc. Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür
US6863209B2 (en) 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
US7547623B2 (en) 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
WO2004001837A2 (en) 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
WO2005101499A2 (en) * 2004-04-13 2005-10-27 Unitive International Limited Methods of forming solder bumps on exposed metal pads and related structures
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US8569886B2 (en) * 2011-11-22 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of under bump metallization in packaging semiconductor devices
DE102014110473A1 (de) * 2014-07-24 2016-01-28 Osram Opto Semiconductors Gmbh Träger für ein elektrisches Bauelement

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL87258C (ja) * 1969-01-15
DE2409312C3 (de) * 1974-02-27 1981-01-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung mit einer auf der Halbleiteroberfläche angeordneten Metallschicht und Verfahren zu ihrer Herstellung
JPS51147253A (en) * 1975-06-13 1976-12-17 Nec Corp Structure of electrode terminal
JPS5851425B2 (ja) * 1975-08-22 1983-11-16 株式会社日立製作所 ハンドウタイソウチ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10647133B2 (en) 2017-10-31 2020-05-12 Seiko Epson Corporation Medium transporting device and recording apparatus

Also Published As

Publication number Publication date
US4244002A (en) 1981-01-06
FR2406893B1 (ja) 1983-10-07
FR2406893A1 (fr) 1979-05-18
DE2845612A1 (de) 1979-04-26
JPS5459080A (en) 1979-05-12
DE2845612C2 (ja) 1987-01-22

Similar Documents

Publication Publication Date Title
JPS6138612B2 (ja)
US6309913B1 (en) Technique for attaching die to leads
JPH06302653A (ja) 半導体装置
TW451370B (en) Semiconductor device and manufacturing method thereof
JPH0332912B2 (ja)
JPH07169797A (ja) ボンディング方法及びボンディング構造
JPS6223462B2 (ja)
JPS6223461B2 (ja)
JPH02168640A (ja) 異なる基板間の接続構造
JPS62196839A (ja) ハイブリツド型半導体装置
JPH07254632A (ja) 半導体装置及びその製造方法
JP4036166B2 (ja) 半導体装置およびその製造方法
JP3961125B2 (ja) 半導体装置
JP4562950B2 (ja) 半導体装置およびその製造方法
JPH0525182B2 (ja)
JPH01135052A (ja) 半導体装置およびその製造方法
JPH0155577B2 (ja)
JPS6032335A (ja) 半導体装置
JPH01111355A (ja) 半導体装置の電極端子構造
JPH06151436A (ja) 半導体装置
JPH11121521A (ja) 半導体装置およびこれの製造方法
JPH11121687A (ja) 半導体装置、およびこの製造方法
JPH0448742A (ja) 半導体装置及びその製造方法
JPH11121522A (ja) 半導体装置、およびこの製造方法
JPS6146056A (ja) 半導体装置