JPH11121521A - 半導体装置およびこれの製造方法 - Google Patents

半導体装置およびこれの製造方法

Info

Publication number
JPH11121521A
JPH11121521A JP9283611A JP28361197A JPH11121521A JP H11121521 A JPH11121521 A JP H11121521A JP 9283611 A JP9283611 A JP 9283611A JP 28361197 A JP28361197 A JP 28361197A JP H11121521 A JPH11121521 A JP H11121521A
Authority
JP
Japan
Prior art keywords
semiconductor chip
terminal
resin
stud bump
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9283611A
Other languages
English (en)
Inventor
Hiroshi Oka
浩 岡
Masaaki Hiromitsu
正明 弘光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP9283611A priority Critical patent/JPH11121521A/ja
Publication of JPH11121521A publication Critical patent/JPH11121521A/ja
Priority to US09/729,558 priority patent/US20010000157A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップと所定の接続対象物が電気的に
接続された半導体装置を、作業性良く、しかも安価に製
造できるようにするとともに、確実な導通接続を図れる
ようにする。 【解決手段】 半導体チップ３に形成された端子３１と
所定の接続対象物４に形成された端子４０とを圧縮変形
可能なスタッドバンプ７を介して電気的に接続さし、上
記半導体チップ３と上記接続対象物４とをその間に介在
させた樹脂６が硬化する時の収縮力によって機械的に接
合した。好ましくは、上記スタッドバンプ７は、先端部
が尖った形状とされており、上記半導体チップ３と上記
接続対象物４とを接合している樹脂６によって、上記半
導体チップ３の端子形成面３ａおよび上記接続対象物４
の端子形成面４ａのぞれぞれを封止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、半導体チップと
所定の接続対象物とが電気的に接続された半導体装置お
よびその製造方法に関する。
【０００２】
【従来の技術】従来より採用されている半導体チップど
うしの電気的な接続構造として、たとえば図１０に示す
ようなものがある。この接続構造は、接着性の樹脂膜６
５内に導電性の粒子６４を分散させた構造をもった、い
わゆる異方性導電膜６３を用いたものである。この接続
構造では、それぞれの半導体チップ３，４の主面３ａ，
４ａ間に異方性導電膜６３が介在させられているが、上
記各半導体チップ３，４の電極パッド３０，４０からそ
れぞれ突出形成されたバンプ３０ａ，４０ａ間には、そ
れぞれのバンプ３０ａ，４０ａに接触して導電性粒子６
４が介在させられている。すなわち、上記各バンプ３０
ａ，４０ａ間は、上記導電性粒子６４によって電気的な
接続が図られている一方、上記各バンプ３０ａ，４０ａ
間以外の部分は、上記導電性粒子６４が上記樹脂膜６５
内に分散された状態であるので絶縁状態とされていると
ともに上記各半導体チップ３，４どうしが上記樹脂膜６
５が硬化したときに接着力によって互いに接合されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、異方性
導電膜６３を用いた半導体チップ３，４どうしの接続
は、一方の半導体チップ３（４）にこの半導体チップ３
（４）の大きさに対応した異方性導電膜６３を貼着また
は載置して上記樹脂膜６５を加熱溶融させるとともに、
この状態で一方の半導体チップ３（４）を他方の半導体
チップ４（３）に押圧させることにより行われる。すな
わち、この方法では、上記各半導体チップ３，４間に異
方性導電膜６３を介在させるために、まず、極めて小さ
な半導体チップ３（４）に対応した大きさの異方性導電
膜６３を用意しなければならない。しかも、小片とされ
た異方性導電膜６３を一枚一枚上記半導体チップ３
（４）に貼着するか、あるいは載置しなければならな
い。したがって、上述したような異方性導電膜６３を用
いた半導体チップ３，４どうしの接続方法では、異方性
導電膜６３を小片とするための工程が必要となり、工程
数の増加にともなう作業性の悪化を招くとともにコスト
アップを招来する。加えて、小片とされた異方性導電膜
６３を一枚一枚上記半導体チップ３（４）に貼着または
載置する作業も効率が悪く、コストアップを招来する要
因となる。
【０００４】また、上記樹脂膜６５における上記導電性
粒子６４の分散状態に偏りがある場合などは、上記各半
導体チップ３，４のバンプ３０ａ，４０ａ間に上記導電
性粒子６４が必ずしも所望の状態で介在させられるとは
限らず、外力や熱によって導電不良を起こしてしまう場
合がある。このように、上記異方性導電膜６３を用いた
半導体チップどうしの接続方法においては、信頼性の面
で少なからず問題がある。
【０００５】さらに、上記異方性導電膜６３が導電性粒
子６４が分散された構造であるため、上記半導体チップ
３（４）上に異方性導電膜６３が載置または貼着された
状態では、上記導電性粒子の存在によって上記半導体チ
ップ３（４）のバンプ３０ａ，４０ａを確認することが
困難である。このため、上記各半導体チップ３，４どう
しを接合する場合の位置決めの目印として上記バンプ３
０ａ（４０ａ）を利用することができないといった不具
合が生じる。
【０００６】本願発明は、上記した事情のもとで考え出
されたものであって、半導体チップと所定の接続対象物
が電気的に接続された半導体装置を、作業性良く、しか
も安価に製造できるようにするとともに、確実な導通接
続を図れるようにすることをその課題としている。
【０００７】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【０００８】すなわち、本願発明の第１の側面によれ
ば、半導体チップに形成された端子と所定の接続対象物
に形成された端子とが圧縮変形可能なスタッドバンプを
介して電気的に接続されているとともに、上記半導体チ
ップと上記接続対象物とがその間に介在させられた樹脂
が硬化する時の収縮力によって機械的に接合されている
ことを特徴とする、半導体装置が提供される。
【０００９】上記半導体装置では、上記半導体チップと
上記接続対象物とが接続された状態においては、圧縮変
形可能とされたスタッドバンプが圧し潰された恰好で上
記各端子間に介在しているので、上記各端子間が確実に
電気的に導通されている。一方、上記半導体チップと上
記接続対象物とは、樹脂の硬化時の収縮力にによって良
好に接合されているとともに、樹脂の収縮力によって上
記各端子間に上記スタッドバンプが挟み込まれた恰好と
されて上記各端子間の接続状態が良好に維持されてい
る。
【００１０】好ましい実施の形態においては、上記スタ
ッドバンプは、先端部が尖った形状とされている。
【００１１】上記構成では、上記スタッドバンプが尖っ
た形状とされて、これが上記接続対象物の端子に突き刺
さるような恰好とされているので、上記接続対象物の端
子が酸化しやすいアルミニウムなどによって形成されて
いる場合であっても、上記スタッドバンプと上記接続対
象物の端子とを接続するにあたり熱や超音波を付与して
上記接続対象物の端子に形成された酸化膜を除去する必
要がない。すなわち、上記接続対象物の端子が酸化しや
すい金属などによって形成されている場合であっても、
上記スタッドバンプの先端部が上記接続対象物の端子に
突き刺さることによって酸化膜が形成されていない内部
まで上記スタッドバンプの先端部が到達することがで
き、これにより上記スタッドバンプと上記接続対象物の
端子とが確実に導通接続されている。
【００１２】好ましい実施の形態においてはさらに、上
記半導体チップと上記接続対象物とを接合している樹脂
によって、上記半導体チップの端子形成面および上記接
続対象物の端子形成面のぞれぞれが封止されている。
【００１３】一般的な半導体チップにおいては、端子が
形成された面と所望の回路素子が形成された面とが一致
している場合が多く、この場合には、上記半導体チップ
の端子形成面を上記樹脂によって封止することによって
上記半導体チップに造り込まれた回路素子が保護される
こととなる。このように、本願発明では、回路素子を保
護するための手段を別途講じることなく、上記半導体チ
ップと上記接続対象物とを接合する樹脂によって上記半
導体チップに造り込まれた回路素子を保護することがで
きる。
【００１４】なお、上記接続対象物としては、樹脂製、
セラミック製、あるいは金属製などの基板の他、半導体
チップなどが考えられる。上記接続対象物が半導体チッ
プの場合には、この半導体チップの端子形成面と回路素
子が造り込まれた面とが一致しているときには、もちろ
ん接続対象物としての半導体チップの回路素子形成面も
上記樹脂によって保護されることとなる。
【００１５】本願発明の第２の側面によれば、半導体チ
ップと所定の接続対象物とが電気的に導通接続された半
導体装置の製造方法であって、上記半導体チップまたは
上記接続対象物の端子上に圧縮変形可能なスタッドバン
プを形成する工程と、上記半導体チップまたは上記接続
対象物の端子が形成された面のいずれかに、端子が形成
された部位を避けるようにして液状の樹脂を塗布する工
程と、上記半導体チップの端子と上記接続対象物の端子
とを対向させて押圧して上記各端子どうしを電気的に接
続する工程と、上記樹脂を硬化させて上記半導体チップ
と上記接続対象物とを機械的に接合する工程と、を含む
ことを特徴とする、半導体装置の製造方法が提供され
る。
【００１６】上記スタッドバンプを形成する工程は、金
属ワイヤを用いたワイヤボンディング工程の、いわゆる
ファーストボンディングと略同様な操作によって行うこ
とができる。具体的には、以下のようにして行なわれ
る。まず、キャピラリと呼ばれる治具内に挿通された金
属ワイヤの先端部を、上記キャピラリの先端部から突出
させておき、金属ワイヤの先端部を水素炎などによって
加熱溶融させて溶融状態の金属ボールを形成する。つい
で、上記キャピラリを移動させて上記半導体チップまた
は上記接続対象物の端子に金属ボールを圧し付けて固着
する。このとき、上記キャピラリを上動させることによ
って、あるいは外力を加えることによって金属ワイヤを
切断することによって上記半導体チップまたは上記接続
対象物の端子上に上記スタッドバンプを形成する。
【００１７】このように、上記スタッドバンプを形成す
る工程はワイヤボンディング工程のファーストボンディ
ングと略同様な操作によって行なうことができるため、
半導体装置を製造する際にワイヤボンディング工程が必
要な場合には、上記スタッドバンプを形成する工程を別
途設ける必要はなく、ワイヤボンディング工程と同じ工
程において行なうことができる。
【００１８】また、本願発明においては、上記半導体チ
ップまたは上記接続対象物の端子が形成された面のいず
れかに液状の樹脂を塗布する工程が、端子が形成された
部位を避けるようにして行なわれるので、上記半導体チ
ップまたは上記接続対象物の端子が上記樹脂によって覆
われて隠されてしまうことはない。このため、後述する
上記半導体チップの端子と上記接続対象物の端子とを対
向させる工程において、上記端子を上記半導体チップあ
るいは上記接続対象物の位置決めを行なう際の目印とし
て利用することができる。
【００１９】さらに、上記製造方法では、上記スタッド
バンプが圧縮変形可能なように形成されているので、上
記半導体チップの端子と上記接続対象物の端子とを対向
させて押圧した場合には、上記スタッドバンプが圧縮変
形可能するようになされている。これにより、上記半導
体チップあるいは上記接続対象物の押圧した場合のアラ
イメント効果が期待できる。しかも、上記スタッドバン
プが圧縮変形することによって、上記スタッドバンプと
上記端子と間の接触面積が大きくなるため、確実にこれ
らを導通接続することができる。
【００２０】なお、上記スタッドバンプは、酸化されに
くい金属、たとえば金などの貴金属によって形成するこ
とが好ましい。
【００２１】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００２２】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。
【００２３】図１は、本願発明に係る半導体装置の一例
を表す全体斜視図であり、図２は、図１のII−II線に沿
う断面図である。
【００２４】図１および図２に示すように、上記半導体
装置１は、ポリイミド樹脂製などのフイルム基板２と、
このフイルム基板２上に実装される第１の半導体チップ
３と、この第１の半導体チップ３と電気的な導通が図ら
れた接続対象物としての第２の半導体チップ４とを備え
て大略構成されている。
【００２５】図１および図２に良く表れているように、
上記フイルム基板２の両端部には、それぞれ４つの貫通
孔２ａが形成されており、これらの貫通孔２ａの形成部
位に対応して端子２０が計８個形成されている。これら
の各端子２０は、上記フイルム基板２の上面に形成され
た薄膜端子部２２と上記フイルム基板２の下面に形成さ
れたボール状端子部２１とを有しており、もちろん上記
薄膜端子部２２と上記ボール状端子部２１とは上記貫通
孔２ａを介して電気的に導通している。なお、上記薄膜
端子部２２は、たとえば銅などによって形成されてお
り、上記ボール状端子部２１は、たとえばハンダなどに
よって形成されている。また、上記貫通孔２ａおよび端
子２０の形成部位および個数は適宜設計事項である。
【００２６】図２に良く表れているように、上記第１の
半導体チップ３および第２の半導体チップ４の主面３
ａ，４ａには、第１電極パッド３１、第２電極パッド３
０および第３電極パッド４０がそれぞれ形成されてお
り、第１および第２電極パッド３１，３０は、上記第１
の半導体チップ３の主面３ａに形成された回路素子（図
示略）と導通しており、上記第３電極パッド４０は、上
記第２の半導体チップ４の主面４ａに形成された回路素
子（図示略）と導通している。
【００２７】図１および図２に良く表れているように、
上記フイルム基板２の端子２０と上記第１の半導体チッ
プ３の第２電極パッド３１とは、金線ワイヤ５によって
接続されて電気的な導通が図られている。上記端子２０
と金線ワイヤ５の一端部５ａとの接続、および上記第２
電極パッド３０と上記金線ワイヤ５の他端部５ｂとの接
続は、たとえば周知の熱超音波ボンディングなどによっ
て行われる（詳細については後述する）。
【００２８】図２に良く表れているように、上記第１の
半導体チップ３と上記第２の半導体チップ４とは、上記
第１電極パッド３１と上記第３電極パッド４０とがスタ
ッドバンプ７によって電気的に接続されており、各主面
３ａ，４ａ間は樹脂製接着剤６によって機械的に接合さ
れている。
【００２９】上記スタッドバンプ７は、上記第１電極パ
ッド３１から突出して、たとえば金により先端部が尖っ
た形状とされているとともに、圧縮変形可能とされてい
る。このスタッドバンプ７は、たとえば上述したワイヤ
ボンディング工程の、いわゆるファーストボンディング
と同様な操作によって形成することができる。
【００３０】上記半導体装置１では、上記第１の半導体
チップ３と上記第２の半導体チップ４とが接続された状
態においては、圧縮変形可能とされたスタッドバンプ７
が圧し潰された恰好で上記第１電極パッド３１と上記第
３電極パッド４０との間に介在しているので、これらの
電極パッド３１，４０間が確実に電気的に導通されてい
る。また、上記半導体装置１では、上記スタッドバンプ
７が尖った形状とされて、これが上記第２の半導体チッ
プ４の第３電極パッド４０に突き刺さるような恰好とさ
れているので、上記第３電極パッド４０が酸化しやすい
アルミニウムなどによって形成されている場合であって
も、上記スタッドバンプ７と上記第３電極パッド４０と
を接続するにあたり熱や超音波を付与して上記第３電極
パッド４０に形成された酸化膜を除去する必要がない。
すなわち、上記第３電極パッド４０が酸化しやすい金属
などによって形成されている場合であっても、上記スタ
ッドバンプ７の先端部が上記第３電極パッド４０に突き
刺さることによって酸化膜が形成されていない内部まで
上記スタッドバンプ７の先端部が到達することができ、
これにより上記スタッドバンプ７と上記第３電極パッド
４０とが確実に導通接続されている。
【００３１】なお、上記樹脂製接着剤６としては、たと
えば接合時には液状であるとともに、硬化収縮する樹脂
が好適に採用される。すなわち、上記第１の半導体チッ
プ３と上記第２の半導体チップ４とは、樹脂製接着剤６
の硬化時の収縮力によって接合されている。ところで、
一般的な半導体チップにおいては、電極パッドの形成面
と回路素子が形成された面が一致していることが多い。
このような場合には、上記第１の半導体チップ３の第１
電極パッド形成面（主面）３ａと、上記第２の半導体チ
ップ４の第２電極パッド形成面（主面）４ａとを樹脂性
接着剤６によって接合すれば、上記各電極パッド形成面
３ａ，４ａ、すなわち回路素子形成面が上記樹脂性接着
剤６によって封止されて保護されるといった利点が得ら
れる。
【００３２】また、上記第１および第２半導体チップ
３，４、フイルム基板２、および金線ワイヤ５は、エポ
キシなどの樹脂を用いた金型成形によって形成された樹
脂パッケージ６１によって保護されている。
【００３３】その他、上記実施形態においては、上記第
１の半導体チップ３の第１電極パッド３１上に直接上記
スタッドバンプ７が形成されていたが、上記第１電極パ
ッド３１上に金製バンプを形成し、この金製バンプ上に
上記スタッドバンプ７が形成されたものも本願発明の適
用範囲であるのはいうまでもない。
【００３４】もちろん、上記スタッドバンプ７の形状
は、上記実施形態を説明するために参照した図面に描か
れている形状に限定されず、たとえば、図３（ａ）から
（ｅ）に示したような形状であっても本願発明の適用範
囲である。すなわち、同図（ａ）に示すような三角錐状
とされたものの他、これ以外の多角錘状あるいは円錐状
とされたものであってもよく、同図（ｂ）に示すような
断面三角山状であってもよい。また、同図（ｃ）に示す
ように、上記例示した形状の上部が平坦面とされたもの
であってもよい。さらに、同図（ｄ）に示すような大径
の円柱表面から上方に小径の円柱７ｂが突出形成された
ものの他、大径の円柱７ａや角柱表面から上方に円錐が
角錐が突出形成されたものであっもよく、また、同図
（ｅ）に示すような複数の円柱７ｄの群からなるもの
や、図示しないが複数の角柱の群からなるものであって
もよい。
【００３５】次に、図１および図２に示した半導体装置
１の製造方法の一例を、図４ないし図９を参照しつつ簡
単に説明する。
【００３６】まず、図４に良く表れているような樹脂フ
イルム２Ａに端子２０の薄膜端子部２２を形成する。上
記樹脂フイルム２Ａは、たとえばポリイミド樹脂製であ
り、幅方向の両側部に係止穴２０Ａが形成されており、
所定の送り機構によってピッチ送り、あるいは連続送り
が可能とされている。このような樹脂フイルム２Ａに薄
膜端子部２２を形成する工程は、上記樹脂フイルム２Ａ
の表面に、たとえばスパッタリング、蒸着、あるいはＣ
ＶＤなどの手段によって銅などの被膜を形成した後に、
エッチング処理を施すことによって行われる。
【００３７】ついで、上記第１の半導体チップ３を上記
フイルム２Ａに実装して図４に示された状態とする。こ
の工程は、たとえば液状の樹脂製接着剤６０を上記樹脂
フイルム２Ａ、あるいは上記第１の半導体チップ３の一
面３ｂに塗布した状態で上記第１の半導体チップ３を上
記樹脂フイルム２Ａ上に載置することにより行われる。
上記樹脂製接着剤６０としては、常温で硬化する樹脂や
後述するワイヤボンディング時の加熱温度程度で硬化す
る樹脂などが好適に採用される。
【００３８】つづいて、図５および図６に示すように、
上記薄膜端子２２と上記第１の半導体チップ３の第２電
極パッド３０との間を金線ワイヤ５によって接続する。
この工程は、いわゆる熱超音波ボンディングによって行
われる。この熱超音波ボンディングは、たとえば支持台
９上に上記樹脂フイルム２Ａを載置して、上記支持台９
から上記樹脂フイルム２Ａおよび第１の半導体チップ３
を１００〜３００℃程度に加熱した状態で行われるが、
この熱超音波ボンディングは図５に示すファーストボン
ディングと、図６に示すセカンドボンディングとからな
る。
【００３９】図５に良く表れているように、ファースト
ボンディングは、キャピラリ８と呼ばれる治具内に挿通
された金線ワイヤ５０の先端部を、上記キャピラリ８の
先端部８０から突出させておき、金線ワイヤ５０の先端
部を水素炎、あるいは放電などによって加熱溶融させて
金ボール５０ａを形成し、上記キャピラリ８を移動させ
て上記第２電極パッド３０上に上記金ボール５０ａを圧
し付けて固着することにより行われる。もちろん、上記
金ボール５０ａを圧し付ける際に、固着すべき部位に超
音波振動を供給してもよい。図６に良く表れているよう
に、セカンドボンディングは、上記金線ワイヤ５０の先
端部を固着した状態で上記金線ワイヤ５０を引き出しつ
つ上記樹脂フイルムＡに薄膜端子部２２の部位まで移動
させ、上記キャピラリ８の先端部８０によって上記薄膜
端子部２２の上面に上記金線ワイヤ５０を圧し付けなが
ら超音波振動を供給することにより行われる。そして、
上記金線ワイヤ５０が圧着された場合には、上記キャピ
ラリ８を上昇移動させて上記金線ワイヤ５０を引きちぎ
って、ワイヤボンディング工程が終了する。なお、上記
第１の半導体チップ３として、上記第２電極パッド３０
上に金製などのバンプが形成されたもの使用してもよ
い。この場合には、ファーストボンディングは、上記金
製バンプ上で行なわれる。
【００４０】さらに、図７に示すように、上記第１の半
導体チップ３の第１電極パッド３１上に先端部が尖った
形状のスタッドバンプ７を形成する。この工程は、上述
したワイヤボンディング工程のファーストボンディング
と同様な操作によって行われる。すなわち、上記樹脂フ
イルム２Ａを支持台９に載置した状態で、キャピラリ８
の先端部８０から突出した金線ワイヤ５０の先端部を加
熱溶融させて形成された溶融金ボール５０ａを、上記第
１電極パッド３１に圧し付け、上記キャピラリ８を上動
させることによって、あるいは外力によって上記金線ワ
イヤ５０を切断することにより行われる。なお、この工
程においても、上記第１の半導体チップ３の第１電極パ
ッド３１上に金製などのバンプが形成されたものを用
い、このバンプ上に上記スタッドバンプ７を形成しても
よい。
【００４１】このように、本実施形態では、上記スタッ
ドバンプ７を形成する工程は、ワイヤボンディング工程
のファーストボンディングと同様な操作によって形成す
ることができるため、半導体装置１を製造する際に上述
したようなワイヤボンディング工程が必要な場合には、
上記スタッドバンプ７を形成する工程を別途設ける必要
はなく、ワイヤボンディング工程と同様な工程において
行うことができる。また、上記スタッドバンプ７は、先
端部が尖った形状であり、金により形成されているの
で、比較的圧縮変形可能とされている。
【００４２】ついで、図８に示すように、液状の樹脂製
接着剤６を上記第１の半導体チップ３の主面３ａ上に塗
布する。上記樹脂性接着剤６は、上記第１電極パッド３
１が形成された部位を避けるようにして塗布される。も
ちろん、ワイヤボンディングが行なわれた第２電極パッ
ド３１の近傍をも避けるようにして上記樹脂性接着剤６
が塗布される。
【００４３】つづいて、図９に示すように、上記第２の
半導体チップ４の第２電極パッド４０を上記第１の半導
体チップ３の第１電極パッド３１と対向させて上記第２
の半導体チップ４を上記第１の半導体チップ３に圧し付
ける。このようにして、上記第１の半導体チップ３の第
１電極パッド３１と、上記第２の半導体チップ４の第３
電極パッド４０とが電気的に接続される。この工程は、
たとえば既存のチップマウンタを用い、上記第２の半導
体チップ４を位置決めしつつ行なうことがきる。上述し
たように、上記樹脂接着剤６は、上記第１の半導体チッ
プ３の各電極パッド３０，３１が形成された部位を避け
るようにして行なわれるので、上記各電極パッド３０，
３１、特に上記第１電極パッド３１が上記樹脂接着剤６
によって覆われて隠されてしまうことはない。このた
め、上記第１電極パッド３１を上記第２の半導体チップ
４の位置決めを行なう際の目印として利用することがで
きる。
【００４４】また、上記第２の半導体チップ４の第３電
極パッド４０を上記スタッドバンプ７に圧し付けた場合
には、上記スタッドバンプ７の先端部が尖った形状とさ
れているので、上記スタッドバンプ７の先端部が上記第
２電極パッド４０に突き刺さるような恰好とされる。こ
のため、上記第２の半導体チップ４の第３電極パッド４
０がアルミニウムなどの酸化しやすいものによって形成
されていても、上記スタッドバンプ７が上記第２電極パ
ッド４０上に形成された酸化膜を突き破り、上記スタッ
ドバンプ７と上記電極パッド４０との間の良好な接続を
図ることができる。
【００４５】さらに、上記スタッドバンプ７が比較的圧
縮変形可能であるため、上記第２の半導体装置４を上記
第１の半導体装置３に圧し付けた場合には、上記スタッ
ドバンプ７が圧縮変形し、これによるアライメント効果
が期待できる。しかも、上記スタッドバンプ７が圧縮変
形することにより上記スタッドバンプ７と上記第２電極
パッド４０との間の接触面積が大きくなるため確実にこ
れらを電気的に接続することができる。
【００４６】一方、上記樹脂製接着剤６が液状であるた
め、上記第２の半導体チップ４を上記第１の半導体チッ
プ３に圧し付けた場合には、上記樹脂製接着剤６が上記
各半導体チップ３，４間に介在するととも、上記各半導
体チップ３，４の電極パッド形成面（主面）３ａ，４ａ
の全体に広がる。そして、上記樹脂製接着剤６としてワ
イヤボンディング時の加熱温度程度で硬化収縮するもの
が使用されている場合には、上記支持台９からの熱によ
って上記樹脂製接着剤６が硬化する。このとき、上記樹
脂製接着剤６の収縮力によって各半導体チップ３，４ど
うしが互いに引きつけられて接合される。
【００４７】ついで、図示しないが、上記第１および第
２半導体チップ３，４、および金線ワイヤ５０を覆うよ
うにして樹脂パッケージ６１を形成する。この樹脂パッ
ケージ６１は、たとえばエポキシ樹脂などを用いた金型
成形によって形成される。そして、上記樹脂フイルム２
Ａの貫通孔２ａが形成された部位の下面側に、ハンダな
どによってボール状端子部２１を形成して、上記樹脂フ
イルム２Ａから切り離すことによって、図１および図２
に示したような半導体装置１が得られる。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を表す全体斜
視図である。
【図２】図１のII−II線に沿う断面図である。
【図３】上記スタッドバンプの変形例を表す図である。
【図４】長尺帯状のフィルムに第１の半導体チップが実
装された状態を表す斜視図である。
【図５】ワイヤボンディング工程のファーストボンディ
ングを表す図である。
【図６】ワイヤボンディング工程のセカンドボンディン
グを表す図である。
【図７】上記第１の半導体チップの第１の電極パッド上
にスタッドバンプを形成している状態を表す図である。
【図８】上記第１の半導体チップの第１電極パッド形成
面に液状の樹脂製接着剤を塗布した状態を表す図であ
る。
【図９】上記第１の半導体チップと第２の半導体チップ
とを接合している状態を表す図である。
【図１０】従来の異方性導電膜を用いた半導体チップど
うしの接続構造を説明するための図である。
【符号の説明】
１ 半導体装置 ３ 第１の半導体チップ ３ａ 電極パッド形成面（第１の半導体チップの） ４ 第２の半導体チップ ４ａ 電極パッド形成面（第２の半導体チップの） ５ 金線ワイヤ ６ 液状の樹脂製接着剤 ７ スタッドバンプ ３０ 第２電極パッド（第１の半導体チップの） ３１ 第１電極パッド（第１の半導体チップの） ４０ 電極パッド（第２の半導体チップの）

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップに形成された端子と所定の
    接続対象物に形成された端子とが圧縮変形可能なスタッ
    ドバンプを介して電気的に接続されているとともに、上
    記半導体チップと上記接続対象物とがその間に介在させ
    られた樹脂が硬化する時の収縮力によって機械的に接合
    されていることを特徴とする、半導体装置。
  2. 【請求項２】 上記スタッドバンプは、先端部が尖った
    形状とされている、請求項１に記載の半導体装置。
  3. 【請求項３】 上記半導体チップと上記接続対象物とを
    接合している樹脂によって、上記半導体チップの端子形
    成面および上記接続対象物の端子形成面のぞれぞれが封
    止されている、請求項１または２に記載の半導体装置。
  4. 【請求項４】 上記接続対象物は、半導体チップであ
    る、請求項１ないし３のいずれかに記載の半導体装置。
  5. 【請求項５】 半導体チップと所定の接続対象物とが電
    気的に導通接続された半導体装置の製造方法であって、 上記半導体チップまたは上記接続対象物の端子上に圧縮
    変形可能なスタッドバンプを形成する工程と、 上記半導体チップまたは上記接続対象物の端子が形成さ
    れた面のいずれかに、端子が形成された部位を避けるよ
    うにして液状の樹脂を塗布する工程と、 上記半導体チップの端子と上記接続対象物の端子とを対
    向させて押圧して上記各端子どうしを電気的に接続する
    工程と、 上記樹脂を硬化させて上記半導体チップと上記接続対象
    物とを機械的に接合する工程と、 を含むことを特徴とする、半導体装置の製造方法。
JP9283611A 1997-10-16 1997-10-16 半導体装置およびこれの製造方法 Pending JPH11121521A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9283611A JPH11121521A (ja) 1997-10-16 1997-10-16 半導体装置およびこれの製造方法
US09/729,558 US20010000157A1 (en) 1997-10-16 2000-12-04 Semiconductor device and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9283611A JPH11121521A (ja) 1997-10-16 1997-10-16 半導体装置およびこれの製造方法

Publications (1)

Publication Number Publication Date
JPH11121521A true JPH11121521A (ja) 1999-04-30

Family

ID=17667753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9283611A Pending JPH11121521A (ja) 1997-10-16 1997-10-16 半導体装置およびこれの製造方法

Country Status (1)

Country Link
JP (1) JPH11121521A (ja)

Similar Documents

Publication Publication Date Title
US5960262A (en) Stitch bond enhancement for hard-to-bond materials
KR0172203B1 (ko) 반도체 패키지 및 그 제조 방법
JP4097378B2 (ja) 電子部品の実装方法及びその装置
JP3308855B2 (ja) 半導体装置の製造方法
EP0482940A1 (en) Method of forming an electrical connection for an integrated circuit
JP3111312B2 (ja) 半導体装置
JP2000277649A (ja) 半導体装置及びその製造方法
JP2647047B2 (ja) 半導体素子のフリップチップ実装方法およびこの実装方法に用いられる接着剤
JPH09162230A (ja) 電子回路装置及びその製造方法
JP3702062B2 (ja) 圧力センサ装置
JP2000022300A (ja) 配線基板および電子ユニット
KR940027134A (ko) 반도체집적회로장치의 제조방법
JPH11121521A (ja) 半導体装置およびこれの製造方法
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JP4977194B2 (ja) 電子部品の実装方法
JPH11121522A (ja) 半導体装置、およびこの製造方法
JPH11121687A (ja) 半導体装置、およびこの製造方法
JPH11121509A (ja) 強誘電体メモリチップの電気的導通構造、およびこれを有する半導体装置、ならびにこの半導体装置の製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体
JP2001210676A (ja) 半導体装置およびその製造方法
JP4459258B2 (ja) 電子部品の実装方法
JPH0992651A (ja) 半導体素子およびその接続方法
JP3914332B2 (ja) 半導体装置の製造方法
JPH0214536A (ja) フリップチップ実装構造