DE2845612A1 - Halbleiteranordnung mit hoeckerelektroden - Google Patents

Halbleiteranordnung mit hoeckerelektroden

Info

Publication number
DE2845612A1
DE2845612A1 DE19782845612 DE2845612A DE2845612A1 DE 2845612 A1 DE2845612 A1 DE 2845612A1 DE 19782845612 DE19782845612 DE 19782845612 DE 2845612 A DE2845612 A DE 2845612A DE 2845612 A1 DE2845612 A1 DE 2845612A1
Authority
DE
Germany
Prior art keywords
layer
electrode
conductor layer
width
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782845612
Other languages
English (en)
Other versions
DE2845612C2 (de
Inventor
Susumu Sato
Hideo Tsunemitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2845612A1 publication Critical patent/DE2845612A1/de
Application granted granted Critical
Publication of DE2845612C2 publication Critical patent/DE2845612C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measuring Fluid Pressure (AREA)

Description

GLAWE1 DELFS, MOLL & PARTNER
Nippon Electric Co., Ltd. Tokio / Japan
Halbleiteranordnung mit Höckerelektroden
PATENTANWÄLTE
DR.-ING. RICHARD GLAWE. MÖNCHEN DIPL-ING. KLAUS DELFS, HAMBURG DIPL.-PHYS. DR. WALTER MOLL, MÖNCHEN" DIPL.-CHEM. DR. ULRICH MENGDEHL, HAMBURG
ZUGELASSENE VERTRETER BEIM
EUROPÄISCHEN PATENTAMT * ZUGL. OFF. BEST. U. VEREID. DOLMETSCHER
8000 MÖNCHEN 26 POSTFACH 37 LIEBHERRSTR. 20 TEL. (089) 22 65 48 TELEX 52 25 05 spez
MÜNCHEN
A 65
2000 HAMBURG POSTFACH 2570 ROTHENBAUM-CHAUSSEE TEL. (040)41020 TELEX 21 29 21 spez
Beschreibung
Die Erfindung betrifft eine Halbleiteranordnung mit Höckerelektroden (bump electrodes), d.h. mit Elektroden, die an ihrem Ende eine Warze oder einen Hocker (bump) aufweisen, mit dem metallische Zuleitungsstreifen verbunden werden.
Zur Herstellung einer elektrischen Verbindung von Anschlußleitungen mit den metallischen Elektrodenbereichen von Halbleiteranordnungen sind verschiedene neue Verfahren vorgeschlagen worden, die die übliche Verdrahtung ersetzen. Eine dieser Techniken, die zur Verwendung bei LSI-Halbleiteranord-
909817/089/» - 1 -
BANK: DRESDNER BANK, HAMBURG, 4 030 448 (BLZ 200800 00) · POSTSCHECK: HAMBURG 147607-200 ■ TELEGRAMM: SPECHTZIES
nungen vorgeschlagen worden ist, wird als "gang bonding" Dezeichnet und besteht darin, daß die Anschlußleiter aus einem Streifen Metallfolie auf einem Kunststoffband ausgebildet werden, wobei ihre Endbereiche dünn· geformt werden derart, daß sie unmittelbar und gleichzeitig mit metallischen Vorsprüngen (bumps) an den Anschlußelektroden der IC-Anordnung verbunden werden können. Ein Gang-Bonding-Verfahren dieser Art ist beispielsweise in US-PS 3 763 404, US-PS 4 051 508 oder in "Solid State Technology" Oktober 1975, Seiten 46 - 52, beschrieben.
Die oben erwähnten Höcker oder Bumps werden üblicherweise aus Gold am Rand einer Elektroden- oder Zuleitungsschicht ausgebildet, die sich auf der Isolatorschicht des Halbleitersubstrats erstreckt und mit einer bestimmten Zone der HaIbleiteranordnung verbunden ist. Beispielsweise kann ein solcher Höcker eine Länge und Breite von etwa 100 um aufweisen und mit einer Höhe von 10 bis 20 um über die Oberfläche des Halbleiterelements vorstehen. Die mit den Höckern zu verbindenden Zuleitungsstreifen bestehen aus verzinnter oder vergoldeter Kupferfolie mit einer Dicke von 20 bis 40 pm und einer Breite von etwa 100 um im wesentlichen entsprechend den Abmessungen des Höckers.
Mit Zinn überzogene Kupferzuleitungen werden bei diesem Verfahren häufig verwendet, da hierbei eine eutektische Ver-
909817/0894
Schmelzung und Verbindung zwischen Gold und Zinn bei niedriger Temperatur und niedrigem Anpreßdruck erzielt werden kann. Bei Zuleitungen dieser Art ergibt sich jedoch ein Problem dadurch, daß das Zinn fadenförmige Einkristalle (whiskers) bilden kann, die zu einem Kurzschluß zwischen den Zuleitungen führen können. Aus diesem Grunde werden bei Halbleiteranordnungen, bei denen höhere Anforderungen an die Zuverlässigkeit gestellt werden, bevorzugt goldbeschichtete Kupferzuleitungen verwendet, da bei diesen keine Whisker-Bildung auftritt. Wenn jedoch eine goldbeschichtete Kupferzuleitung mit einem Goldhöcker verbunden werden soll, muß im Vergleich zu zinnbeschichteten Kupferzuleitungen ein wesentlich höherer Anpreßdruck und eine höhere Temperatur angewendet werden, um eine ausreichende mechanische Festigkeit der Verbindung zwisehen der Zuleitung und dem Hocker zu erzielen. Aus diesem Grunde muß der Hocker selbst eine hohe mechanische Festigkeit aufweisen. Hockerstrukturen mit besonders guter mechanischer Festigkeit sind in der erwähnten US-PS 4 051 508 beschrieben. Der Hocker wird hierbei stufenförmig ausgebildet, wobei das Querschnittsprofil der Höckerkonstruktion im Hinblick auf eine Verminderung der Spannungskonzentration beim Herstellen der Verbindung gewählt wird.
Jedoch kann auch mit diesen bekannten Strukturen eine Vermeidung lokaler Spannungskonzentrationen nicht in ausreichendem Maße erzielt werden. Wenn beispielsweise die beim Her-
909817/0894
stellen der Verbindung angewendete Temperatur auf 35O0C gesteigert wird, treten bei etwa 2 % der Hocker Risse oder Sprünge in dem Silicium-Halbleitersubstrat auf. Bei normalen LSI-Halbleiteranordnungen sind normalerweise ein bis mehrere Dutzend solcher Hocker auf dem gleichen Substrat vorgesehen, und bei extra großen LSI's kann es erforderlich sein, z.B. 120 Hocker auf dem gleichen Substrat anzuordnen. Zur Herstellung befriedigender Verbindungen ist es ferner erwünscht, die Temperatur und die angewendete Kraft beim Herstellen der Verbindung noch weiter zu steigern, dabei aber die Häufigkeit des Auftretens von Rissen oder Sprüngen im Substrat wesentlich herabzusetzen. Im Rahmen der Erfindung wurden Untersuchungen über die Entstehung dieser Risse oder Sprünge angestellt, und es wurde gefunden, daß die durch den Temperaturanstieg verursachten Risse in dem Bereich des Substrats auftreten, der unterhalb des Übergangsbereichs zwischen dem Elektrodenhöcker und der davon ausgehenden Zuleitungsschicht der Halbleiteranordnung liegt. Es wurde deshalb erkannt, daß es für eine ausreichende Verhinderung von Rissen oder Brüchen im Substrat oder in einer Isolatorschicht auf dem Substrat durch lokale Spannungskonzentrationen darauf ankommt, die Spannungsverteilung entlang der Ebene des Substrats in Betracht zu ziehen, da mit einem Elektrodenhöcker immer eine sich entlang dieser Ebene erstreckende Elektrodenschicht verbunden ist.
Hierbei muß weiter beachtet werden, daß die Spannungsverteilung oder Spannungskonzentration nicht nur von mechanischen
9098 17/0894
Faktoren, sondern auch von den thermischen Verhältnissen abhängt .
Bisher wurde hinsichtlich der Verbindung zwischen einem Elektrodenanschlußhöcker und der Elektrodenschicht im wesentliehen darauf geachtet, daß die Breite der Elektrodenschicht entsprechend der erforderlichen Stromaufnahmefähigkeit bzw. des Widerstands für den durch die Elektrodenschicht fließenden Strom ausgelegt wurde, wobei die Elektrodenschicht unter Beibehaltung dieser verhältnismäßig geringen Breite direkt mit dem Anschlußhöcker verbunden war. Wenn bei derartigen üblichen Ausgestaltungen des Übergangs zwischen der Elektrodenschicht und dem Höcker ein Anschlußstreifen durch Heißverpressung mit dem Höcker verbunden wird und dann die Festigkeit der Verbindung durch einen Zugfestigkeitsversuch getestet wird, so zeigt es sich, daß Brüche von dem Bereich des Substrats oder seiner Isolatorschicht ausgehen, der unterhalb des Übergangsbereichs zwischen dem Höcker und der Elektrodenschicht liegt. Dies beruht sowohl auf der Spannungskonzentration in diesem Übergangsbereich und einer dadurch möglichen mechanischen Schwächung, als auch auf einem Alterungseffekt durch thermische Spannungen u. dgl. Im Rahmen der Erfindung wurden auch Versuche durchgeführt mit Versuchsstücken, die Höcker ohne daran angeschlossene Elektrodenschichten aufwiesen, und es wurden hiermit Versuche unter verschiedensten Bedingungen durchgeführt. Hieraus ergab sich erfindungsgemäß die Erkennt-
909817 /0
nis, daß die Spannungsverteilung in der Ebene des Substrats
in Betracht gezogen werden muß.
Aufgabe der Erfindung ist es, eine Halbleiteranordnung mit Höckerelektroden zu schaffen, die eine gute Widerstandsfähigkeit gegen Wärme und Druck, wie sie beim Aufpressen von äußeren Anschlußleitern angewendet werden, aufweisen. Diese Aufgabe wird erfindungsgemäß durch eine neuartige Gestaltung des
Ubergangsbereichs zwischen dem Elektrodenhöcker und der weiterführenden Elektrodenschicht gelöst.
Erfindungsgemäß ist eine Halbleiteranordnung mit einem
Halbleitersubstrat, einer dieses mindestens teilweise abdeckenden Isolatorschicht, einer auf der Isolatorschicht angeordneten Anschlußelektrode mit Hocker oder Kontaktwarze, und einer Leiterschicht, die sich auf der Isolatorschicht erstreckt und mit einer bestimmten Zone des Halbleitersubstrats verbunden
ist, gekennzeichnet durch eine Spannungsausgleichsschicht
oder -zone zum Verhindern oder Verringern von Brüchen oder
Rissen des Substrats oder der Isolatorschicht, wenn eine Zuleitung mit dem Elektrodenhöcker unter Wärme und Druck verbunden wird, wobei die Spannungsausgleichsschicht oder -zone auf der Isolatorschicht vorgesehen und mit ihrem einen Ende mit
der Leiterschicht und mit ihrem anderen Ende mit der als Hökker oder Kontaktwarze ausgebildeten Anschlußelektrode verbunden ist.
909817/0894
Gemäß einer "bevorzugten Ausführungsform der Erfindung hat die Spannungsausgleichsschicht eine untere Dünnschicht, die einstückig in die unterste Dünnschicht der warzenförmigen Anschlußelektrode, die an das Substrat oder die Isolatorschicht angrenzt, und in die unterste Dünnschicht der weiterführenden Leiterschicht übergeht.
Gemäß einem weiteren Merkmal der Erfindung besteht die Spannungsausgleichsschicht aus einer unteren und einer oberen Dünnschicht, wobei die obere Dünnschicht, in Draufsicht gesehen, innerhalb der von der unteren Schicht eingenommenen Fläche liegt.
Gemäß einer weiteren Ausführungsform der Erfindung sind die jeweils obersten Schichten der Spannungsausgleichsschicht und der weiterführenden Leiterschicht sowie eine Zwischenschicht der höckerförmigen Anschlußelektrode einstückig ineinander übergehend aus gleichem Material und in gleicher Dicke ausgebildet.
Vorzugsweise hat die Spannungsausgleichsschicht, in der Draufsicht senkrecht zur Substratebene gesehen, eine sich von der höckerförmigen Anschlußelektrode bis zur weiterführenden Leiterschicht verringernde Breite.
909817/0894
Gemäß einer anderen Äusführungsform der Erfindung erstreckt sich die Spannungsausgleichsschicht, in der Draufsicht senkrecht zur Substratebene gesehen, von der höckerförmigen Anschlußelektrode aus mit gleichbleibender Breite, die größer ist als die Breite der weiterführenden Leiterschicht, bis zum Übergang in die weiterführende Leiterschicht.
Vorzugsweise liegt die Länge der Spannungsausgleichsschicht zwischen der hockerförmigen Anschlußelektrode und der weiterführenden Leiterschicht zwischen 5 pm und 60 um.
Anhand der Zeichnungen werden im folgenden zunächst Ausführungsformen des Standes der Technik und dann Ausführungsformen gemäß der Erfindung erläutert.
Pig. 1(A) zeigt im Querschnitt schematisch eine Halbleiteranordnung mit äußeren Anschlußleitungen und einem Verbindungswerkzeug.
Fig. 1(B) zeigt in vergrößerter Querschnittsansicht den Teil, der durch die gestrichelte Linie in Fig. 1(A) umgeben ist, mit Einzelheiten der Halbleiteranordnung und der Beziehungen zwischen den Zuleitungen, den Elektrodenhöckern oder Kontaktwarzen und dem Verbindungswerkzeug.
909817/0894
Fig. 2(A) und 2(B) zeigen in Draufsicht und Seitenansicht den Teilbereich einer Halbleiteranordnung mit einer höckerförmigen Anschlußelektrode oder Kontaktwarze gemäß dem Stand der Technik.
Fig. 3(A) und 3(B) zeigen in Draufsicht und in Seitenansicht einen Teilbereich einer zu Testzwecken hergestellten Halbleiteranordnung mit einer Höckerelektrode ohne anschließende Leiterschicht zur Untersuchung des Einflusses dieser Leiterschicht beim Bruchverhalten von Anordnungen gemäß Fig. 2.
Fig. 4(A) und 4(B) zeigen in Draufsicht und in Seitenansicht einen Teilbereich einer Halbleiteranordnung mit einer höckerförmigen Anschlußelektrode oder Kontaktwarze gemäß einer Ausführungsform der Erfindung.
Fig. 5 bis Fig. 8 zeigen jeweils in Draufsicht weitere Ausführungsformen der Erfindung.
Fig. 1(A) zeigt eine vorbekannte Einrichtung mit höckerförmigen Anschlußelektroden oder Kontaktwarzen 2, die auf dem Siliciumsubstrat angeordnet sind, welches Halbleiterelemente enthält. Diese Kontaktwarzen 2, die Spitzen der äußeren Zuleitungen 3, die an einem Kunststoffband 12 befestigt sind, und ein Verbindungswerkzeug 4 werden in eine vorbestimmte Stellung zueinander gebracht. Anschließend wird das Verbindungs-
909817/0894
- 9 -
werkzeug 4 abgesenkt, wobei ein mechanischer Druck zwischen den miteinander zu verbindenden Bereichen der Zuleitungen und der Kontaktwarzen erzeugt wird. Wenn eine vorbestimmte Belastung erreicht ist, läßt man einen elektrischen Strom durch das Werkzeug fließen, und die Goldleitungen werden sofort aufgrund des mechanischen Druckes und der Wärme, die am Werkzeug durch den durchfließenden Strom erzeugt wird, miteinander verbunden .
Es soll nun auf Fig. 1(B) Bezug genommen werden. Bei einer typischen bekannten Anordnung wird im allgemeinen Aluminium als Material für die leitenden Verbindungsschichten zu den aktiven Zonen der Halbleiterelemente und für die Elektroden verwendet, während die Kontaktwarze im allgemeinen aus Gold besteht. Um die Bildung von Purpurpest zwischen Aluminium und Gold zu vermeiden, wird eine weitere leitfähige Schicht durch kontinuierliches Aufsprühen (Sputtern) von wärmebeständigem Metall und Platin gebildet, um damit eine Leitungszwischenschicht zu bilden, die eine innere Aluminiumleitungsschicht mit einer Kontaktwarze verbindet. Ausführlicher gesagt, enthält ein Siliciumsubstrat 1 Transistoren, Widerstände u. dgl. (nicht dargestellt); als Beispiel eines Teils eines Schaltelements, das im Substrat 1 angeordnet ist, ist ein Bereich dargestellt, in den Fremdatome eindiffundiert sind. Eine innere Aluminiumschicht 6 ist mit dem Bereich 5 verbunden und auf der isolierenden Dünnschicht 14 aus SiO2 angeordnet, die
909817/0894
- 10 -
die Hauptoberfläche des Halbleitersubstrats 1 bedeckt. Die Leiterschicht, die mit der inneren Schicht 6 über eine Öffnung in der Isolatorschicht 7 verbunden ist, besteht aus einem Titanfilm 8, um ein Anhaften an der Isolatorschicht zu erreichen, einem Platinfilm 9 als Trennschicht und einem Goldfilm 10 für die Leitung. Eine Kontaktwarzen-Anschlußelektrode 2 besteht aus der Dreifachschicht 8, 9, 10, die sich ununterbrochen als Fortsetzung der Leiterschicht erstreckt, und einer dicken Goldschicht 11. Die Anschlußleitung 3, die im allgemeinen aus einem Kupferteil I3I und einem Goldüberzug 132 besteht, wird auf die Oberfläche der Kontaktwarze aufgebracht, um eine Verbindung unter Wärmeeinwirkung mit dem Gold der Kontaktwarze 2 zu bewirken. In dem Kupfer, das den Hauptbestandteil oder das Substrat der Anschlußleitung bildet, ist die für die Verbindung mit der Kontaktwarze vorgesehene Oberfläche aufgerauht und mit Ungleichmäßigkeiten versehen, um eine ausreichende Haftung zwischen ihr und einem Klebemittel zu erreichen, das auf das Kunststoffband 12 aufgebracht ist. Die Ungleichmäßigkeiten werden weiter vergrößert, wenn Gold durch Elektroplattieren auf die Kupferoberfläche aufgebracht wird. Mit der Bezugsziffer 13 sind Risse und Abblätterungen in der Umfangsrandzone des Halbleitersubstrats 1 bezeichnet.
Eine Halbleiteranordnung mit höckerförmigen Anschlußelektroden oder Kontaktwarzen gemäß dem Stand der Technik ist in Fig. 2(A) und 2(B) dargestellt, wobei auf einer Isolator-
909817/0894
- 11 -
schicht 14 z.B. aus Siliciumoxid oder Siliciumnitrid, die auf einer Hauptoberfläche eines Siliciumsubstrats ausgebildet ist, nacheinander ein Titanfilm 18 von 1500 2. Dicke, ein Platinfilm 19 von 2500 A* Dicke und ein dünner Goldfilm 20 von 1 um Dicke in dieser Reihenfolge aufgebracht sind. Auf einem Teil des dünnen Goldfilms 20 ist eine dicke Goldschicht 21 von 2,5 pm Dicke ausgebildet. Somit besteht die gesamte höckerförmige Anschlußelektrode oder Kontaktwarze 100 aus dem Titanfilm 18 und dem Platinfilm 19, die beide ein Quadrat mit 100 pm Seitenlänge bilden, dem dünnen Goldfilm 20 mit 80 pm Seitenlänge und der dicken Goldschicht 21 mit 60 um Seitenlänge. Die sich an die Anschlußelektrode oder Kontaktwarze anschließende Leiterschicht 200 besteht aus dem Titanfilm 18, dem Platinfilm 19 und dem dünnen Goldfilm 20, die sämtlich eine Breite von 10 pm haben. Man erkennt, daß bei dieser Ausführungsform nach dem Stand der Technik die streifenförmige Leiterschicht 200 unmittelbar mit der höckerförmigen Elektrode oder Kontaktwarze 100 verbunden ist. Wenn eine (nicht dargestellte) äußere Zuleitung aus einer goldüberzogenen Kupferfolie auf eine solche Kontaktwarze 100 aufgesetzt wird und Wärme und Druck auf sie ausgeübt werden, werden das Gold auf der Oberfläche der Zuleitung und die dicke Goldschicht 21 miteinander verbunden.
An auf diese Weise mit Anschlußleitungen verbundenen HaIbleiteranordnungen wurden Festigkeitstests durchgeführt, indem
9098 17/0894
- 12 -
ein Zug auf die aufgebrachte Anschlußleitung in der Richtung senkrecht zur Hauptfläche der Halbleiteranordnung ausgeübt und mittels eines Zugspannungsfühlers gemessen wurde. Auf diese Weise wurde die Festigkeit und die Art der Bruchbildung an der Halbleiteranordnung untersucht. Wenn das Aufpressen der Zuleitungen mit einem Aufpreßdruck von 2000 kg/cm bei 5000C durchgeführt wurde, was eine härtere Behandlung als normalerweise üblich (1200 kg/cm und 3000C) darstellt, so ergaben die Festigkeitsversuche mit den so angebrachten Zuleitungen eine Ablösung bei Anwendung einer Zugkraft von 20 g oder mehr. Hierbei trat die Loslösung oder der Bruch entweder innerhalb der äußeren Zuleitung, an der Verbindungsstelle zwischen der Zuleitung und der Kontaktwarze, am Übergang zwischen der Kontaktwarze und der Isolatorschicht oder im Substrat auf. Ein Bruch in der äußeren Zuleitung selbst bedeutet, daß die hergestellte Verbindung an sich ausreichende Festigkeit hat, während Brüche oder Ablösungen an den beiden Übergängen durch einen mangelhaften Verbindungsprozeß bzw. durch mangelhafte Haftung zwischen der Kontaktwarze und der Isolatorschicht bewirkt wurden. Ein Ausreißen innerhalb des Substrats bedeutet, daß die Zuleitung zusammen mit der mit ihr verbundenen Kontaktwarze als Ganzes aus dem Substrat heraus- oder von der Isolatorschicht abgerissen wird, was durch Sprünge bewirkt wird, die im Siliciumsubstrat oder in der Isolatorschicht erzeugt wurden. Der Anteil dieser durch Herausreißen bewirkten Brüche betrug 12,5 % der insgesamt bei
909817/0894
- 13 -
den Versuchen beobachteten Brüchen oder Ablösungen, und dieser Anteil ist zu hoch und muß verringert werden.
Es wurde ein Versuchsstück gemäß Fig. 3(A) und 3(B) hergestellt, welches sich von der Anordnung gemäß Fig. 2(A) und 2(3) nur dadurch unterscheidet, daß die die Verbindung zur
Kontaktwarze herstellende streifenförmige Leiterschicht 200
weggelassen wurde. Bei Zugfestigkeitsversuchen, die unter den gleichen Bedingungen durchgeführt wurden wie bei der Halbleiteranordnung gemäß Fig. 2, lag der Anteil der Ablösungen oder Brüche, die durch Herausreißen aus dem Substrat aufgrund von Rissen im Siliciumsubstrat oder der Isolatorschicht zustande kamen, nur bei 4,9 % der insgesamt aufgetretenen Brüche oder Ablösungen.
Der Vergleich mit dem Verhalten der Testwarze oder -elektrode gemäß Fig. 3(a) und 3(B) zeigt, daß die Bildung von
Defekten im Siliciumsubstrat bei dem Zugfestigkeitstest der
Halbleiteranordnung gemäß Fig. 2 beeinflußt wird durch das
Vorhandensein der weiterführenden Leiterschicht und ihrem
Übergangsbereich zu der Kontaktwarze. Eine genaue Beobachtung des Siliciumsubstrats unterhalb einer beim Zugversuch
ausgerissenen Kontaktwarze zeigte ferner, daß der Bruch oder Riß erzeugt wurde ausgehend von den in Fig. 2(A) dargestellten Eckpunkten 27 und 28 zwischen dem äußeren Umriß der Kontaktwarze 100 und den beiden Seitenkanten der streifenförmigen Leiterschicht 200.
909817/0894
- 14 -
28 4 b ti 1 2
Aus den vorgenannten Resultaten der Zugfestigkeitsversuche an der bekannten Halbleiteranordnung gemäß Fig. 2 und an dem Teststück gemäß Fig. 3 konnten als erfindungsgemäße Erkenntnisse die folgenden drei Auswirkungen der Wärme und des Druckes, die auf die Kontaktwarze beim Aufpressen der Zuleitung ausgeübt werden, festgestellt werden. Erstens wird in dem Siliciumsubstrat unterhalb des Randbereiches der mit der Anschlußleitung zu verbindenden Kontaktwarze ein Bruchverhalten erzeugt durch mechanische Spannungskonzentration aufgrund des auf die Warze ausgeübten Druckes und durch Spannungen aufgrund der der Warze zugeführten Wärme. Zweitens wird bei Vorhandensein einer an die Warze angeschlossenen weiterführenden Leiterschicht die beim heißen Aufpressen einer Zuleitung auf die Warze ausgeübte Wärme in diese Leiterschicht weitergeleitet, da die Leiterschicht aus einem elektrisch gut leitenden Material besteht, das somit auch eine gute Wärmeleitfähigkeit besitzt, wodurch ein großer Temperaturgradient zwischen der Leiterschicht und der darunter befindlichen Isolatorschicht oder dem darunter befindlichen Siliciumsubstrat entsteht. Aufgrund dieses Temperaturgradienten entstehen thermische Spannungen in dem Substrat unterhalb der Leiterschicht, und zwar besonders ausgeprägt in der Längsrichtung der Leiterschicht. Drittens wird durch die Tatsache, daß die Wärme der Leiterschicht durch die Kontaktwarze durchgeführt wird, die thermische Spannung ihr Maximum am Übergangsbereich zwischen der Warze und der Leiterschicht errei-
909817/089A
- 15 -
chen. Die vorliegende Erfindung geht von den so gewonnenen Erkenntnissen aus.
Mit anderen Worten wird aufgrund der Untersuchungen angenommen, daß im Übergangsbereich zwischen der Kontaktwarze und der streifenförmigen Leiterschicht sich die Spannungen, die durch die Druckausübung auf die Warze, durch die Hitzeeinwirkung auf die Warze und durch die Hitze in der Leiterschicht erzeugt werden, überlagern und hierdurch Sprünge oder Risse im Substrat erzeugt werden. Beim Zugfestigkeitstest wirken diese Sprünge oder Risse als Ansatzpunkte für eine Bruchfortpflanzung, die ein Brechen des Substrats und ein Ausreißen der mit der Zuleitung verbundenen Kontaktwarze aus dem Substrat bewirken. Hieraus wird erfindungsgemäß gefolgert, daß es zur Verhinderung von Rissen oder Sprüngen im Substrat erforderlieh ist, die von der Leiterschicht in der Nachbarschaft der Kontaktwarze erzeugten thermischen Spannungen möglichst gering zu halten, d.h. die Temperaturdifferenz zwischen der Leiterschicht und dem Siliciumsubstrat sowie den Temperaturgradienten in der Leiterschicht in der Längsrichtung zu reduzieren. Diese Forderungen werden erfindungsgemäß erfüllt durch eine Spannungsausgleichsschicht oder -zone zur Minderung oder Ausgleichung thermischer Spannungen im Übergangsbereich zwischen der Kontaktwarzenelektrode und der anschließenden Leiterschicht, wobei diese Spannungsausgleichsschicht eine große Fläche in der Draufsicht zwischen der Leiterschicht und dem
909817/0894
- 16 -
^ 2 B 4 b 6 Ί 2
Substrat und keine abrupte Veränderung ihrer Fläche von der Kontaktwarzenelektrode in Richtung auf die Leiterschicht aufweist.
Eine erste bevorzugte Ausführungsform der Erfindung ist in Fig. 4(A) und 4(B) dargestellt. Der Gesamtaufbau entspricht weitgehend der üblichen Halbleiteranordnung gemäß Fig. 2(A) und 2(B), wobei jedoch im Unterschied von dieser vorbekannten Anordnung eine Spannungsausgleichsschicht 310, die aus den gleichen Materialien wie die Leiterschicht 210 besteht, zwisehen dieser Leiterschicht 210 und der Kontaktwarzenelektrode 110 angeordnet ist, um durch das Vorhandensein der Leiterschicht verursachte thermische Spannungen zu absorbieren.
Genauer gesagt sind auf einem Isolatorfilm 14 aus Siliciumoxid, Siliciumnitrid od. dgl., der auf der Hauptoberfläche eines Siliciumsubstrats 1 angeordnet ist, nacheinander ein Titanfilm 38 von 1500 A Dicke, ein Platinfilm 39 von 2500 A Dicke und ein dünner Goldfilm 40 von 1 um Dicke in dieser Reihenfolge aufgebracht, und eine dicke Goldschicht 41 von 2,5 um Höhe ist als Kontaktwarze auf dem dünnen Goldfilm 40 aufgebracht. Die Breite W der Leiterschicht 210 beträgt 10 um. Die Breite χ und die Länge 1 des Titanfilms 38 und Platinfilms 39 im Bereich der Kontaktwarzenelektrode 110 betragen jeweils 100 um, die Breite x1 und die Länge 1' des dünnen Goldfilms 40 betragen beide 80 um, und die Breite x" und Län-
909817/089A
- 17 -
ge 1" der dicken Goldschicht 41 betragen "beide 60 um. Wie bereits erwähnt, hat die Kontaktwarzenelektrode 110 eine doppelt abgestufte Struktur, wobei die Stufen von den beiden untersten Schichten 38 und 39, der Zwischenschicht 40 und der obersten Schicht 41 gebildet werden. Die streifenförmige Leiterschicht 210 hat eine nichtabgestufte Struktur, bei der die Schichten 38, 39 und 40 ohne Stufe ineinander übergehen. Die Spannungsausgleichsschicht 310 hat eine Struktur mit einer einzelnen Stufe, die gebildet wird einerseits durch die beiden unteren Schichten 38 und 39 und andererseits von der obersten Schicht 40.
In der Draufsicht hat diese Spannungsausgleichsschicht eine Trapezforru, die gebildet wird von der der Leiterschicht 210 gegenüberliegenden Seitenkante der Kontaktwarze, schräg verlaufenden Seitenkanten, die sich von den beiden Enden dieser Seitenkante der Warze unter einem Winkel von 45° in Richtung auf die Leiterschicht erstrecken, und der Verbindungslinie zwischen den Eckpunkten, die von diesen schrägen Seitenkanten und den parallelen Seitenkanten der Leiterschicht gebildet werden. Diese Trapezform ergibt eine optimale Milderungs- und Ausgleichswirkung für die von der Leiterschicht erzeugten thermischen Spannungen. Bei der dargestellten Ausführungsform, bei der die Seitenlänge der quadratischen Kontaktwarzenelektrode 100 um und die Breite der Leiterschicht 20 um beträgt, hat die Länge L der Spannungsausgleichsschicht 310
909817/0894
- 18 -
den Betrag von 45 pm. Diese Länge L sollte auf jeden Fall mindestens 5 um oder mehr betragen, damit der gewünschte Effekt erzielt wird, und sie beträgt vorzugsweise weniger als 60 um, da bei größeren Längen keine weitere Zunahme des gewünschten Ausgleichseffekts zu erwarten ist und außerdem das gewünschte Ausmaß von Integration und Kompaktheit der Halbleiteranordnung berücksichtigt werden muß. Da außerdem zwischen den Umrissen der Platinschicht 39 und der dünnen Goldschicht 40 eine Stufe vorgesehen ist, wird die im Umfangsbereich erzeugte mechanische Spannung in der Isolatorschicht 14, angrenzend an den Umfang der Titanschicht 38, sowie in dem darunter befindlichen Siliciumsubstrat 1 reduziert.
Bei einer derart ausgebildeten Kontaktwarzenelektrode wurde eine äußere Zuleitung durch Wärme und Druck mit der dicken Goldschicht verbunden, und zwar durch einen Anpreßdruck von 2000 kg/cm und einer Temperatur von 5000C. Dies sind höhere und kritischere Werte als in der Praxis angewendet. Die so hergestellte Verbindung wurde dann einer Zugfestigkeitsprüfung unterzogen. Bei sämtlichen Proben trat ein Bruch oder eine Ablösung erst bei einer Zugkraft von 30 g oder mehr auf, und nur 0,9 % aller insgesamt aufgetretenen Brüche oder Ablösungen beruhten auf einem Ausreißen im Siliciumsubstrat aufgrund dort verursachter Risse. Dieses Ergebnis der Zugfestigkeitsversuche ist nicht nur weitaus besser als das Ergebnis der Versuche mit bekannten Halbleiteranordnungen gemäß Fig. 2,
9G9817/0894
- 19 -
sondern sogar besser als das Ergebnis der Versuche mit den Versuchsstücken gemäß Fig. 3. Dies bedeutet, daß die Spannungsausgleichsschicht gemäß der Erfindung nicht nur die Auswirkungen der von der Leiterschicht verursachten thermischen Spannungen absorbieren kann, sondern auch die Spannungen mildert, die unmittelbar durch die beim Heißanpressen ausgeübte Wärme und Druck bewirkt werden.
Eine zweite vorteilhafte Ausführungsform der Erfindung ist in Fig. 5 dargestellt und weist eine Spannungsausgleichsschicht 320 zwischen einer aus einem Titan-Platin-Film 49, einem dünnen Goldfilm 50 und einer dicken Goldschicht 51 aufgebauten Kontaktwarzenelektrode 120 und einer aus einem Titan-Platin-Film 49 und einem dünnen Goldfilm 50 bestehenden Leiterschicht 220 auf. Genauer gesagt ist auf der ein Siliciumsubstrat bedeckenden Isolatorschicht 14 ein zur Spannungsausgleichsschicht 320 gehörender Titan-Platin-Film 49 mit einer Breite y von 30 um, die größer ist als die Breite von 10 um der Leiterschicht 220, und mit einer Länge M von 50 um aufgebracht. Diese Länge M sollte mindestens 5 um oder mehr betragen, um den gewünschten Effekt zu erzielen, und sie sollte vorzugsweise weniger als 60 um betragen, da bei dieser Länge der angestrebte Effekt seine Sättigung erreicht hat. Außerdem sollte die Breite y der Spannungsausgleichsschicht 320 vorzugsweise um mindestens 10 um breiter als die Breite der Leiterschicht 220 sein. Auch mit dieser Ausführungsform wurden
9098 1 7/089A
- 20 -
unter den gleichen Bedingungen wie vorstehend beschrieben Zugfestigkeitsversuche zum Vergleich mit der Anordnung nach Fig. 2 ausgeführt. Es wurde gefunden, daß bei dieser Ausführungsform der Anteil der Brüche in dem Siliciumsubstrat unterhalb der Kontaktwarze 8,3 % aller aufgetretenen Brüche oder Ablösungen betrug. Man erkennt hieraus, daß die Spannungsausgleichsschicht immer noch einen merklichen Einfluß auf die thermischen Spannungen hat, obwohl diese Schicht in der Draufsicht einen geradlinigen Verlauf mit stufenförmigem Übergang in die angrenzenden Bereiche aufweist. Hinsichtlich aller übrigen Bereiche,mit Ausnahme der Spannungsausgleichsschicht, war diese Ausführungsform hinsichtlich der Abmessungen, Schichtdicken und Materialien identisch mit der erstgenannten Aus führung s f ο rm.
Bei der dritten bevorzugten Ausführungsform, die in Fig. dargestellt ist, ist zwischen einer im Grundriß kreisförmigen Kontaktwarzenelektrode 130 und einer Leiterschicht 230 eine Spannungsausgleichsschicht 330 vorgesehen, die sich keilförmig von der Kontaktwarze in Richtung auf die Leiterschicht 230 erstreckt, wobei ihre äußeren Begrenzungslinien tangential zu dem kreisförmigen Grundriß des Warzenteils verlaufen. Die Spannungsausgleichsschicht 330 wird gebildet aus Bereichen eines ersten Films 59 und eines zweiten Films 60 auf der Isolatorschicht 14, die sich von der Kontaktwarze zu der Leiterschicht erstrecken. Die Kontaktwarzenelektrode I30 be-
909817/0894
- 21 -
steht aus dem ersten Film 59, dem zweiten Film 60 und einer dritten Schicht 61. Diese Ausführungsform dürfte einen besonders deutlichen Effekt auf die Bruchhäufigkeit im Siliciumsubstrat haben.
Die vierte Ausführungsform der Erfindung, die in Fig. 7 dargestellt ist, weist eine größenmäßig reduzierte Spannungsausgleichsschicht 340 zwischen der Kontaktwarzenelektrode und einer streifenförmigen Leiterschicht 240 auf. Die Spannungsausgleichsschicht 340 weist ebenso wie die Kontaktwarzenelektrode 140 auf der Isolatorschicht 14 einen ersten Film und einen zweiten Film 70 auf, wobei im Bereich der Kontaktwarze eine dritte dicke Schicht 71 auf diesen beiden Filmen oder Dünnschichten 69 und 70 ausgebildet ist. Die Leiterschicht 240 besteht aus dem ersten Film 69 und dem zweiten Film 70 von gleicher Breite wie der erste Film 69. Diese Ausführungsform stellt einen Kompromiß dar zwischen noch zulässigen thermischen Spannungen und möglichst kleinem Platzbedarf. Um jedoch einen merklichen Effekt bezüglich des Spannungsausgleichs zu erzielen, muß die Breite Z der so ausgebildeten Spannungsausgleichsschicht um mehr als 10 um größer sein als die Breite der Leiterschicht 240.
Eine fünfte Ausführungsform der Erfindung gemäß Fig. 8 weist eine Spannungsausgleichsschicht 350 auf, die aus einem ersten Film 79 und einem zweiten Film 80 besteht und auf einer
909817/0894
- 22 -
Isolatorschicht 14 auf einem Siliciumsubstrat derart ausgebildet ist, daß sie keine abgestufte Kontur aufweist. Je nach dem noch zulässigen Ausmaß der Spannungen kann auch eine derartige Ausführungsform benutzt werden. Im einzelnen besteht die Kontaktwarzenelektrode 150 aus dem ersten Film 79» dem darauf ausgebildeten Film 80 und der wiederum darauf ausgebildeten dickeren dritten Schicht 81, während die Spannungsausgleichsschicht 350 und die anschließende Leiterschicht 250 jeweils aus dem ersten Film 79 und dem zweiten Film 80 bestehen, die von gleicher Breite sind. Diese Ausführungsform entspricht derjenigen, die man erhält, wenn man bei der Ausführungsform nach Fig. 5 die Breite der Schicht 50 der Spannung sausgl ei chs schicht 320 so verbreitert, daß sie die gleiche Breite wie die Schicht oder der Film 49 hat.
Bei der vorliegenden Ausführungsform wurde die Länge M1 der Spannungsausgleichsschicht 350 zu 50 um und ihre Breite y1 zu 30 um gewählt, während die übrigen Elemente und Abmessungen dieselben sind wie bei der ersten Ausführungsform gemäß Fig. Bei Anwendung des gleichen Zugfestigkeitsversuchs, wie er bei der ersten Ausführungsform durchgeführt wurde, wurde gefunden, daß ausgerissene Verbindungen aufgrund von Rissen in dem Siliciumsubstrat in einer Häufigkeit von 9,2 % der insgesamt auftretenden Brüche bzw. Ablösungen vorkamen. Auch bei dieser Ausführungsform sollte ähnlich wie bei der zweiten Ausführungsform nach Fig. 5 die Länge M1 der Spannungsausgleichs-
909817/0894
- 23 -
schicht 350 vorzugsweise im Bereich von 5 bis 60 um liegen,
während die Breite y1 um einen Betrag von mindestens 10 um größer sein sollte als die Breite der anschließenden Leiterschicht 250.
Wie vorstehend beschrieben wird gemäß der Erfindung eine neuartige Ausgestaltung des Übergangsbereichs zwischen einer Hocker- oder Kontaktwarzenelektrode und einer anschließenden streifenförmigen Leiterschicht hergestellt, die hohen Temperaturen und hohen Drücken standhalten kann und ohne größere Abänderungen des Herstellungsverfahrens von üblichen Halbleiteranordnungen hergestellt werden kann. Die Erfindung ermöglicht auch eine größere Wahlfreiheit bei der Auswahl des Verbindungsmetalls zwischen der äußeren Zuleitung und der Kontaktwarzenelektrode, und gewährleistet die Herstellung von Verbindungen von hoher Qualität und hoher Zuverlässigkeit.
Ferner wird es hierdurch möglich, mit großer Zuverlässigkeit und sehr geringen Kosten gleichzeitig eine große Anzahl von Verbindungen an einer LSI-Halbleiteranordnung mit einer großen Anzahl von Kontaktwarzen herzustellen, was eine außerordentlieh große industrielle Bedeutung hat. Obwohl bei allen beschriebenen Ausführungsformen die Kontaktwarzenelektroden eine zweifach abgestufte Kontur aufweisen, ist die Erfindung selbstverständlich nicht auf derartige Kontaktwarzenelektroden beschränkt, sondern kann auch in Verbindung mit Kontaktwarzenelektroden mit nur einer einzigen Stufe, ohne Stufe oder
909817/0894
- 24 -
mit einer größeren Anzahl von Stufen angewendet werden. Auch ist die Spannungsausgleichsschicht selbst nicht auf die Ausführungen ohne Stufe oder mit einer einzigen Stufe zwischen ihren Schicht "beschränkt, sondern könnte auch mit mehreren Stufen oder mit mehreren Schichten ausgebildet werden. Auch sind die verwendeten elektrisch leitfähigen Materialien der Elektrode, der Spannungsausgleichsschicht und der streifenförmigen Leiterschicht nicht auf die Angaben in den vorstehenden Ausführungsbeispielen beschränkt. Insbesondere können die einander entsprechenden Schichten in den einzelnen Abschnitten auch verschiedenen Materialien bestehen und dann miteinander zur Bildung einer zusammenhängenden Schicht verbunden werden.
909817/0894
- 25 -
-3<r-
Leerseite

Claims (1)

  1. Patentansprüche
    fly Halbleiteranordnung mit einem Halbleitersubstrat, einer auf einer Hauptoberfläche des Halbleitersubstrats ausgebildeten Isolatorschicht, einer darauf ausgebildeten höcker- oder warzenförmigen Anschlußelektrode, und einer Leiterschicht, die die Verbindung mit einer bestimmten Zone des Halbleitersubstrats herstellt und sich auf der Isolatorschicht erstreckt, dadurch gekennzeichnet , daß die Leiterschicht (210, 220, 230, 240, 250) mit der hocker- oder warzenförmigen Anschlußelektrode (110, 120, 130, 140, 150) über eine Span-
    909817/0894
    BANK: DRESDNER BANK, HAMBURG. 4 030 448 (BLZ 200 800 00) ■ POSTSCHECK: HAMBURG 147607-200 ■ TELEGRAMM: SPECHTZIES
    nungsausgleichzone (310, 320, 330, 34-0, 350) verbunden ist zur Verhinderung von Rissen oder Sprüngen in dem Halbleitersubstrat aufgrund von Wärme- und Druckeinwirkung auf die Elektrode, wobei die Spannungsausgleichs schicht mit einem Er.-de mit der Leiterschicht und mit ihrem anderen Ende mit der Elektrode verbunden ist.
    2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Länge der Spannungsausgleichsschicht (310, 320, 330, 340, 350) zwischen dem einen und dem anderen Ende 5 um bis 60 um beträgt.
    3. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Spannungsausgleichsschicht (310, 330, 340) in Draufsicht senkrecht zur Hauptfläche des Substrats gesehen eine sich verjüngende oder keilförmige Kontür hat, die sich von der Elektrode (110, 130, 140) in Richtung auf die Leiterschicht (210, 230, 240) verjüngt.
    4. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Breite der Spannungsausgleichsschicht (310) an dem Ende, wo sie mit einer Kante der höckerförmigen Elektrode (110) verbunden ist, etwa gleich der Länge dieser Kante der Elektrode ist, und daß die Breite der Spannungsausgleichsschicht (3IO) an der Stelle, wo sie
    909817/0894
    - 2 -
    mit der Leiterschicht (210) verbunden ist, etwa gleich der Breite dieser Leiterschicht ist.
    5. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Spannungsausgleichsschicht (320, 350) in Draufsicht senkrecht zur Hauptoberfläche des Substrats gesehen eine geradlinige Form mit parallelen Kanten aufweist und daß die Breite der Spannungsausgleichsschicht (320, 350) größer als die Breite der Leiterschicht (220, 250), aber kleiner als die Breite der Elektrode (120, 150) ist.
    6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet , daß die Breite der Spannungsausgleichsschicht (320, 350) um mindestens 10 pm größer ist als die Breite der Leiterschicht (220, 250).
    7. Halbleiteranordnung nach Anspruch 1, dadurch g e kennzeichnet, daß in der Draufsicht senkrecht zur Hauptfläche des Substrats gesehen die hocker- oder warzenförmige Anschlußelektrode (130) kreisförmig ist und daß die Spannung sausgleichs schicht (330) eine sich von der Elektrode (130) in Richtung auf die Leiterschicht (230) verjüngende Form hat, deren seitliche Begrenzungslinien tangential zum kreisförmigen Umriß der Elektrode (130) verlaufen.
    909817/089*
    b. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , daß mindestens die jeweils unterste, an die Isolatorschicht (14) angrenzende Schicht (3Q) der Anschlußelektrode (110), der Spannungsausgleichsschicht (310) und der Leiterschicht (210) ununterbrochen durchgehend aus dem gleichen Material und in gleicher Dicke ausgebildet sind.
    y. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Spannungsausgleichsschicht (310) eine untere Schicht (38) aufweist, die eine durchgehende Fortsetzung der untersten Schicht der Leiterschicht (210) und der Elektrode (110) ist, und eine obere Schicht (39), die eine kontinuierliche Fortsetzung der oberen Schicht der Leiterschicht (210) und einer Zwischenschicht der Elektrode (110) ist.
    10. Halbleiteranordnung nach Anspruch 9, dadurch gekennzeichnet , daß die oberste Schicht (40) der Spannungsausgleichsschicht (310) im Grundriß gesehen innerhalb der von der unteren Schicht oder den unteren Schichten (38, 39) eingenommenen Fläche liegt.
DE2845612A 1977-10-19 1978-10-19 Halbleiteranordnung mit höckerförmigen Anschlußelektroden Expired DE2845612C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12631877A JPS5459080A (en) 1977-10-19 1977-10-19 Semiconductor device

Publications (2)

Publication Number Publication Date
DE2845612A1 true DE2845612A1 (de) 1979-04-26
DE2845612C2 DE2845612C2 (de) 1987-01-22

Family

ID=14932210

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2845612A Expired DE2845612C2 (de) 1977-10-19 1978-10-19 Halbleiteranordnung mit höckerförmigen Anschlußelektroden

Country Status (4)

Country Link
US (1) US4244002A (de)
JP (1) JPS5459080A (de)
DE (1) DE2845612C2 (de)
FR (1) FR2406893A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3122740A1 (de) * 1980-06-10 1982-03-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleiterbauelement
EP0107202A1 (de) * 1982-10-25 1984-05-02 CSELT Centro Studi e Laboratori Telecomunicazioni S.p.A. Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57170554A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Semiconductor device
JPS593954A (ja) * 1982-06-29 1984-01-10 Mitsubishi Electric Corp 半導体装置
DE3727488C2 (de) * 1987-08-18 1994-05-26 Telefunken Microelectron Optoelektronisches Bauelement
US5208186A (en) * 1989-02-09 1993-05-04 National Semiconductor Corporation Process for reflow bonding of bumps in IC devices
US4922322A (en) * 1989-02-09 1990-05-01 National Semiconductor Corporation Bump structure for reflow bonding of IC devices
JPH0437067A (ja) * 1990-05-31 1992-02-07 Canon Inc 半導体素子用電極及び該電極を有する半導体装置及びその製造方法
US6388203B1 (en) 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
AU5316996A (en) 1995-04-05 1996-10-23 Mcnc A solder bump structure for a microelectronic substrate
KR0145128B1 (ko) * 1995-04-24 1998-08-17 김광호 열방열 핀을 구비한 내부 리드 본딩 장치 및 이를 이용한 내부 리드 본딩 방법
US5617991A (en) * 1995-12-01 1997-04-08 Advanced Micro Devices, Inc. Method for electrically conductive metal-to-metal bonding
US6184581B1 (en) * 1997-11-24 2001-02-06 Delco Electronics Corporation Solder bump input/output pad for a surface mount circuit device
DE60108413T2 (de) * 2000-11-10 2005-06-02 Unitive Electronics, Inc. Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür
US6863209B2 (en) 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
US6960828B2 (en) * 2002-06-25 2005-11-01 Unitive International Limited Electronic structures including conductive shunt layers
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
TW200603698A (en) * 2004-04-13 2006-01-16 Unitive International Ltd Methods of forming solder bumps on exposed metal pads and related structures
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US8569886B2 (en) 2011-11-22 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of under bump metallization in packaging semiconductor devices
DE102014110473A1 (de) * 2014-07-24 2016-01-28 Osram Opto Semiconductors Gmbh Träger für ein elektrisches Bauelement
CN109720903B (zh) 2017-10-31 2020-09-04 精工爱普生株式会社 介质传送装置及记录装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2409312A1 (de) * 1974-02-27 1975-09-04 Licentia Gmbh Halbleiteranordnung mit einer auf der halbleiteroberflaeche angeordneten metallschicht
US4051508A (en) * 1975-06-13 1977-09-27 Nippon Electric Company, Ltd. Semiconductor device having multistepped bump terminal electrodes

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL87258C (de) * 1969-01-15
JPS5851425B2 (ja) * 1975-08-22 1983-11-16 株式会社日立製作所 ハンドウタイソウチ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2409312A1 (de) * 1974-02-27 1975-09-04 Licentia Gmbh Halbleiteranordnung mit einer auf der halbleiteroberflaeche angeordneten metallschicht
US4051508A (en) * 1975-06-13 1977-09-27 Nippon Electric Company, Ltd. Semiconductor device having multistepped bump terminal electrodes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3122740A1 (de) * 1980-06-10 1982-03-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Halbleiterbauelement
EP0107202A1 (de) * 1982-10-25 1984-05-02 CSELT Centro Studi e Laboratori Telecomunicazioni S.p.A. Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
JPS5459080A (en) 1979-05-12
JPS6138612B2 (de) 1986-08-30
FR2406893B1 (de) 1983-10-07
FR2406893A1 (fr) 1979-05-18
US4244002A (en) 1981-01-06
DE2845612C2 (de) 1987-01-22

Similar Documents

Publication Publication Date Title
DE2845612A1 (de) Halbleiteranordnung mit hoeckerelektroden
DE3134343C2 (de) Halbleiteranordnung
DE69032879T2 (de) Verbindungsverfahren für Halbleiterpackung und Verbindungsdrähte für Halbleiterpackung
DE2813968C2 (de) Halbleiteranordnung
DE1965546C3 (de) Halbleiterbauelement
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE69213522T2 (de) Verbindungsverfahren für innere TAB-Leiter und Werkzeug zum Verbinden
DE3331624C2 (de) Halbleiteranordnung mit Schutzmetalleinrichtung
DE3913221A1 (de) Halbleiteranordnung
DE102009026027A1 (de) Wafersolarzelle
DE10358686A1 (de) Crimpkontaktelement
DE3335848C2 (de)
DE68918983T2 (de) Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung.
DE3938152C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102004048688B4 (de) Leistungs-Halbleitervorrichtung
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE3875174T2 (de) Verfahren zur herstellung einer verbindung zu einem kontaktstift auf einer integrierten schaltung und zugehoerige kontaktstruktur.
DE19612838A1 (de) Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung
DE69128388T2 (de) Verbindungsstruktur
DE102004027960B4 (de) Elektrische Leistungs-Halbleitervorrichtung
DE69706720T2 (de) Höckerloses Verfahren zur Verbindung von inneren Leitern mit integrierten Halbleiterschaltungen
DE2004776A1 (de) Halbleiterbauelement
DE112004003008T5 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102004059389A1 (de) Kontaktierung eines Halbleiterbauelements
DE69030411T2 (de) Leiterrahmen für Halbleiteranordnung

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation