DE2845612C2 - Halbleiteranordnung mit höckerförmigen Anschlußelektroden - Google Patents

Halbleiteranordnung mit höckerförmigen Anschlußelektroden

Info

Publication number
DE2845612C2
DE2845612C2 DE2845612A DE2845612A DE2845612C2 DE 2845612 C2 DE2845612 C2 DE 2845612C2 DE 2845612 A DE2845612 A DE 2845612A DE 2845612 A DE2845612 A DE 2845612A DE 2845612 C2 DE2845612 C2 DE 2845612C2
Authority
DE
Germany
Prior art keywords
conductor layer
layer
widening
width
semiconductor arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2845612A
Other languages
English (en)
Other versions
DE2845612A1 (de
Inventor
Susumu Sato
Hideo Tokio/Tokyo Tsunemitsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2845612A1 publication Critical patent/DE2845612A1/de
Application granted granted Critical
Publication of DE2845612C2 publication Critical patent/DE2845612C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measuring Fluid Pressure (AREA)

Description

  • Die Erfindung betrifft eine Halbleiteranordnung mit einem Halbleitersubstrat mit, mit einer auf einer Hauptoberfläche des Halbleitersubstrates ausgebildeten Isolierschicht, mit einer sich auf der Isolierschicht erstreckenden Leiterschicht, die im wesentlichen parallele Begrenzungskanten und an einem Ende eine Erweiterung aufweist, und mit einer auf der Erweiterung der Leiterschicht ausgebildeten höckerförmigen Anschlußelektrode.
  • In der DE-OS 24 09 312 ist eine Halbleiteranordnung mit einer höckerförmigen Anschlußelektrode beschrieben, bei der eine dünne Palladiumschicht zwischen einer dünnen Goldschicht, die aufgedampft oder durch Sputtern hergestellt ist, und einer dicken elektrolytisch aufgebrachten Goldschicht angeordnet ist, durch die erreicht werden soll, daß die dünne Goldschicht und die dicke Goldschicht besser aneinander haften.
  • Eine Halbleiteranordnung der eingangs genannten Art ist aus der US-PS 40 51 508 bekannt. Dabei ist die Leiterschicht mit einer Breite, wie sie aufgrund der erforderlichen Leitfähigkeit vorgesehen ist, im wesentlichen direkt mit der Anschlußelektrode verbunden. Es hat sich gezeigt, daß bei den hohen Temperaturen und Anpreßdrucken, wie sie beim Gang-Bonden der höckerförmigen Anschlußelektrode mit einer äußeren Zuleitung auftreten, im Übergangsbereich zwischen Leiterschicht und Höckerbereich Risse und Sprünge im Halbleitersubstrat auftreten, wodurch die Zugfestigkeit der Verbindung zwischen Leiterschicht und Anschlußelektrode herabgesetzt wird. Zur Behebung dieses Nachteils ist es aus der US-PS 40 51 508 bereits bekannt, die Leiterschicht unterhalb der Anschlußelektrode stufenförmig abzusetzen.
  • Die Aufgabe der Erfindung ist es, bei einer Halbleiteranordnung der eingangs genannten Art die Zugfestigkeit der Verbindung zwischen Leiterschicht und Anschlußelektrode weiter zu erhöhen.
  • Die erfindungsgemäße Lösung besteht darin, daß sich die Leiterschicht von einer vorbestimmten Länge ab zur Erweiterung hin allmählich oder stufenweise verbreitert.
  • Vorzugsweise weist die Verbreiterung der Leiterschicht zur Erweiterung hin eine Länge von 5 µm bis 60 µm auf.
  • Vorzugsweise wird vorgesehen, daß die Verbreiterung der Leiterschicht zur Erweiterung hin in der Draufsicht, senkrecht zur Hauptoberfläche des Substrates gesehen, eine keilförmige Kontur hat.
  • Bei einer anderen vorteilhaften Ausführungsform ist vorgesehen, daß die Verbreiterung in der Draufsicht, senkrecht zur Hauptoberfläche des Substrates gesehen, eine gradlinige Form mit parallelen Kanten aufweist und daß die Breite der Verbreiterung größer als die Breite der Leiterschicht, aber kleiner als die Breite der Anschlußelektrode ist.
  • Vorzugsweise weisen Leiterschicht und Verbreiterung eine untere Schicht und eine obere Schicht auf, wobei die obere Schicht der Verbreiterung in der Draufsicht, senkrecht zur Hauptoberfläche des Substrats gesehen, innerhalb der von der unteren Schicht eingenommene Fläche liegt.
  • Anhand der Zeichnungen werden im folgenden zunächst Ausführungformen des Standes der Technik und dann Ausführungsformen gemäß der Erfindung erläutert.
  • Fig. 1 zeigt im Querschnitt schematisch eine Halbleiteranordnung mit äußeren Anschlußleitungen und einem Verbindungswerkzeug.
  • Fig. 2(A) und 2(B) zeigen in Draufsicht und Seitenansicht den Teilbereich einer Halbleiteranordnung mit einer höckerförmigen Anschlußelektrode gemäß dem Stand der Technik.
  • Fig. 3(A) und 3(B) zeigen in Draufsicht und in Seitenansicht einen Teilbereich einer zu Testzwecken hergestellten Halbleiteranordnung mit einer höckerförmigen Anschlußelektrode ohne anschließende Leiterschicht zur Untersuchung des Einflusses dieser Leiterschicht beim Bruchverhalten von Anordnungen gemäß Fig. 2.
  • Fig. 4(A) und 4(B) zeigen in Draufsicht und in Seitenansicht einen Teilbereich einer Halbleiteranordnung mit einer höckerförmigen Anschlußelektrode gemäß einer ersten Ausführungsform der Erfindung.
  • Fig. 5 bis 8 zeigen jeweils in Draufsicht weitere Ausführungsformen der Erfindung.
  • Fig. 1 zeigt eine vorbekannte Einrichtung mit höckerförmigen Anschlußelektroden 2, die auf einem Halbleitersubstrat 1 aus Silicium angeordnet sind, welches Halbleiterelemente enthält. Die Anschlußelektoden 2, die Spitzen von äußeren Zuleitungen 3, die an einem Kunststoffband 12 befestigt sind, und ein Verbindungswerkzeug 4 werden in eine vorbestimmte Stellung zueinander gebracht. Anschließend wird das Verbindungswerkzeug 4 abgesenkt, wobei ein mechanischer Druck zwischen den miteinander zu verbindenden Bereichen der Zuleitungen und der Anschlußelektroden erzeugt wird. Wenn eine vorbestimmte Belastung erreicht ist, läßt man einen elektrischen Strom durch das Werkzeug fließen, und die äußere Zuleitung und die Anschlußelektrode werden sofort aufgrund des mechanischen Druckes und der Wärme, die am Verbindungswerkzeug durch den durchfließenden Strom erzeugt wird, miteinander verbunden.
  • Eine Halbleiteranordnung mit höckerförmigen Anschlußelektroden, im folgenden auch Kontaktwarzen genannt, gemäß dem Stand der Technik ist in Fig. 2(A) und 2(B) dargestellt, wobei auf einer Isolatorschicht 14, z. B. aus Siliciumoxid oder Siliciumnitrid, die auf einer Hauptoberfläche des Siliciumsubstrats 1 ausgebildet ist, nacheinander eine Titanschicht 8 von 150 nm Dicke, eine Platinschicht 9 von 250 nm Dicke und eine dünne Goldschicht 10 von 1 µm Dicke in dieser Reihenfolge aufgebracht sind und gemeinsam eine Leiterschicht 20 bilden. Auf einer Erweiterung der Leiterschicht 20 ist eine dicke Goldschicht 11 von 2,5 µm Dicke ausgebildet, die die höckerförmige Anschlußelektrode 2 bildet. Die Titanschicht 8 und die Platinschicht 9 bilden an der Erweiterung beide ein Quadrat mit 100 µm Seitenlänge, die dünne Goldschicht 10 ein Quadrat mit 80 µm Seitenlänge und die dicke Goldschicht 11 ein Quadrat mit 60 µm Seitenlänge. Die sich an die Erweiterung anschließende Leiterschicht 20 besteht somit aus dem Titanfilm 8, dem Platinfilm 9 und dem dünnen Goldfilm 10, die sämtlich eine Breite von 10 µm haben. Man erkennt, daß bei dieser Ausführungsform nach dem Stand der Technik die streifenförmige Leiterschicht 20 unmittelbar mit der höckerförmigen Elektrode 2 verbunden ist. Wenn eine (nicht dargestellte) äußere Zuleitung aus einer goldüberzogenen Kupferfolie auf eine solche Kontaktwarze Z aufgesetzt wird und Wärme auf Druck auf sie ausgeübt werden, werden das Gold auf der Oberfläche der Zuleitung und die dicke Goldschicht 11 miteinander verbunden.
  • An auf diese Weise mit äußeren Zuleitungen verbundenen Halbleiteranordnungen wurden Festigkeitstest durchgeführt, indem ein Zug auf die aufgebrachte Zuleitung in der Richtung senkrecht zur Hauptfläche der Halbleiteranordnung ausgeübt und mittels eines Zugspannungsfühlers gemessen wurde. Auf diese Weise wurde die Festigkeit und die Art der Bruchbildung an der Halbleiteranordnung untersucht. Wenn das Aufpressen der Zuleitungen mit einem Aufpreßdruck von 20 kN/cm2 bei 500°C durchgeführt wurde, was eine härtere Behandlung als normalerweise üblich (12 kN/cm2 und 300°C) darstellt, so ergaben die Festigkeitsversuche mit den so angebrachten Zuleitungen eine Ablösung bei Anwendung einer Zugkraft von 0,2 N oder mehr. Hierbei trat die Loslösung oder der Bruch entweder innerhalb der äußeren Zuleitung, am Übergang zwischen der Zuleitung und der Kontaktwarze, am Übergang zwischen der Erweiterung der Leiterschicht und der Isolatorschicht oder im Substrat auf. Ein Bruch in der äußeren Zuleitung selbst bedeutet, daß die hergestellte Verbindung an sich ausreichende Festigkeit hat, während Brüche oder Ablösungen an den beiden Übergängen durch einen mangelhaften Verbindungsprozeß bzw. durch mangelhafte Haftung zwischen der Erweiterung der Leiterschicht und der Isolatorschicht bewirkt wurden. Ein Ausreißen innerhalb des Substrats bedeutet, daß die Zuleitung zusammen mit der mit ihr verbundenen Kontaktwarze und Erweiterung als Ganzes aus dem Substrat heraus- oder von der Isolatorschicht abgerissen wird, was durch Sprünge bewirkt wird, die im Siliciumsubstrat oder in der Isolatorschicht erzeugt wurden. Der Anteil dieser durch Herausreißen bewirkten Brüche betrug 12,5% der insgesamt bei den Versuchen beobachteten Brüchen oder Ablösungen, und dieser Anteil ist zu hoch und muß verringert werden.
  • Es wurde ein Versuchsstück gemäß Fig. 3(A) und 3(B) hergestellt, welches sich von der Anordnung gemäß Fig. 2(A) und 2(B) nur dadurch unterscheidet, daß die streifenförmige Leiterschicht 20 außerhalb der Erweiterung weggelassen wurde. Bei Zugfestigkeitsversuchen, die unter den gleichen Bedingungen durchgeführt wurden wie bei der Halbleiteranordnung gemäß Fig. 2, lag der Anteil der Ablösungen oder Brüche, die durch Herausreißen aus dem Substrat aufgrund von Rissen im Siliciumsubstrat oder der Isolatorschicht zustande kamen, nur bei 4,9% der insgesamt aufgetretenen Brüche oder Ablösungen.
  • Der Vergleich mit dem Verhalten der Testwarze oder -elektrode gemäß Fig. 3(A) und 3(B) zeigt, daß die Bildung von Defekten im Siliciumsubstrat bei dem Zugfestigkeitstest der Halbleiteranordnung gemäß Fig. 2 beeinflußt wird durch das Vorhandensein der weiterführenden Leiterschicht und ihrem Übergangsbereich zu der Erweiterung unter der Kontaktwarze. Eine genaue Beobachtung des Siliciumsubstrats unterhalb einer beim Zugversuch ausgerissenen Kontaktwarze zeigte ferner, daß der Bruch oder Riß erzeugt wurde ausgehend von in Fig. 2(A) dargestellten Eckpunkten 27 und 28 zwischen dem äußeren Umriß der Erweiterung und den beiden Seitenkanten der streifenförmigen Leiterschicht 20.
  • Es wird aufgrund der Untersuchungen angenommen, daß im Übergangsbereich zwischen der Erweiterung und der streifenförmigen Leiterschicht sich die Spannungen, die durch die Druckausübung auf die Kontaktwarze, durch die Hitzeeinwirkung auf die Kontaktwarze und durch die Hitze in der Leiterschicht erzeugt werden, überlagern und hierdurch Sprünge oder Risse im Substrat erzeugt werden. Beim Zugfestigkeitstest wirken diese Sprünge oder Risse als Ansatzpunkte für eine Bruchfortpflanzung, die ein Brechen des Substrats und ein Ausreißen der mit der Zuleitung verbundenen Kontaktwarze aus dem Substrat bewirken. Hieraus wird gefolgert, daß es zur Verhinderung von Rissen oder Sprüngen im Substrat erforderlich ist, die von der Leiterschicht in der Nachbarschaft der Kontaktwarze erzeugten thermischen Spannungen möglichst gering zu halten, d. h. die Temperaturdifferenz zwischen der Leiterschicht und dem Siliciumsubstrat sowie den Temperaturgradienten in der Leiterschicht in der Längsrichtung zu reduzieren. Diese Forderungen werden erfüllt durch eine Spannungsausgleichszone zur Minderung oder Ausgleichung thermischer Spannungen im Übergangsbereich zwischen der Erweiterung der Leiterschicht unter der Kontaktwarze und der anschließenden Leiterschicht, indem sich die Leiterschicht von einer vorbestimmten Länge ab zu Erweiterung hin allmählich oder stufenweise verbreitert.
  • Eine erste Ausführungsform der Erfindung ist in Fig. 4(A) und 4(B) dargestellt. Der Gesamtaufbau entspricht weitgehend der bekannen Halbleiteranordnung gemäß Fig. 2(A) und 2(B), wobei jedoch im Unterschied von dieser Anordnung in der Leiterschicht 20 eine Spannungsausgleichszone 30 angeordnet ist, um durch das Vorhandensein der Leiterschicht versursachte thermische Spannungen zu absorbieren.
  • Genauer gesagt sind auf der Isolierschicht 14, die auf der Hauptoberfläche des Siliciumsubstrats 1 angeordnet ist, nacheinander die Titanschicht 8 von 150 nm Dicke, die Platinschicht 9 von 250 nm Dicke und die dünne Goldschicht 10 von 1 µm Dicke in dieser Reihenfolge aufgebracht, und die dicke Goldschicht 11 von 2,5 µm Höhe ist als Kontaktwarze auf der dünnen Goldschicht 10 aufgebracht. Die Breite W der Leiterschicht 20 beträgt 10 µm. Die Breite x und die Länge l der Titanschicht 8 und der Platinschicht 9 im Bereich der Erweiterung betragen jeweils 100 µm, die Breite x&min; und die Länge l&min; der dünnen Goldschicht 10 betragen beide 80 µm, und die Breite x&min;&min; und die Länge l&min;&min; der dicken Goldschicht 11 betragen beide 60 µm. Die Erweiterungen der Leiterschichten und die Kontaktwarzen 2 haben eine doppelt abgestufte Struktur, wobei die Stufen von den beiden untersten Schichten 8 und 9, der Zwischenschicht 10 und der obersten Schicht 11 gebildet werden. Die streifenförmige Leiterschicht 20 hat im Bereich ihrer parallelen Kanten eine nichtabgestufte Struktur, d. h. die Schichten 8, 9 und 10 gehen dort ohne Stufe ineinander über. Die Spannungsausgleichszone 30 hat eine Struktur mit einer einzelnen Stufe, die gebildet wird einerseits durch die beiden unteren Schichten 8 und 9 und andererseits von der obersten Schicht 10.
  • In der Draufsicht hat diese Spannungsausgleichszone eine Trapezform mit schräg verlaufenden Seitenkanten, die sich von den beiden Enden der Kontaktwarze unter einem Winkel von 45° in Richtung auf die Leiterschicht erstrecken. Diese Trapezform ergibt eine optimale Milderungs- und Ausgleichswirkung für die von der Leiterschicht erzeugten thermischen Spannungen. Bei der dargestellten Ausführungsform, bei der die Seitenlänge der quadratischen Erweiterung der Leiterschicht unter der Kontaktwarze 100 µm und die Breite der Leiterschicht 20 µm beträgt, hat die Länge L der Spannungsausgleichszone 30den Betrag von 45 µm. Diese Länge L sollte auf jeden Fall mindestens 5 µm oder mehr betragen, damit der gewünschte Effekt erzielt wird, und sie beträgt vorzugsweise weniger als 60 µm, da bei größeren Längen keine weitere Zunahme des gewünschten Ausgleichseffekts zu erwarten ist und außerdem das gewünschte Ausmaß von Integration und Kompaktheit der Halbleiteranordnung berücksichtigt werden muß. Da außerdem zwischen den Umrissen der Platinschicht 9 und der dünnen Goldschicht 10 eine Stufe vorgesehen ist, wird die im Umfangsbereich erzeugte mechanische Spannung in der Isolatorschicht 14, angrenzend an den Umfang der Titanschicht 8, sowie in dem darunter befindlichen Siliciumsubstrat 1 reduziert.
  • Bei einer derart ausgebildeten Kontaktwarze wurde eine äußere Zuleitung durch Wärme und Druck mit der dicken Goldschicht verbunden, und zwar durch einen Anpreßdruck von 20 kN/cm2 und einer Temperatur von 500°C. Die so hergestellte Verbindung wurde dann einer Zugfestigkeitsprüfung unterzogen. Bei sämtlichen Proben trat ein Bruch oder eine Ablösung erst bei einer Zugkraft von 0,3 N oder mehr auf, und nur 0,9% aller insgesamt aufgetretenen Brüche oder Ablösungen beruhten auf einem Ausreißen im Siliciumsubstrat aufgrund dort verursachter Risse. Dieses Ergebnis der Zugfestigkeitsversuche ist nicht nur weitaus besser als das Ergebnis der Versuche mit bekannten Halbleiteranordnungen gemäß Fig. 2, sondern sogar besser als das Ergebnis der Versuche mit den Versuchsstücken gemäß Fig. 3. Dies bedeutet, daß die Spannungsausgleichszone gemäß der Erfindung nicht nur die Auswirkungen der von der Leiterschicht verursachten thermischen Spannungen absorbieren kann, sondern auch die Spannungen mildert, die unmittelbar durch die beim Heißanpressen (Bonden) ausgeübte Wärme und Druck bewirkt werden.
  • Eine zweite Ausführungsform der Erfindung ist in Fig. 5 dargestellt. Die Leiterschicht 20 einschließlich ihrer Erweiterung besteht aus einer Titan-Platin-Schicht 49 und der dünnen Goldschicht 10, auf der aus der dicken Goldschicht 11 die Kontaktwarze 2 aufgebaut ist. Zur Ausbildung der Spannungsausgleichszone 30 ist die Titan-Platin-Schicht 49 neben der Erweiterung mit einer Breite y von 30 µm, die größer ist als die Breite von 10 µm der Leiterschicht 20, und mit einer Länge M von 50 µm aufgebracht. Diese Länge M sollte mindestens 5 µm oder mehr betragen, um den gewünschten Effekt zu erzielen, und sie sollte vorzugsweise weniger als 60 µm betragen, da bei dieser Länge der angestrebte Effekt seine Sättigung erreicht hat. Außerdem sollte die Breite y der Spannungsausgleichszone 30 vorzugsweise um mindestens 10 µm breiter als die Breite der Leiterschicht 20 sein. Auch mit dieser Ausführungsform wurden unter den gleichen Bedingungen wie vorstehend beschrieben Zugfestigkeitsversuche zum Vergleich mit der Anordnung nach Fig. 2 ausgeführt. Es wurde gefunden, daß bei dieser Ausführungsform der Anteil der Brüche in dem Siliciumsubstrat unterhalb der die Kontaktwarze tragende Erweiterung der Leiterschicht 8,3% aller aufgetretenen Brüche oder Ablösungen betrugen. Man erkennt hieraus, daß die Spannungsausgleichszone immer noch einen merklichen Einfluß auf die thermischen Spannungen hat, obwohl diese Zone in der Draufsicht einen geradlinigen Verlauf mit stufenförmigem Übergang in die angrenzenden Bereiche aufweist. Hinsichtlich aller übrigen Bereiche, mit Ausnahme der Spannungsausgleichszone, war diese Ausführungsform hinsichtlich der Abmessungen, Schichtdicken und Materialien identisch mit der erstgenannten Ausführungform.
  • Bei der dritten Ausführungsform, die in Fig. 6 dargestellt ist, sind die Kontaktwarze 2 und die Erweiterung der Leiterschicht 20 kreisförmig ausgebildet. Die Spannungsausgleichszone 30 erstreckt sich keilförmig von der Kontaktwarze in Richtung auf die Leiterschicht 20, wobei ihre äußeren Begrenzungslinien tangential zu dem kreisförmigen Grundriß der Erweiterung verlaufen. Die Spannungsausgleichszone 30 wird gebildet aus Bereichen eines ersten Films 59 und eines zweiten Films 60 auf der Isolatorschicht 14, die sich von unterhalb der Kontaktwarze zu der Leiterschicht erstrecken.
  • Diese Ausführungsform dürfte einen besonders deutlichen Effekt auf die Bruchhäufigkeit im Siliciumsubstrat haben.
  • Die vierte Ausführungsform der Erfindung, die in Fig. 7 dargestellt ist, weist eine größenmäßig reduzierte Spannungsausgleichszone 30 zwischen der die Kontaktwarze 2 tragender Erweiterung und der streifenförmigen Leiterschicht 20 auf. Die Spannungsausgleichszone 30 und die Leiterschicht 20 weisen auf der Isolatorschicht 14 den ersten Film 59 und den zweiten Film 60 auf. Diese Ausführungform stellt einen Kompromiß dar zwischen noch zulässigen thermischen Spannungen und möglichst kleinem Platzbedarf. Um jedoch einen merklichen Effekt bezüglich des Spannungsausgleichs zu erzielen, muß die Breite Z der so ausgebildeten Spannungsausgleichszone um mehr als 10 µm größer sein als die Breite der Leiterschicht 20.
  • Eine fünfte Ausführungsform der Erfindung gemäß Fig. 8 weist eine Spannungsausgleichszone 30 auf, die aus dem ersten Film 59 und dem zweiten Film 60 besteht und auf der Isolatorschicht 14 auf dem Siliciumsubstrat derart ausgebildet ist, daß sie keine abgestufte Kontur aufweist, d. h. in der Spannungsausgleichszone sind der erste Film 59 und der zweite Film 60 von gleicher Breite. Diese Ausführungsform entspricht derjenigen, die man erhält, wenn man bei der Ausführungsform nach Fig. 5 die Breite der Schicht 10 der Spannungsausgleichszone 30 so verbreitert, daß sie die gleiche Breite wie die Schicht 49 hat.
  • Bei der fünften Ausführungsform wurde die Länge M&min; der Spannungsausgleichszone 30 zu 50 µm und ihre Breite y&min; zu 30 µm gewählt, während die übrigen Elemente und Abmessungen dieselben sind wie bei der ersten Ausführungsform gemäß Fig. 4. Bei Anwendung des gleichen Zugfestigkeitsversuchs, wie er bei der ersten Ausführungsform durchgeführt wurde, wurde gefunden, daß ausgerissene Verbindungen aufgrund von Rissen in dem Siliciumsubstrat in einer Häufigkeit von 9,2% der insgesamt auftretenden Brüche bzw. Ablösungen vorkamen. Auch bei dieser Ausführungsform sollte ähnlich wie bei der zweiten Ausführungsform nach Fig. 5 die Länge M&min; der Spannungsausgleichszone 30 vorzugsweise im Bereich von 5 bis 60 µm liegen, während die Breite y&min; um einen Betrag von mindestens 10 µm größer sein sollte als die Breite der anschließenden Leiterschicht 20.
  • Wie vorstehend beschrieben, wird gemäß der Erfindung eine neuartige Ausgestaltung des Übergangsbereichs zwischen einer höckerförmigen Anschlußelektrode und einer anschließenden streifenförmigen Leiterschicht angeordnet, die hohen Temperaturen und hohen Drücken standhalten und ohne größere Abänderungen des Herstellungsverfahrens von üblicher Halbleiteranordnungen hergestellt werden kann. Die Erfindung ermöglicht auch eine größere Wahlfreiheit bei der Auswahl des Verbindungsmetalls zwischen der äußeren Zuleitung und der Kontaktwarzenelektrode und gewährleistet die Herstellung von Verbindungen von hoher Qualität und hoher Zuverlässigkeit.

Claims (8)

1. Halbleiteranordnung
mit einem Halbleitersubstrat,
mit einer auf einer Hauptoberfläche des Halbleitersubstrates ausgebildeten Isolierschicht,
mit einer sich auf der Isolierschicht erstreckenden Leiterschicht, die im wesentlichen parallele Begrenzungskanten und an einem Ende eine Erweiterung aufweist, und
mit einer auf der Erweiterung der Leiterschicht ausgebildeten höckerförmigen Anschlußelektrode, dadurch gekennzeichnet, daß sich die Leiterschicht von einer vorbestimmten Länge ab zur Erweiterung hin allmählich oder stufenweise verbreitert.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Verbreiterung (30) der Leiterschicht (20) zur Erweiterung hin eine Länge von 5 µm bis 60 µm aufweist.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verbreiterung (30) der Leiterschicht (20) zur Erweiterung hin in der Draufsicht, senkrecht zur Hauptfläche des Substrates (1) gesehen, eine sich erweiternde oder keilförmige Kontur hat.
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Breite der Verbreiterung (30) an dem mit der Kante der Anschlußeleketrode (2) verbundenen Ende etwa gleich der Länge dieser Kante ist und daß die Breite der Verbreiterung (30) an der Stelle, wo sie mit der Leiterschicht (20) verbunden ist, etwa gleich der Breite dieser Leiterschicht ist.
5. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Verbreiterung (30) in der Draufsicht senkrecht zur Hauptoberfläche des Substrates (1) gesehen eine geradlinige Form mit parallelen Kanten aufweist und daß die Breite der Verbreiterung (30) größer als die Breite der Leiterschicht (20), aber kleiner als die Breite der Anschlußelektrode (2) ist.
6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Breite der Verbreiterung (30) um mindestens 10 µm größer ist als die Breite der Leiterschicht (20).
7. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß in der Draufsicht, senkrecht zur Hauptfläche des Substrates (1) gesehen, die Anschlußelektrode (2) kreisförmig ist und daß die Verbreiterung (30) eine sich von der Anschlußelektrode (2) in Richtung auf die Leiterschicht (20) verjüngende Form hat, deren seitliche Begrenzungslinien tangential zum kreisförmigen Umriß der Elektrode (2) verlaufen.
8. Halbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Leiterschicht (20) und die Verbreiterung (30) eine untere Schicht (8, 60) und eine obere Schicht (10) aufweisen und daß die obere Schicht (8, 60) der Verbreiterung (30) in der Draufsicht, senkrecht zur Hauptfläche des Substrats (1) gesehen, innerhalb der von der unteren Schicht eingenommenen Fläche liegt.
DE2845612A 1977-10-19 1978-10-19 Halbleiteranordnung mit höckerförmigen Anschlußelektroden Expired DE2845612C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12631877A JPS5459080A (en) 1977-10-19 1977-10-19 Semiconductor device

Publications (2)

Publication Number Publication Date
DE2845612A1 DE2845612A1 (de) 1979-04-26
DE2845612C2 true DE2845612C2 (de) 1987-01-22

Family

ID=14932210

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2845612A Expired DE2845612C2 (de) 1977-10-19 1978-10-19 Halbleiteranordnung mit höckerförmigen Anschlußelektroden

Country Status (4)

Country Link
US (1) US4244002A (de)
JP (1) JPS5459080A (de)
DE (1) DE2845612C2 (de)
FR (1) FR2406893A1 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925387B2 (ja) * 1980-06-10 1984-06-16 株式会社東芝 半導体装置
JPS57170554A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Semiconductor device
JPS593954A (ja) * 1982-06-29 1984-01-10 Mitsubishi Electric Corp 半導体装置
IT1156085B (it) * 1982-10-25 1987-01-28 Cselt Centro Studi Lab Telecom Dispositivo optoelettronico e procedimento per la sua fabbricazione
DE3727488C2 (de) * 1987-08-18 1994-05-26 Telefunken Microelectron Optoelektronisches Bauelement
US4922322A (en) * 1989-02-09 1990-05-01 National Semiconductor Corporation Bump structure for reflow bonding of IC devices
US5208186A (en) * 1989-02-09 1993-05-04 National Semiconductor Corporation Process for reflow bonding of bumps in IC devices
JPH0437067A (ja) * 1990-05-31 1992-02-07 Canon Inc 半導体素子用電極及び該電極を有する半導体装置及びその製造方法
US6388203B1 (en) 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
WO1996031905A1 (en) 1995-04-05 1996-10-10 Mcnc A solder bump structure for a microelectronic substrate
KR0145128B1 (ko) * 1995-04-24 1998-08-17 김광호 열방열 핀을 구비한 내부 리드 본딩 장치 및 이를 이용한 내부 리드 본딩 방법
US5617991A (en) * 1995-12-01 1997-04-08 Advanced Micro Devices, Inc. Method for electrically conductive metal-to-metal bonding
US6184581B1 (en) * 1997-11-24 2001-02-06 Delco Electronics Corporation Solder bump input/output pad for a surface mount circuit device
WO2002039802A2 (en) * 2000-11-10 2002-05-16 Unitive Electronics, Inc. Methods of positioning components using liquid prime movers and related structures
US6863209B2 (en) 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
AU2003256360A1 (en) * 2002-06-25 2004-01-06 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
WO2005101499A2 (en) * 2004-04-13 2005-10-27 Unitive International Limited Methods of forming solder bumps on exposed metal pads and related structures
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US8569886B2 (en) * 2011-11-22 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of under bump metallization in packaging semiconductor devices
DE102014110473A1 (de) * 2014-07-24 2016-01-28 Osram Opto Semiconductors Gmbh Träger für ein elektrisches Bauelement
CN111874676A (zh) 2017-10-31 2020-11-03 精工爱普生株式会社 记录装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL87258C (de) * 1969-01-15
DE2409312C3 (de) * 1974-02-27 1981-01-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung mit einer auf der Halbleiteroberfläche angeordneten Metallschicht und Verfahren zu ihrer Herstellung
JPS51147253A (en) * 1975-06-13 1976-12-17 Nec Corp Structure of electrode terminal
JPS5851425B2 (ja) * 1975-08-22 1983-11-16 株式会社日立製作所 ハンドウタイソウチ

Also Published As

Publication number Publication date
US4244002A (en) 1981-01-06
FR2406893A1 (fr) 1979-05-18
JPS5459080A (en) 1979-05-12
JPS6138612B2 (de) 1986-08-30
DE2845612A1 (de) 1979-04-26
FR2406893B1 (de) 1983-10-07

Similar Documents

Publication Publication Date Title
DE2845612C2 (de) Halbleiteranordnung mit höckerförmigen Anschlußelektroden
DE3134343C2 (de) Halbleiteranordnung
DE69213522T2 (de) Verbindungsverfahren für innere TAB-Leiter und Werkzeug zum Verbinden
DE2813968C2 (de) Halbleiteranordnung
DE19758065C2 (de) Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung
DE2825433C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19927046A1 (de) Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat
DE3204231A1 (de) Laminataufbau aus matrix-faser-verbundschichten und einer metallschicht
DE102009026027A1 (de) Wafersolarzelle
DE19641777C2 (de) Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
DE19623070A1 (de) Verfahren zum Herstellen einer Substratsanordnung für eine Flüssigkristallanzeigevorrichtung
DE68918983T2 (de) Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung.
DE4010370A1 (de) Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
DE3938152C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3875174T2 (de) Verfahren zur herstellung einer verbindung zu einem kontaktstift auf einer integrierten schaltung und zugehoerige kontaktstruktur.
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE102004048688B4 (de) Leistungs-Halbleitervorrichtung
EP0185787B1 (de) Plastikumhülltes Halbleiterbauelement
DE69128388T2 (de) Verbindungsstruktur
DE69934600T2 (de) Dickfilmthermodruckkopf und herstellungsverfahren
EP0090079B1 (de) Substrat
DE69732460T2 (de) Thermodruckkopf und verfahren zu seiner herstellung
DE112004003008T5 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
WO2006060981A1 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE3508806A1 (de) Verfahren zur herstellung von elektrischen kontakten

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8331 Complete revocation