DE4010370A1 - Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung - Google Patents

Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung

Info

Publication number
DE4010370A1
DE4010370A1 DE4010370A DE4010370A DE4010370A1 DE 4010370 A1 DE4010370 A1 DE 4010370A1 DE 4010370 A DE4010370 A DE 4010370A DE 4010370 A DE4010370 A DE 4010370A DE 4010370 A1 DE4010370 A1 DE 4010370A1
Authority
DE
Germany
Prior art keywords
layer
heat
heat sink
component according
conducting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4010370A
Other languages
English (en)
Other versions
DE4010370C2 (de
Inventor
Michihiro Kobiki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4010370A1 publication Critical patent/DE4010370A1/de
Application granted granted Critical
Publication of DE4010370C2 publication Critical patent/DE4010370C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Description

Die Erfindung betrifft Halbleiterbauteile, bei denen auf die Rückseite des Halbleiterchips eine Wärmesenken plattiert ist. Die Erfindung betrifft weiterhin ein Verfahren zum Her­ stellen solcher Bauteile.
Das bekannte Halbleiterbauteil 1 gemäß Fig. 6 weist einen Träger 7 aus z. B. Cu oder Kovar auf, auf dem ein Halblei­ terchip 5 mit Hilfe einer Lötschicht 6 befestigt ist. Der Halbleiterchip 5 weist ein Substrat z. B. aus Si oder GaAs auf, auf dem Funktionselementschichten 2 durch Mustern von Leiterschichten ausgebildet sind. Auf der Rückseite des Chipsubstrates 3, d. h. in der Ansicht gemäß Fig. 6 auf des­ sen Unterseite, ist eine plattierte Wärmesenke 4 z. B. aus Au, Ag oder Cu angebracht.
Anhand der Fig. 7a-d wird nun erläutert, wie ein derarti­ ges Bauteil hergestellt wird.
Als Wafersubstrat 8 wird ein Halbleitersubstrat z. B. aus Si oder GaAs mit einer Dicke von etwa 600 µm verwendet. Aktive und passive Elemente werden auf der Oberfläche ausgebildet, und danach wird die Funktionselementschicht 2 durch Mustern von Leiterschichten auf dem Substrat 8 ausgebildet (Fig. 7a).
Anschließend wird das Wafersubstrat 8 im Hinblick auf gute Wärmeableitung und Montierbarkeit dünner ausgebildet, und zwar wird es durch Läppen, Polieren oder Ätzen auf eine Dicke von etwa 100 µm gebracht. Danach wird als Haftvermitt­ ler eine Schicht aus Ti, Ni oder Cr auf die Rückseite des Substrates 8 aufgebracht. Durch ein stromloses Plattierver­ fahren wird eine rückseitige Elektrode 9 aus einer Gold­ schicht mit einer Dicke von etwa 300 nm durch ein stromloses Plattierverfahren aufgebracht (Fig. 7d).
Auf dieser rückseitigen Elektrode 9 wird die Wärmesenke 4 als Goldschicht mit einer Dicke von etwa 40-50 µm durch ein elektrolytisches Plattierverfahren hergestellt (Fig. 7c). Schließlich werden das Wafersubstrat 8 mit der rückseitigen Wärmesenke 4 entlang vorgegebenen Schnittlinien mit einem Substratzerteiler zerschnitten, wodurch die Halbleiterchips 5 hergestellt werden (Fig. 6 und Fig. 7d).
Anhand der Fig. 8a-d sei ein weiteres Herstellverfahren erläutert. Die Herstellschritte bis zum Aufbringen der rück­ seitigen Elektrode 9 stimmen mit den vorstehend erläuterten Verfahrensschritten überein. Insoweit sind auch die Fig. 8a und 8b mit den Fig. 7a bzw. 7b gleich.
Nachdem die rückseitige Elektrode 9 hergestellt ist, wird ein Wärmesenke-Photolackmuster 10 auf der rückseitigen Elek­ trode 9 aufgebracht, und zwar so, daß Lackbahnen auf Lücke mit den Funktionselementschichten 2 stehen, d. h. den dort angebrachten Mustern aktiver und passiver Elemente und den Leiterbahnmustern (Fig. 7b). Unter Nutzung des Photoresist­ musters 10 als Maske wird die Wärmesenkeschicht 4 durch elektrolytisches Plattieren hergestellt. Anschließend wird das Photoresistmuster 10 entfernt (Fig. 8c). Schließlich werden die rückseitige Elektrode 9 und das Wafersubstrat 8 durchgeätzt, wodurch wieder Halbleiterchips 5 gebildet wer­ den. Diese Herstellschritte führen dazu, daß die äußeren Ab­ messungen der Wärmesenkeschicht 4 größer sind als diejenige des Chipsubstrates 3, was aus Fig. 8d deutlich erkennbar ist. Die Entfernung l zwischen der Kante des Chipsubstrates 3 und der Kante der Wärmesenkeschicht 4 hängt von der Plat­ tierdicke D der Wärmesenkeschicht 4 ab (siehe Fig. 9). Wenn die Plattierdicke D etwa 40-50 µm und die Photoresist­ musterdicke d etwa 3-10 µm ist, beträgt die Entfernung l bis zu etwa 30-35 µm
Halbleiterchips 5, wie sie nach einem der durch die Fig. 6 oder 8 erläuterten Verfahren hergestellt wurden, werden mit Hilfe einer Lötschicht 6 auf einem Träger 7 befestigt (Fig. 6).
Hierzu wird der Träger 7 zunächst erhitzt, und Lötmaterial wird auf die gesamte Oberfläche des Trägers 7 aufgebracht. Anschließend wird der Halbleiterchip 5 z. B. mit einer Pin­ zette 30 (Fig. 11) ergriffen und auf den Träger 7 aufge­ setzt. Der Chip 5 wird auf dem Träger 7 hin und her gerie­ ben, damit der Dioxidfilm auf der Oberfläche des Lötmate­ rials zur Seite geschoben wird, wodurch die rückseitige Fläche des Chips 5 mit aktivem Lötmaterial unter dem Dioxid­ film in Berührung gelangt. Anschließend wird die Anordnung abgekühlt, woraufhin das Halbleiterbauteil 1 fertiggestellt ist.
Bei Halbleiterchips mit einem der vorstehend beschriebenen Abmessungen treten beim Handhaben und beim Erwärmen des Chips während des Lötvorgangs die folgenden Probleme auf.
  • (1) Wird ein Halbleiterchip 5 nach dem mit Hilfe von Fig. 7 erläuterten Verfahren hergestellt, stimmen die äußeren Ab­ messungen der Wärmesenkeschicht 4 und des Halbleitersub­ strats 3 miteinander überein und die Seitenflächen gehen im wesentlichen glatt ineinander über. Wenn dann der Halblei­ terchip 5 ergriffen wird, um ihn auf den Träger 7 zu setzen, treten hierbei Sprünge und Absplitterungen auf, da eine Pin­ zette 30 oder ein (nicht dargestelltes) Spannwerkzeug in Kontakt mit dem Substrat 3 kommt (Fig. 11a). Dies wirkt sich negativ auf die Eigenschaften und die Zuverlässigkeit des Bauteils aus.
  • Beim dem Halbleiterchip 5, der nach dem anhand von Fig. 8 er­ läuterten Verfahren hergestellt wurde, ist die Wärmesenke­ schicht 4 zwar größer in ihren seitlichen Abmessungen als das Chipsubstrat 3, jedoch läßt sich die Wärmesenkeschicht 4 leicht verformen, da sie aus Gold besteht. Daher besteht auch in diesem Fall Gefahr, daß das Chipsubstrat 3 durch die von einer Pinzette 30 ausgeübten Kräfte beschädigt wird (Fig. 11b).
  • (2) Wenn ein Halbleiterchip 5 auf einen Träger 7 aufgelötet wird, wird der Chip auf etwa 300-400°C erwärmt. Dabei verformt sich das Chipsubstrat 3 aufgrund unterschiedlicher Ausdehnungskoeffizienten des Chips selbst und der Wärme­ senkeschicht 4, wie auch des Trägers 7. Der Wärmeausdeh­ nungskoeffizient des Chipsubstrats 3 (GaAs) beträgt etwa 5,5 × 10-6/°C, derjenige der Wärmesenkeschicht 4 (Au) etwa 15,4 × 10-6/°C und der des Trägers 7 (Cu) etwa 18,3 × 10-6/ °C. Wie durch Fig. 10a veranschaulicht, wird der Chip 5 da­ bei durch eine Kraft F verformt, durch die die Ränder bei hoher Temperatur aufgewölbt werden. Ein derart verformter Chip 5 wird auf dem Träger 7 befestigt. Er erfährt nach dem Abkühlen dauernd Kräfte, die die Eigenschaften und die Zu­ verlässigkeit des Bauteils negativ beeinflussen.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiter­ bauteil mit plattierter Wärmesenke anzugeben, bei dem sich ein Chip im Auflötvorgang auf einen Träger so handhaben läßt, daß weniger Eigenschaftsverschlechterungen auftreten als bisher. Es besteht außerdem die Aufgabe, ein Verfahren zum Herstellen eines solchen Bauteils anzugeben.
Das erfindungsgemäße Halbleiterbauteil mit plattierter Wär­ mesenke zeichnet sich dadurch aus, daß es zusätzlich zur Wärmesenke noch eine weitere Wärmeleitschicht auf einem an­ deren Material als dem der Wärmesenke aufweist. Gemäß einer ersten vorteilhaften Ausgestaltung besteht die zusätzliche Schicht aus einem harten Material, und sie steht über das Chipsubstrat über. Dadurch wird das Chipsubstrat beim Grei­ fen mit einem Werkzeug vor Beschädigungen geschützt. Gemäß einer anderen bevorzugten Weiterbildung weist das Material der zusätzlichen Schicht einen Wärmeausdehnungskoeffizienten auf, der im wesentlichen dem des Chipsubstrats entspricht. Von besonderem Vorteil ist es, ein Material zu verwenden, das beide genannten Eigenschaften gleichermaßen aufweist. Hier kommen insbesondere Nitride in Frage.
Insbesondere Materialien, die beide genannten Eigenschaften zusammen aufweisen, sind im wesentlichen Isolatoren. Es ent­ stehen dann Probleme, wenn ein Chipsubstrat über die Wärme­ senke geerdet werden soll. Gemäß vorteilhaften Weiterbildun­ gen ist ein solches Erden trotz einer zusätzlich isolieren­ den Schicht möglich, wenn entweder der ganze Chip in eine Vertiefung in einem Träger eingelötet wird oder wenn die elektrisch isolierende zusätzliche Schicht Löcher aufweist, in denen ein Metall angebracht ist.
Die weiter oben erwähnten unterschiedlichen Abmessungen des Chipsubstrats und der harten zusätzlichen Schicht lassen sich nach dem erfindungsgemäßen Verfahren auf einfache Weise dadurch erzielen, daß die Chipsubstratschicht beim Aufteilen eines Wafers in Chips mit einer breiten Schneide geschnitten wird, während die harte zusätzliche Schicht mit einer schma­ len Schneide geteilt wird.
Die Erfindung wird im folgenden anhand von durch Figuren veranschaulichten Ausführungsbeispielen näher erläutert. Die Fig. 6-9, 10a sowie 11 zum Stand der Technik wurden bereits beschrieben. Es zeigt
Fig. 1 eine perspektivische schematische Darsellung eines Halbleiterbauteils mit einer harten Wärmeleitschicht, die seitlich üer ein Chipsubstrat übersteht;
Fig. 2a-d schematische Schnittbilder zum Erläutern eines Herstellverfahrens für das Bauteil gemäß Fig. 1;
Fig. 3 einen schematischen Querschnitt durch ein Halb­ leiterbauteil, das in eine Vertiefung in einem Träger einge­ lötet ist;
Fig. 4 einen schematischen Querschnitt durch ein Halb­ leiterbauteil mit leitenden Kanälen in einer elektrisch nichtleitenden Schicht;
Fig. 5a und b Darstellungen, wie ein Chip von einer Pin­ zette ergriffen wird;
Fig. 6 eine Darstellung entsprechend der von Fig. 1, jedoch für ein bekanntes Bauteil ohne zusätzliche harte überstehende Schicht;
Fig. 7a-d und 8a-d schematische Schnittbilder zum Er­ läutern zweier unterschiedlicher Herstellverfahren für das Bauteil gemäß Fig. 6;
Fig. 9 einen schematischen Teilquerschnitt durch den Randbereich eines Chips;
Fig. 10a einen schematischen Querschnitt durch einen Chip mit bekanntem Aufbau zum Darstellen von thermischen Kräften;
Fig. 10b eine Darstellung entsprechend der von Fig. 10a, jedoch für einen Chip mit zusätzlicher wärmeleitender Schicht; und
Fig. 11 und b schematische Darstellungen, wie Chips mit bekanntem Aufbau von einer Pinzette ergriffen werden.
Das Halbleiterbauteil 100 gemäß dem ersten Ausführungsbei­ spiel von Fig. 1 weist einen Halbleiterchip 50 auf, der durch eine Lötschicht 6 auf einem Träger 7, z. B. aus Cu, befestigt ist. Der Chip 50 ist durch ein Chipsubstrat 3 aus z. B. Si oder GaAs gebildet, auf dem aktive und/oder passive Elemente ausgebildet sind. Auf der Rückseite des Chipsub­ strates 3 ist eine Wärmesenkeschicht 4 vorhanden, die z. B. durch Goldplattieren hergestellt ist. Auf die Wärmesenke­ schicht 4 ist eine isolierende Wärmeleitschicht 12 aufge­ bracht. Ihre Vorder- und Rückseite sind metallisiert, z. B. mit Ti/Au, Ni/Au oder Cr/Au.
Die äußeren Abmessungen der Wärmesenkeschicht 4 sind größer als die des Chipsubstrates 3, während die äußeren Abmessun­ gen der Wärmesenkeschicht 4 und Wärmeleitschicht 12 mit­ einander übereinstimmen. Die Wärmeleitschicht 12 besteht aus einem Material mit einem Wärmeausdehnungskoeffizienten, der in etwa dem des Chipsubstrates 3 entspricht. Das Material weist hohe thermische Leitfähigkeit auf. Geeignete Materia­ lien sind z. B. AlN (thermischer Ausdehnungskoeffizient 4,5 × 10-6/°C, thermische Leitfähigkeit 2 W/cm°C) und BN (Wärmeausdehnungskoeffizient 3,5 × 10-6/°C, Wärmeleitfähig­ keit 6 W/cm°C). Demgegenüber weist z. B. GaAs als Chipsub­ stratmaterial einen Wärmeausdehnungskoeffizienten von 5,5 × 10-6/°C und eine Wärmeleitfähigkeit von 0,5 W/cm°C auf.
Anhand der Fig. 2a bis 2d wird nun erläutert, wie der Halb­ leiterchip 50 gemäß Fig. 1 hergestellt werden kann.
Bis zum Aufbringen einer rückseitigen Elektrode 9 werden Verfahrensschritte angewandt, die mit bekannten Verfahrens­ schritten übereinstimmen, Daher sind die Fig. 2a und 2b identisch mit den Fig. 7a bzw. 7b. Nach dem Aufbringen der Wärmesenkeschicht 4 mit einer Dicke von etwa 40-50 µm durch elektrolytisches Plattieren auf die rückseitige Elek­ trode 9 wird ein stromisolierendes wärmeleitendes Material 12, dessen Oberflächen metallisiert sind, an der Wärmesenke­ schicht 4 befestigt, was z. B. durch ein Bondverfahren unter Anwendung von Druck und Wärme und durch Löten erfolgt (Fig. 2c). Anschließend wird das Wafersubstrat 8 in viele einzelne Chips 50 unterteilt (Fig. 2d). Dies erfolgt mit einem Doppelteiler, der Schneidkerben von etwa 100 µm Breite erzeugt. Die Wärmesenkeschicht 4 und die isolierende Wärme­ leitschicht 12 werden mit Hilfe von Schneidkerben von etwa 50 µm Breite in die einzelnen Chips 50 unterteilt.
Beim Ausführungsbeispiel besteht die isolierende Wärmeleit­ schicht aus einem Nitrid, also aus einem sehr harten Mate­ rial. Da, wie oben erläutert, die Wärmeleitschicht 12 über das Chipsubstrat 3 übersteht, wird dieses nicht mehr be­ schädigt, wenn der Chip 50 mit einer Pinzette 30 ergriffen wird (Fig. 5a, 5b), da die Wärmeleitschicht 12 nicht mehr so leicht verformt werden kann, wie die aus Gold bestehende Wärmesenkeschicht 4 (siehe Fig. 11a, 11b).
Da darüber hinaus der Wärmeausdehnungskoeffizient der Wärme­ leitschicht 12 in etwa mit dem des Chipsubstrates 3 überein­ stimmt, verformt sich das Substrat nicht mehr, wenn es zum Auflösen auf dem Träger 7 erwärmt wird.
Das eben Erwähnte ist durch Fig. 10b veranschaulicht. Es ist erkennbar, daß die Wärmesenkeschicht 4 mit hohem Wärmeaus­ dehnungskoeffizienten zwischen dem Chipsubstrat 3 und der Wärmeleitschicht 12 liegt, die beide geringen Wärmeausdeh­ nungskoeffizienten aufweisen. Die thermische Spannung F, die an der Übergangsfläche zwischen dem Chipsubstrat 3 und der Wärmesenkeschicht 4 besteht, wird durch die Wärmespan­ nung F′ aufgehoben, die am Übergang zwischen der Wärmesenke­ schicht 4 und der Wärmeleitschicht 12 besteht. Dadurch wird ein Verformen des Chipsubstrates 3 verhindert.
Es kann also ein Halbleiterchip 50 ohne Deformation des Chipsubstrates 3 auf einem Träger befestigt werden, so daß es nicht mehr zu thermischen Spannungen im Chipsubstrat 3 beim Anlöten kommt. Dadurch werden die Eigenschaften und die Zuverlässigkeit des Halbleiterchips 50 verbessert.
Beim Aufteilen des Halbleiterwafers in Chips wird das Wafer­ substrat 8 durch eine Schneide vorgegebener Dicke geschnit­ ten. Die Wärmesenkeschicht 4 und die isolierende Wärmeleit­ schicht 12 werden anschließend durch eine dünnere Schneide getrennt. Diese Schnittvorgänge erfolgen maschinell, wodurch sich die äußeren Abmessungen der drei Schichten gut steuern lassen. Da die Schichten getrennt geschnitten werden, kön­ nen die Schnittbedingungen an die Materialien angepaßt wer­ den. Das relativ weiche Wafersubstrat 8 läßt sich weich schneiden, ohne daß Risse oder Absplitterungen entstehen. Die Wärmesenkeschicht 4 und die Wärmeleitschicht 12 aus har­ tem Material wird scharf geschnitten.
Beim eben beschriebenen Ablauf wurden die Wärmesenkeschicht 4 und die Wärmeleitschicht 12 durch eine einzige Schneide geschnitten. Es ist jedoch auch möglich, hier unterschiedli­ che Schneiden zu verwenden, wobei für die harte Wärmeleit­ schicht 12 eine dünnere Schneide verwendet wird als für die weiche Wärmesenkeschicht 4. Die Schneidkerbenbreiten können z. B. 75 µm für die Wärmesenkeschicht 4 und 50 µm für die Wärmeleitschicht 12 sein.
Hierbei wird eine Abmessungsfolge erzielt, wie sie aus Fig. 5a erkennbar ist. Hierbei kommt eine Pinzette 30 nur in Kon­ takt mit der harten Wärmeleitschicht 12, wodurch Beschädi­ gungen des Chipsubstrates 3 sicher vermieden sind. Stimmen dagegen die äußeren Abmessungen der Wärmesenkeschicht 4 und der Wärmeleitschicht 12 miteinander überein (siehe Fig. 5b), drückt eine Pinzette 30 auf die weiche Wärmesenkeschicht 4. Diese kann so weit deformiert werden, daß die Pinzette 30 in Kontakt mit dem Halbleiterchipsubstrat 3 kommt und dieses beschädigt. Dies kann dadurch verhindert werden, daß, wie anhand von Fig. 5a erläutert, die äußeren Abmessungen der Wärmeleitschicht 12 größer gemacht werden als die der Wärmesenkeschicht 4, oder daß die gemeinsamen Abmessungen dieser beiden Schichten so groß gemacht werden, daß dann, wenn die Wärmesenkeschicht 4 durch ein Greifwerkzeug zusammengedrückt wird, dieses Greifwerkzeug auf die harte Wärmeleitschicht drückt, bevor es auf das Chipsubstrat 3 drückt.
Beim bisher beschriebenen Ausführungsbeispiel wird die la­ minare, elektrisch isolierende wärmeleitende Schicht 12 auf der Wärmesenkeschicht 4 durch Löten oder durch ein Bondver­ fahren unter Anwenden von Druck oder Wärme aufgebracht.
Stattdessen kann eine Mischung aus AlN- oder BN-Puder und einem Harz als Kleber auf die Wärmesenkeschicht 4 aufgetra­ gen und dann ausgehärtet werden. Die Wärmesenkeschicht 4 muß nicht auf der gesamten Rückseite des Halbleiterchipsubstrats 3 aufgebracht sein. Vielmehr ist es möglich, diese Schicht nur in vorgegebenen Bereichen des Chips 50 anzubringen.
Beim Ausführungsbeispiel gemäß Fig. 1 ist das Halbleiterbau­ teil 100 dadurch hergestellt, daß ein Halbleiterchip 50 durch eine Lötschicht 6 auf einem Träger 7 befestigt ist. Es sind jedoch auch Halbleiterchips 50 bekannt, die durch Lö­ cher hindurch geerdet werden, wobei die Wärmesenkeschicht 4 als Masseelektrode verwendet wird. In diesem Fall ist es nicht möglich, die Wärmesenkeschicht 4 direkt auf den Träger 7 mit der isolierenden Schicht 12 dazwischen aufzulöten.
Beim zweiten Ausführungsbeispiel gemäß Fig. 3 ist ein Halb­ leiterchip 50 a vorhanden mit einem Chipsubstrat 3 mit Lö­ chern 14. Ansonsten stimmt der Aufbau mit demjenigen des Bauteils 100 gemäß Fig. 1 überein. Im Träger 70 ist eine Ausnehmung 71 vorhanden, die tiefer ist, als es der Dicke der isolierenden Wärmeleitschicht 12 entspricht. Der Halb­ leiterchip 50 a ist in der Ausnehmung 71 angeordnet und der Rest der Ausnehmung ist mit Lötmaterial 6 aufgefüllt.
Beim eben beschriebenen Aufbau kann die Wärmesenkeschicht 4 als Masseanschluß verwendet werden. Über die Löcher 14 fin­ det eine Verbindung zu einer (nicht dargestellten) Masse­ elektrode an der Oberfläche des Halbleiterchips 50 a statt. Dadurch werden die Hochfrequenzeigenschaften verbessert.
Beim dritten Ausführungsbeispiel gemäß Fig. 4 weist die elektrisch isolierende Wärmeleitschicht 12 a eines Halblei­ terchips 50 b mehrere Löcher auf, die mit Metall, z. B. Au, ausgefüllt sind. Der Chip 50 b ist direkt auf einen Träger 7 mit Hilfe einer Lötschicht 6 aufgelötet, also nicht in eine Vertiefung eingelötet. Im Chipsubstrat 3 sind wieder Löcher 14 zum Durchkontaktieren zu einer Masseelektrode vorhanden. Das Erden erfolgt über die mit Metall ausgefüllten Löcher in der isolierenden Wärmeleitschicht 12 a. Auch dieses Bauteil weist gute Hochfrequenzeigenschaften auf.
Den Ausführungsbeispielen ist gemeinsam, daß eine Wärme­ senkeschicht und eine Wärmeleitschicht aus hartem Material an der Rückseite eines Chipsubstrats vorhanden sind, wobei die harte Schicht größere Außenabmessungen aufweist als das Substrat. Dadurch ist vermieden, daß beim Ergreifen eines Chips das Substrat beschädigt wird.
Die Wärmeleitschicht weist einen Wärmeausdehnungskoeffizien­ ten auf, der in etwa mit dem des Chipsubstrates überein­ stimmt. Dadurch wird vermieden, daß sich das Chipsubstrat bei Wärmeprozessen zum Auflöten auf einen Träger verformt.
Soll die Wärmesenkeschicht 4 kontaktiert werden, obwohl an ihrer Rückseite die elektrisch isolierende Wärmeleitschicht aufgebracht ist, kann dies entweder dadurch erfolgen, daß ein Einlöten in eine Vertiefung eines Trägers erfolgt, wobei die Wärmesenkeschicht 4 von außen kontaktiert wird, oder daß in der isolierenden Wärmeleitschicht Löcher vorhanden sind, die mit einem Metall gefüllt sind. Aufgrund dieser Meßnahmen kann trotz der isolierenden Wärmeleitschicht ein Erden des Chipsubstrates erfolgen, was die Hochfrequenzeigenschaften verbessert.
Vorzugsweise werden die unterschiedlichen äußeren Abmessun­ gen der verschiedenen Schichten dadurch erhalten, daß das Wafersubstrat mit einer Schneide geschnitten wird, die eine relativ breite Schneidkerbe erzeugt. Die harte Wärmeleit­ schicht wird dagegen mit einer sehr feinen Schneide ge­ schnitten. Die Schnittvorgänge werden vorzugsweise maschi­ nell ausgeführt, um eine hohe Genauigkeit zu erzielen. Es steht dann die harte Wärmeleitschicht immer über die weiche­ re Substratschicht und unter Umständen auch über die weiche Wärmesenkeschicht über. Die unterschiedlich breiten Schnei­ den sorgen auch dafür, daß die verschiedenen Materialien trotz ihrer unterschiedlichen Härten sauber geschnitten wer­ den können, ohne daß es wesentlich zu Rissen oder Absplit­ terungen kommt.

Claims (16)

1. Halbleiterbauteil (100) mit
  • - einem Chipsubstrat (3),
  • - und einer Wärmesenkeschicht (4) auf der Rückseite des Chipsubstrats,
gekennzeichnet durch
  • - eine Wärmeleitschicht (12) auf der Rückseite der Wärme­ senkeschicht aus einem anderen Material als dem der Wärmesenkeschicht.
2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die Wärmeleitschicht (12) aus einem möglichst harten Mate­ rial besteht und daß die seitlichen Abmessungen der Wärme­ leitschicht größer sind als die des Chipsubstrats (3).
3. Bauteil nach Anspruch 2, dadurch gekennzeichnet, daß die seitlichen Abmessungen der Wärmesenkeschicht (4) und der Wärmeleitschicht (12) im wesentlichen gleich sind.
4. Bauteil nach Anspruch 2, dadurch gekennzeichnet, daß die äußeren Abmessungen der Wärmesenkeschicht (4) kleiner sind als diejenigen der Wärmeleitschicht (12), aber größer als die des Chipsubstrats (3).
5. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die Wärmeleitschicht (12) einen Wärmeausdehnungskoeffizienten aufweist, der im wesentlichen mit dem des Chipsubstrats (3) übereinstimmt.
6. Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß das Chipsubstrat (3) aus Si oder GaAs besteht und die Wärmesenkeschicht (4) durch plattiertes Gold, Silber oder Kupfer gebildet ist.
7. Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Oberflächen der Wärmeleitschicht (12) mit Ti/Au, Ni/Au oder Cu/Au metallisiert sind.
8. Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Wärmeleitschicht (12) eine laminier­ te Schicht ist, die auf der Wärmesenkeschicht (4) durch Lö­ ten oder Bonden unter Einwirkung von Druck und Wärme befe­ stigt ist.
9. Bauteil nach einem der Ansprüche 1-7, dadurch gekenn­ zeichnet, daß die Wärmeleitschicht (12) dadurch gebildet ist, daß AlN- oder BN-Pulver mit einem Harz gemischt wird und dieser Kleber auf die Wärmesenkeschicht (4) aufgetragen und dann gehärtet wird.
10. Bauteil nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß die Wärmeleitschicht (12) elektrisch isoliert.
11. Bauteil nach Anspruch 10, dadurch gekennzeichnet, daß der Chip (50 a) in eine Vertiefung (71) im Träger (70) ein­ gelötet ist, die so tief ist, daß die Wärmesenkeschicht (4) seitlich über die Lötmittelschicht (6) vom Träger kontak­ tiert wird.
12. Bauteil nach Anspruch 10, dadurch gekennzeichnet, daß in der isolierenden Wärmeleitschicht (12 a) Löcher vorhanden sind, die mit Metall ausgefüllt sind.
13. Bauteil nach einem der Ansprüche 11 oder 12, dadurch gekennzeichnet, daß im Chipsubstrat (3) Löcher (14) vorhan­ den sind, zum Herstellen einer Verbindung zwischen der Wär­ mesenkeschicht (4) und einer Masseelektrode auf dem Chip­ substrat.
14. Verfahren zum Herstellen eines Bauteils nach Anspruch 3, dadurch gekennzeichnet, daß beim Aufteilen eines Wafers in Chips die Chipsubstratschicht (3) mit einer breiten Schneide und die Wärmesenkeschicht und die Wärmeleitschicht mit einer dünnen Schneide geschnitten werden.
5. Verfahren zum Herstellen des Bauteils nach Anspruch 4, dadurch gekennzeichnet, daß beim Aufteilen eines Wafers in Chips (50) die Chipsubstratschicht (3) mit einer dicken Schneide, die Wärmesenkeschicht (4) mit einer dünneren Schneide und die Wärmeleitschicht (12) mit einer ganz dünnen Schneide geschnitten werden.
DE4010370A 1989-04-12 1990-03-30 Verfahren zum Herstellen von Halbleiterbauteilen Expired - Fee Related DE4010370C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1093578A JPH02271558A (ja) 1989-04-12 1989-04-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE4010370A1 true DE4010370A1 (de) 1990-10-18
DE4010370C2 DE4010370C2 (de) 1995-05-11

Family

ID=14086153

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4010370A Expired - Fee Related DE4010370C2 (de) 1989-04-12 1990-03-30 Verfahren zum Herstellen von Halbleiterbauteilen

Country Status (4)

Country Link
US (1) US5138439A (de)
JP (1) JPH02271558A (de)
DE (1) DE4010370C2 (de)
FR (1) FR2646018B1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19729677A1 (de) * 1997-07-11 1999-01-14 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungsbauelemente
DE19749987A1 (de) * 1997-07-11 1999-06-02 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungsbauelemente
DE10244791A1 (de) * 2002-09-26 2004-04-15 Robert Bosch Gmbh Vorrichtung zur Kühlung von elektronischen Bauelementen
DE19801488B4 (de) * 1997-02-11 2004-10-21 LG Semicon Co., Ltd., Cheongju Verfahren zum Zusammenbau eines Halbleiterbausteins
DE102004012818B3 (de) * 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2665062B2 (ja) * 1991-02-12 1997-10-22 三菱電機株式会社 半導体装置の製造方法
JPH06209058A (ja) * 1993-01-12 1994-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法，並びにその実装方法
JPH06268112A (ja) * 1993-03-10 1994-09-22 Mitsubishi Electric Corp 半導体装置、及びその製造方法
JP2625368B2 (ja) * 1993-12-16 1997-07-02 日本電気株式会社 半導体基板
US6331731B1 (en) 1995-12-07 2001-12-18 International Business Machines Corporation Column for module component
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
US6355505B1 (en) * 1998-04-08 2002-03-12 Fuji Photo Film Co., Ltd. Heat sink and method of manufacturing heat sink
JP2000077576A (ja) * 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
DE19906209C2 (de) * 1999-02-15 2003-03-20 Possehl Electronic Gmbh Verfahren zum Heraustrennen einzelner Schaltkreis-Einheiten aus einem Panel
SE516139C2 (sv) 1999-03-17 2001-11-26 Ericsson Telefon Ab L M Förfarande och anordning för att förbättra termiska och elektriska egenskaper hos komponenter förbunda med ett substrat monterat på en bärare
DE10015962C2 (de) * 2000-03-30 2002-04-04 Infineon Technologies Ag Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
EP1162661B1 (de) * 2000-06-06 2006-09-27 STMicroelectronics S.r.l. Elektronischer Halbleiterbaustein mit Wärmeverteiler
DE10340681B4 (de) * 2003-09-04 2006-09-28 M.Pore Gmbh Verfahren zur Herstellung einer stoffschlüssigen, wärmeleitenden Verbindung zwischen einer offenporigen Schaumstruktur und einem nichtporösen Grundkörper für Wärmeübertrager, insbesonderer Kühlkörper
DE102005061263B4 (de) * 2005-12-20 2007-10-11 Infineon Technologies Austria Ag Halbleiterwafersubstrat für Leistungshalbleiterbauelemente sowie Verfahren zur Herstellung desselben
US20070262441A1 (en) * 2006-05-09 2007-11-15 Chi-Ming Chen Heat sink structure for embedded chips and method for fabricating the same
FR2921201B1 (fr) 2007-09-19 2009-12-18 Commissariat Energie Atomique Procede de collage de puces sur un substrat de contrainte et procede de mise sous contrainte d'un circuit de lecture semi-conducteur
DE102012213273B4 (de) * 2012-07-27 2021-08-05 Hydac Technology Gmbh Energiespeichervorrichtung
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2042494A1 (en) * 1970-08-27 1972-03-02 Licentia Gmbh Heat conducting pastes - mixture of zinc oxide and low viscosity epoxide esp for transistorised equipment
US3846824A (en) * 1973-06-13 1974-11-05 Gen Electric Improved thermally conductive and electrically insulative mounting systems for heat sinks
DE3132555A1 (de) * 1980-08-22 1982-06-16 Western Electric Co., Inc., 10038 New York, N.Y. Iii-v-halbleiterbauelement und verfahren zu seiner herstellung
DE3115017A1 (de) * 1981-04-14 1982-11-04 Blaupunkt-Werke Gmbh, 3200 Hildesheim Elektronisches bauelement
DE3314996A1 (de) * 1982-04-27 1983-10-27 Compagnie d'Informatique Militaire Spatiale et Aéronautique, 75008 Paris Zusammengesetztes substrat mit hoher waermeleitung und verwendung desselben fuer gehaeuse von halbleiter-schaltanordnungen
DE3523061A1 (de) * 1985-06-27 1987-01-02 Siemens Ag Halbleiter-chip-anordnung
DE3709200A1 (de) * 1987-03-20 1988-09-29 Heraeus Gmbh W C Elektronisches bauteil

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1486855A (de) * 1965-07-17 1967-10-05
US3986196A (en) * 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
JPS5835956A (ja) * 1981-08-28 1983-03-02 Hitachi Ltd 混成集積回路装置
JPS5848926A (ja) * 1981-09-18 1983-03-23 Hitachi Ltd 絶縁型半導体装置
JPS58125854A (ja) * 1982-01-22 1983-07-27 Hitachi Ltd 半導体装置
JPS59124750A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体装置
JPS59224149A (ja) * 1983-06-03 1984-12-17 Sony Corp 発熱電子素子の取付構造
JPS59228740A (ja) * 1983-06-10 1984-12-22 Toshiba Corp 耐熱性絶縁板
JPS6066842A (ja) * 1983-09-22 1985-04-17 Fujitsu Ltd 半導体装置
JPS59145547A (ja) * 1984-01-26 1984-08-21 Denki Kagaku Kogyo Kk 放熱シ−トの製造法
JPS6150344A (ja) * 1984-08-18 1986-03-12 Hitachi Chem Co Ltd 集積回路の接続方法
JPS6156422A (ja) * 1984-08-28 1986-03-22 Nec Corp 半導体装置
EP0183016B1 (de) * 1984-10-03 1989-09-20 Sumitomo Electric Industries Limited Werkstoff für Halbleiteranordung und Verfahren zu seiner Herstellung
JPS61184859A (ja) * 1985-02-13 1986-08-18 Nec Corp シリコンヒ−トシンクチツプ
JPH063832B2 (ja) * 1985-10-04 1994-01-12 株式会社日立製作所 半導体装置
JPS62122157A (ja) * 1985-11-21 1987-06-03 Sharp Corp 光半導体用ヒ−トシンクの電極構造
JPS63140556A (ja) * 1986-12-01 1988-06-13 Mitsubishi Electric Corp 半導体装置
JPS63155652A (ja) * 1986-12-18 1988-06-28 Sanyo Electric Co Ltd ヒ−トシンクの固着方法
JPS63160257A (ja) * 1986-12-23 1988-07-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPS63186454A (ja) * 1987-01-28 1988-08-02 Mitsubishi Electric Corp 半導体装置用放熱板装置
JPS63276507A (ja) * 1987-05-08 1988-11-14 Mitsubishi Electric Corp ダイシング方法
JPS63296361A (ja) * 1987-05-28 1988-12-02 Hitachi Cable Ltd 半導体装置
JPH01270308A (ja) * 1988-04-22 1989-10-27 Mitsubishi Electric Corp 半導体チツプ
JPH01316959A (ja) * 1988-06-17 1989-12-21 Mitsubishi Electric Corp 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2042494A1 (en) * 1970-08-27 1972-03-02 Licentia Gmbh Heat conducting pastes - mixture of zinc oxide and low viscosity epoxide esp for transistorised equipment
US3846824A (en) * 1973-06-13 1974-11-05 Gen Electric Improved thermally conductive and electrically insulative mounting systems for heat sinks
DE3132555A1 (de) * 1980-08-22 1982-06-16 Western Electric Co., Inc., 10038 New York, N.Y. Iii-v-halbleiterbauelement und verfahren zu seiner herstellung
DE3115017A1 (de) * 1981-04-14 1982-11-04 Blaupunkt-Werke Gmbh, 3200 Hildesheim Elektronisches bauelement
DE3314996A1 (de) * 1982-04-27 1983-10-27 Compagnie d'Informatique Militaire Spatiale et Aéronautique, 75008 Paris Zusammengesetztes substrat mit hoher waermeleitung und verwendung desselben fuer gehaeuse von halbleiter-schaltanordnungen
DE3523061A1 (de) * 1985-06-27 1987-01-02 Siemens Ag Halbleiter-chip-anordnung
DE3709200A1 (de) * 1987-03-20 1988-09-29 Heraeus Gmbh W C Elektronisches bauteil

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
AAKALU, N.G. et al: Thermal Grease With Boron Or Aluminium Nitride And Mineral Oil. In: IBM Technical Disclosure Bulletin, 1981, Vol. 24, Nr. 7A, S. 3530 *
IWASE, Nobuo et al: Aluminium Nitride Substrates Having High Thermal Conductivity. In: Solid State Technology, Oktober 1986, S. 135-138 *
JP 59-124 750 A. In: Patent Abstracts of Japan, E-278, 1984, Vol. 8, Nr. 247 *
JP 59-145 547 A. In: Patents Abstracts of Japan, E-285, 1984, Vol. 8, Nr. 277 *
JP 61-184 859 A: In: Patents Abstracts of Japan, E-469, 1987, Vol. 11, Nr. 7 *
JP 62-122 157 A. In: Patents Abstracts of Japan, E-554, 1987, Vol. 11, Nr. 341 *
JP 62-81 047 A. In: Patents Abstracts of Japan, E-539, 1987, Vol. 11, Nr. 280 *
MONDOU, E.R. et al: Heat Transfer Compound. In: IBM Technical Disclosure Bulletin, 1983, Vol. 25, Nr. 10, S. 5322 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19801488B4 (de) * 1997-02-11 2004-10-21 LG Semicon Co., Ltd., Cheongju Verfahren zum Zusammenbau eines Halbleiterbausteins
DE19729677A1 (de) * 1997-07-11 1999-01-14 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungsbauelemente
DE19749987A1 (de) * 1997-07-11 1999-06-02 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungsbauelemente
DE19729677B4 (de) * 1997-07-11 2006-05-18 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
DE19749987B4 (de) * 1997-07-11 2008-09-25 Curamik Electronics Gmbh Gehäuse für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente
DE10244791A1 (de) * 2002-09-26 2004-04-15 Robert Bosch Gmbh Vorrichtung zur Kühlung von elektronischen Bauelementen
DE10244791B4 (de) * 2002-09-26 2009-03-26 Robert Bosch Gmbh Vorrichtung zur Kühlung von elektronischen Bauelementen
DE102004012818B3 (de) * 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
US10535743B2 (en) 2004-03-16 2020-01-14 Infineon Technologies Ag Metallization and its use in, in particular, an IGBT or a diode

Also Published As

Publication number Publication date
FR2646018A1 (fr) 1990-10-19
FR2646018B1 (fr) 1998-01-02
JPH02271558A (ja) 1990-11-06
DE4010370C2 (de) 1995-05-11
US5138439A (en) 1992-08-11

Similar Documents

Publication Publication Date Title
DE4010370C2 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE69521954T2 (de) Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE69512991T2 (de) Löthocker-herstellungsverfahren
DE68918775T2 (de) Chip-auf-Chip-Verbindungsschema für integrierte Halbleiterschaltungen.
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE69325404T2 (de) Leiterschicht-Anordnungen und das Herstellen ihrer elektrischen Verbindungen
DE69027448T2 (de) Verfahrungen und Vorrichtung zur Befestigung von Kontakthöckern auf TAB-Trägerleiter
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE3125518A1 (de) "duenne verdrahtungsanordnung"
DE60008093T2 (de) Verfahren zur herstellung von eingebetteten elektronischen bauteilen
DE19959938A1 (de) Herstellungsverfahren einer eine Gehäusestruktur aufweisenden Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
DE1564491B2 (de) Integriertes halbleiterbauelement und verfahren zu seiner herstellung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE102011102175B4 (de) Waferbearbeitungsverfahren
EP3026703B1 (de) Verfahren zum herstellen eines substratadapters, substratadapter und verfahren zum kontaktieren eines halbleiterelements
DE102014117245B4 (de) Verfahren zum Herstellen eines Halbleiterelements mit Substratadapter und damit hergestelltes Halbleiterelement mit Substratadapter und Verfahren zum Kontaktieren dieses Halbleiterelements
EP0841668B1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
DE19707887C2 (de) Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
DE69127316T2 (de) Verfahren zum Zusammenbau eines Leiterrahmens
DE102013200868A1 (de) Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee