DE3314996A1 - Zusammengesetztes substrat mit hoher waermeleitung und verwendung desselben fuer gehaeuse von halbleiter-schaltanordnungen - Google Patents

Zusammengesetztes substrat mit hoher waermeleitung und verwendung desselben fuer gehaeuse von halbleiter-schaltanordnungen

Info

Publication number
DE3314996A1
DE3314996A1 DE19833314996 DE3314996A DE3314996A1 DE 3314996 A1 DE3314996 A1 DE 3314996A1 DE 19833314996 DE19833314996 DE 19833314996 DE 3314996 A DE3314996 A DE 3314996A DE 3314996 A1 DE3314996 A1 DE 3314996A1
Authority
DE
Germany
Prior art keywords
plate
substrate according
substrate
cells
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833314996
Other languages
English (en)
Other versions
DE3314996C2 (de
Inventor
Christian 78470 St. Remy-Les-Chevreuses Val
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INF MILIT SPATIALE AERONAUT
Original Assignee
INF MILIT SPATIALE AERONAUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INF MILIT SPATIALE AERONAUT filed Critical INF MILIT SPATIALE AERONAUT
Publication of DE3314996A1 publication Critical patent/DE3314996A1/de
Application granted granted Critical
Publication of DE3314996C2 publication Critical patent/DE3314996C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24149—Honeycomb-like

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulating Bodies (AREA)

Description

DR. K4^S 5Ui-WhOMMAV QQI Λ QQC D β MQWCHEfll 22. TWIER5PGHSTrtAS8· St7 TELEGRAMME: MAYPATENT MDNOHEN TELEX S2 4467 PATOP IELEFON ΛΟΒΟ) 220001
T-23-P-31/1918 München, 26. April 1983
52 226/CIMSA Dr.M/hs
COMPAGNIE D1INFORMATIQUE MILITAIRE SPATIALE ET AERONAUTIQUE in Paris / Frankreich
Zusammengesetztes Substrat mit hoher Wärmeleitung und Vervendung desselben für Gehäuse von Halbleiter-Schaltanordnungen
Die Erfindung betrifft ein zusammengesetztes Substrat mit hoher Wärmeleitung, das besonders verwendbar ist zur Herstellung von Gehäusen für elektronische Bauelemente oder Schaltungen, die auf einer Tablette aus Halbleitermaterial ausgebildet sind.
Derartige elektronische Bauelemente oder Schaltungen sind gewöhnlich eingeschlossen in ein Gehäuse, das einen Sockel oder Substrat und eine hermetisch auf den Sockel gesetzte Kappe aufweist, wobei die Kappe oder die Verbindung Kappe-Sockel die Ausgangsanschlüsse der Schaltung hindurchtreten lassen.
Bekanntlich schafft nun die Wärmeabgabe dieser gekapselten (in einem Gehäuse befindlichen) Schaltungen Schwierigkeiten, besonders im Fall von hochintegrierten Schaltungen und Leistungs-Bauelementen, wo die Wärmeabgabe (Dissipation) besonders erheblich ist. Die Hauptbedingungen, denen ein solches Gehäuse genügen muß, sind die folgenden: der Wärmeausdehnungskoeffizient des Substrats muß so nahe wie möglich bei dem des verwendeten Halbleiters liegen; die das Gehäuse bildenden Teile, und besonders sein Substrat, müssen eine möglichst hohe Wärmeleitung haben, um die Wärmeabführung zu ermöglichen; das Substrat muß mindestens teilweise elektrisch isolierend sein, um jeden Kurzschluß
-: :..:":" 33U996
zwischen den Ausgangsanschlüssen der Schaltung zu vermeiden; bei bestimmten Anwendungen muß sogar das Substrat vollständig isolierend sein»
Es ist bekannt, im Hinblick hierauf ein solches Substrat aus Berylliumoxid herzustellen. Dieses Material ist elektrisch isolierend, hat einer; Ausdehnungskoeffizienten nahe bei dem des Siliciums und zeigt eine gure Wärmeleitung. Es handelt sich jedoch um ein sehr giftiges Material, dessen technische Herstellung und Handhabung sah!reiche Probleme der Sicherheit aufwerfens und es ist infolgedessen außerdem selten und teuer. Erfindungsgemäß soll ein Substrat geschaffen werden, das mindestens teilweise elektrisch isolierend ist, die geforderten thermischer. Eigenschaften aufweist und frei von den Nachteilen des Berylliumoxids ist.
Genauer soll erfindungsgemäß ein zusammengesetztes Substrat mit hoher Wärmeleitung geschaffen werden, das folgende Merkmale aufweist?
- ein elektrisch isolierendes Material im wesentlichen in Form eines mit' Zeilen versehenen Plättchens; - ein wärmeleitendes Material, das in den genannten Zellen angeordnet ist.
Die Erfindung wird weiter erläutert durch die folgende Beschreibung von Ausführungsbeispielen, die in den beigefügten Figuren dargestellt sind. Diese zeigens Fig. 1 eine Ansicht einer ersten Ausführungsform des erfindungsgemäßen Substrats, und Fig. 1a eine Abwandlung einer Einzelheit der Fig. 1 j
Fig. 2 einen Schnitt einer zweiten ausführungsform des erfindungsgemäßen Substrats;
Fig. 3 eine Variante der Fig. 2r,
Fig. 4 einen Schnitt einer dritten Ausführungsform des erfindungsgemäßen Substrats:
Fig. 5 eine Variante der Fig* 4?
Fig. 6 einen Schnitt einer vierten Ausführungsform des erfindungsgemäßen Substrat;:;.
Fig. 7 eine Variante der ?i-o\ 6-
Fig. 8 eine weitere Variar.re cer Fi cv 6*
BAD ORIGINAL
33U996
Fig. 9 einen Schnitt einer ersten Anwendungsform des erfindungsgemäßen Substrats zur Herstellung eines Gehäuses einer Halbleiters cha It anordnung.
Fig. 10 einen Schnitt einer zweiten Anwendungsform des erfindungsgemäßen Substrats zur Herstellung eines Gehäuses einer Halbleite:p-Schaltanordnung.
In diesen verschiedenen Figuren bezeichnen die gleichen Bezugszahlen gleiche Teile.
Bei der in Fig. 1 dargestellten ersten Ausführungsform des erfindungsgemäßen Substrats liegt dieses im wesentlichen in Form einer Platte 10 vor, die mit Zellen 20 in Form durchgehender Löcher versehen ist, 'die beispielsweise zylindrisch und von kreisförmigen Querschnitt sind.
Die Platte 10 ist hergestellt aus einem elektrisch isolierenden Material, z.B. Aluminiumoxid, das ein billiger Werkstoff ist und den Vorteil eines Ausdehnungskoeffizienten in der Nähe des Ausdehnungskoeffizienten des Siliciums aufweist, welches das gegenwärtig in der Fertigung von elektronischen Bauelementen meist gebrauchte Halbleitermaterial ist.
Man kann reines Aluminiumoxid oder ein Standardmaterial vervenden, das 94 % oder 96 % Aluminiumoxid enthält, wobei der Rest aus Glas mit einem Gehalt an Titanoxid, Magnesiumoxid oder Siliciumoxid besteht.
Die Löcher 20 sind gefüllt mit einem gut wärme!«!Lenden Material, das der Einfachheit halber mit der gleichen Bezugszahl bezeichnet ist wie das Loch, in das es eingesetzt ist. Dieses Material kann Kupfer, Aluminiuni, ein hitzebeständiges Material, wie Wolfram, eine Legierung von Molybdän und hangan oder Molybdän und Wolfram^oder auch Silber sein. Die Aufgabe des Materials 20 ist, die Wärmeleitfähigkeit des erhaltenen zusammengesetzten Substrats bezuglich der der Platte 10 allein zu erhöhen. Es sei bemerkt, daß im Fall das Material 20 Aluminium ist, dieses sich oxidiert und einen elektrischen Isolator bildet, so daß man ein isolierendes zusammengesetztes Substrat erhalten kann.
Die Löcher 20 sind in Reihen oder in Zickzack versetzt angeordnet, und ihre Dichte wird in Abhängigkeit von den
COPY
* 9
33U996
für die Platte und das Füllmaterial der Löcher gewählten Werkstoffen festgelegt entsprechend einem Kompromiß zwischen einer maximalen Wärmeleitung, d.h. einer maximalen Dichte der Löcher, und der Verträglichkeit der thermischen Eigenschäften der Werkstoffe 10 und 20 untereinander und mit denen des Halbleitermaterials. Wie bekannt (Prinzip der Perkolation), führt die Gegenwart des Materials 20 zu einem Gesamtausdehnungskoeffizienten des zusammengesetzten Substrats, der etwas größer ist als der des Materials 10 allein; dieser Effekt wächst zunächst langsam, dann rascher mit dem Anteil des Materials 20 im Substrat 10 bis zu einer Schwelle, bei deren Überschreiten das zusammengesetzte Substrat im Falle der Temperaturerhöhung zerstört wird. Man muß also diesseits dieser Schwelle bleiben. Außerdem muß das Substrat, wie oben angegeben, global einen Ausdehnungskoeffizienten haben, der nahe bei dem des Halbleiterbauelements bleibt, welches das Substrat aufnehmen soll. Schließlich ist es erwünscht, daß das Substrat eine genügende Dicke aufweist, damit es eine genügende mechanische Festigkeit gewährleistet, besonders wenn es zur Aufnahme einer Schaltung mit verhältnismäßig großen Abmessungen oder mehrerer Schaltungen bestimmt ist« Allgemeiner gesagt werden die Formen und Abmessungen der Platte und der Zellen bestimmt durch die Berechnung der Wärmeflüsse .in jeder Masche des so gebildeten Netzes.
Beispielsweise wurde ein erfindungsgemäßes Substrat mittels einer Platte 10 aus 96%igem Aluminiumoxid von einer normalisierten Dicke O0635 mm mit Löchern 20, deren Durchmesser zwischen 0,8 und 2 mm liegt, wobei die Löcher mit einer Schrittweite zwischen 1 und 4 mm ausgerichtet und mit Kupfer gefüllt waren,, hergestellt.
Ein erfindungsgemäßes Substrat kann auf folgende Weise erhalten werden!
- Gießen einer Aluminiumoxidfolie auf jede bekannte Weise; - Prägen dieser verhältnismäßig nachgiebigen Folie, um Stücke kleiner Abmessungen,, weiche die Löcher 20 enthalten, zu erhalten;
- Abscheidung des leitenden Materials in den Löchern 20, beispielsweise durch Serigraphie, wenn dieses Material aus einem der obengenannten wärmefesten Metalle besteht;
- Brennen des Aluminiumoxids (zwischen 1450 und 165O°C).
Wenn das gewählte leitende Material 20 kein hitzebeständiges Metall ist, brennt man zunächst das Aluminiumoxid und bringt dann das Material 20 auf..
Ein anderes Verfahren besteht darin, Aluminiumoxidfolien durch Pressen eines Pulvers herzustellen, wobei die Löcher im gleichen Arbeitsgang erhalten werden können, der also die zwei oben erwähnten ersten Arbeitsgänge ersetzt.
Die Fig. 1a zeigt eine Einzelheit einer Abwandlung der Ausführungsform der Zellen in der isolierenden Platte 10, Diese Zelle 23 hat ebenfalls eine gerade prismatische Form und ist nach beiden Seiten der Platte 10 hin offen, jedoch hier von sechseckigem Querschnitt.
Der Vorteil dieser Form liegt in einer Verbesserung der mechanischen Festigkeit der Gesamtanordnung, jedoch möglicherweise um den Preis einer geringfügig komplizierteren Herstellung.
Fig. 2 zeigt eine zweite AusJKihrungsform des erfindungsgemäßen Substrats.
In dieser Ausführungsform besteht das Substrat aus einer Platte 11 entsprechend der Platte 10 der Fig. 1, d.h. durchbohrt von Löchern 20, die mit einem gut wärmeleitenden Material gefüllt sind, wobei auf die eine Seite der Platte eine Isolierschicht 12 von geringer Dicke Ce1) bezüglich der Dicke der Platte 11 gelegt ist, und diese Isolierschicht keine Löcher aufweist. Die Schicht 12 kann beispielsweise durch Serigraphie einer Glasschicht, welche die erwähnten Oxide enthält, hergestellt werden. Sie kann auch aus dem gleichen Material wie das Substrat, z.B. aus Aluminiumoxid, bestehen, wobei die beiden Platten zusammengesintert werden, beispielsweise beim Glühen des Aluminiumoxids. Der Vorteil der Verwendung von Aluminiumoxid für die
■— «υ »·> *·
33U996
Schicht 12 liegt darin, daß die Wärmeleitfähigkeit des Aluminiumoxids besser als die von Glas ist.
In dieser Ausführungsform und in den folgenden, unabhängig von dem die Zellen ausfüllenden Material, ist das erhaltene Substrat außerdem elektrisch isolierend, was für bestimmte Anwendungen notwendig ist, wie für Leistungs- Halbleiter oder Hybrid-Schaltungen, und zwar bezüglich Fig.1 um den Preis eines höheren Wärmewiders tan dsr, der umso geringer ist, je geringer die Dicke (e^) der Schicht 12 ist.
Beispielsweise kann das Verhältnis der Schichtdicken im Fall, daß die Platte 11 aus Aluminiumoxid und die Schicht aus Glas besteht>zwischen 15 und 25 liegen, und im Fall, daß die beiden Platten aus Aluminiumoxid bestehen und die Platte 11 die gleiche Dicke wie im erstgenannten Fall hat, in der Größenordnung von 12 liegen.
Als Beispiel ist auf der Ausführungsform der Fig- 2 die Montage einer Halbleitervorrichtung 32 gezeigt, die geklebt oder vorzugsweise gelötet (Schicht 31) ist auf eine Metallisierung (Schicht 30), die auf der Oberseite der Platte 11 ausgebildet ist» Die Unterseite der Schicht 12 trägt wiederum als Beispiel einen mittels einer Metallisierung 33 befestigten Radiator 34, um die Wärmeabführung zu verbessern. Die Metallisierungen 30 und 33 sind vorzugsweise aus dem gleichen Metall hergestellt, wie das, welches die Zellen 20 ausfüllt.
Fig. 3 zeigt eine Abwandlung der vorangehenden Figur. Das Substrat liegt hier in Form einer einzigen Platte 13 vor, in der die Zellen in Form von Blindlöchern 25 ausgebildet sind, welche eine der oben für die Löcher 20 beschriebenen Formen aufweisen und eine Wandstärke e^ der Platte stehen lassen, welche der Dicke e- der Fig. 2 entspricht und die gleiche Funktion wie diese hat.
In dieser Ausführungsform sind die Blind löcher 25 vorzugsweise in ungeglühtem Aluminiumoxid hergestellt, beispielsweise durch Eindrücken, und werden anschließend vor oder nach dem Glühen mit einem gut wärmeleitenden Material gefüllt.
Fig. 4 zeigt eine dritte Ausführungsform des erfindungsgemäßen Substrats.
Das Substrat liegt hier in Form von drei unterschiedlichen Schichten vor: die zwei ersten sind die Platte 11 mit den Löchern 20 und die Schicht 12, die in Fig. 2 gezeigt sind, und die dritte ist eine Platte 14 entsprechend der Platte 11 (oder der Platte 10 der Fig. 1), in der jedoch die Löcher 21 bezüglich der Löcher 20 der Platte 11 versetzt sind, entweder auf derselben Linie, wie in Fig. gezeigt, oder auch in Zickzack-Anordnung (5-Punkt-Anordnung) bezüglich der Löcher 20.
In dieser Ausfuhrungsform bestehen die Platten 11 und 14 vorzugsweise aus Aluminiumoxid, und die Schicht 12 kann, wie Fig. 2 zeigt, entweder aus Glas oder ebenfalls aus Aluminiumoxid bestehen, wobei in diesem letztgenannten Fall die Gesamtanordnung in einem Arbeitsgang gebrannt werden kannι um die mechanische Festigkeit zu erhalten.
Die Schicht 1 2 kann auch durch die Restschichtdicke e., der Platte 13 (Fig. 3) hergestellt sein. Fig. 5 zeigt eine Variante der Fig. 4.
In dieser Abwandlung, ebenfalls mit drei Schichten, findet man wieder die Platte 11 und die Schicht 12, und eine Platte 15 ist an der Schicht 12 befestigt und weirt Löcher 22 auf, die den Löchern 20 entsprechen, jedoch in diesem Fall in einer Linie mit den Löchern 20 angeordnet sind.
Fig. 6 zeigt eine vierte Ausführungsform des erfindungsgemäßen Substrats.
Dieses Substrat weist die Form einer Platte 17 von einer Dicke und einem Material entsprechend denen der Platte 10 der Fig. 1 auf, worin Zellen in Form von Blindlöchern 23 auf jeder ihrer Seiten so angeordnet wurden, daß sie sich nicht berühren. Wie zuvor, sind diese Zellen mit einem leitenden Material gefüllt.
Fig. 7 zeigt eine Abwandlung der vorangehenden Figur, worin die Zellen 23 in einer isolierenden Platte so ausgebildet sind, daß ihre Böden in einer Linie liegen
7:Ύ:'■■ · 33U99G
(in dieser Figur in Richtung einer Achse X-X).
Der Vorteil dieser Abwandlung liegt vor allem in der einfachen Herstellung. Das Substrat kann nämlich durch Zusammensetzen zweier Platten 10 hergestellt werden, die mit 18 und 19 bezeichnet sind und in denen man jeweils Löcher hergestellt hat, die sich bis zu den beiden Seiten erstrecken, wobei die beiden Platten anschließend vereinigt werden t beispielsweise durch gemeinsames Brennen.
Fig. 8 zeigt eine Variante der vorangehenden Fig. 6 und 7 hinsichtlich der Form der Zellen.
In dieser Variante sind die mit 24 bezeichneten Zellen kegelstumpfförmig mit kreisförmiger, rechteckiger oder hexagonaler Basis, wobei die Basis an der Außenseite des Substrats liegt. Wie zuvor, kann das Substrat aus einer einzigen Schicht oder, wie in der Figur gezeigt, aus zwei Schichten 18 und 19 bestehen, wobei die Löcher 24 getrennt in jeder der Schichten hergestellt werden, durch welche sie hindurchgehen.
Beispielsweise kann das Substrat in dieser vierten Ausführungsform eine Dicke in der Größenordnung von 0,6 mm haben, der Durchmesser der Zellen (23 oder 24) zwischen beispielsweise 0,6 und 1 mm und ihr Schritt- oder Netzabstand (p in Fig. 8) zwischen 1 und 1,4 mm liegen.
' Das erfindungsgemäße Substrat kann beispielsweise zur Herstellung des Substrats für Hybrid-Leistungsschaltungen oder Gehäuse für Leistungs-Halbleiter-Schaltanordnungen oder hochintegrierte Schaltungen verwendet werden.
Fig. 9 zeigt eine Anwendungsweise des erfindungsgemäßen Substrats zur Herstellung eines Gehäuses vom Typ "Chip-Träger" für eine Halbleiter-Schaltanordnung, das im wesentlichen dadurch gekennzeichnet ist, daß die Ausgangsanschlüsse durch einfache Metallisierungen und nicht durch Stifte gebildet werden.
Wie bekannt, müssen diese Gehäuse hermetisch schließen und soweit wie möglich die Abführung der vom Halbleiter abgegebenen Wärme ermöglichen.
In dieser Figur erkennt man das erfindungsgemäße Substrat, beispielsweise in seiner Ausführungsform der Fig. 8, das hier allgemein mit 1 bezeichnet ist und den Sockel des Gehäuses bildet. Dieser weist also Zellen 24 auf, die mit einem leitenden Material gefüllt und im Zickzack nur in der Höhe der Halbleiter-Schaltanordnung 32 verteilt sind. In einer (nicht gezeigten) Abwandlung kann man die Zellen 24 in der Gesamtheit des Substrats herstellen.
Das Gehäuse weist unter der klassischen Form eines Sockels drei Schichten auf, d.h. der Halbleiter 32 ist (durch Löten oder Kleben) auf dem metallisierten Boden des Substrats 1 befestigt, und die Ränder dieses Substratj erheben sich an seiner Peripherie nacheinander auf zwei Niveaus, die mit 41 und 42 bezeichnet sind. Auf dieses letzte Niveau (42) ist eine Kappe 43 im allgemeinen aus Metall gesetzt,die hermetisch, im allgemeinen durch Lötung 44, auf dem Niveau 42 des Substrats 1 befestigt ist.
Die Peripherie des Substrats 1 weist Halblöcher 47 auf, die so angeordnet sind, daß eine auf dem Niveau 41 abgeschiedene Metallisierung 45 mittels dieser Halblöcher in Richtung auf den unteren Teil.des Substrats 1 austreten kann, wo sie einen AusgangsanSchluß der Vorrichtung 32 bildet. Beispielsweise liegt der Schnitt der Figur <?v.£ der Höhe dieser Anschlüsse 45. Schließlich verbinden Anschlußdrähte 46 die Ausgangspunkte der Halbleitervorrichtung mit den Metallisierungen 45.
Wie bekannt, werden die drei Niveaus des Substrats im allgemeinen erhalten durch Zusammenbrennen von drei Aluminiumoxidplatten. Vorzugsweise sollte daher zuvor in den Zellen 24 ein mit den Brennbedingungen verträgliches Material abgeschieden sein, wie eines der obenerwähnten feuerfesten Materialien.
Fig. 10 zeigt eine zweite Anwendungsform des erfindungsgemäßen Substrats zur Herstellung eines Gehäuses für eine HaIbleiter-SchaItanordnung ebenfalls vom Typ "Chip-Träger".
33U996
Tn dieser Ausführungsform weist das im ganzen mit 2 bezeichnete Substrat nur ein einziges Niveau auf und beispielsweise Zellen, wie Fig. 8 zeigt, und wiederum beispielsweise über seine ganze Länge. Wie zuvor, ist die Halbleiter-Schaltanordnung 32 durch Löten oder Kleben am metallisierten Boden 30 des Substrats 2 befestigt. An den Rändern des Substrats 2 sind Halblöcher 47 wie in Fig. 9 ausgebildet, welche den Ausgangsanschlüssen 45 ermöglichen, um das Substrat 2 herumzureichen. Ebenfalls wie oben, stellen Drähte 46 die elektrische Verbindung zwischen den Ausgängen der Vorrichtung 32 und den Anschlüssen 45 her. Die Vorrichtung wird vervollständigt durch eine Kappe 48, die im allgemeinen aus keramischem Material hergestellt ist und mittels einer serigraphischen Glasabscheidung 49, die sich über den ganzen Umfang des Substrats 2 in der Höhe der Anschlüsse erstreckt, angeschmolzen ist.
In dieser Ausführungsform kann im Gegensatz zur vorigen das gut wärmeleitende Material in den Zellen 24 vor oder nach dem Brennen der Aluminiumoxidplatte eingebracht sein.
Es sei bemerkt, daß in der einen oder anderen dieser Ausführungsformen des Gehäuses die Halblöcher 47 gegebenenfalls zur gleichen Zeit wie die die Zellen 24 bildenden Löcher hergestellt werden können.
Die Erfindung ist nicht auf die oben angegebenen Ausführungsbeispiele beschränkt. Während die Anwendung des erfindungsgemäßen Substrats besonders zur Herstellung von Gehäusen vom Typ "Chip-Träger" mit einem oder drei Niveaus beschrieben wurde, kann sie auch für jede Art von bekanntem Gehäuse mit einem, zwei oder drei Niveaus aus Metall oder Keramik vom Typ CERDIP oder DIL angewandt werden. In allen Fällen ermöglicht sie in diesen Gehäusen eine ausgezeichnete Wärmeabführung.
, -4S-.
Leerseite

Claims (14)

  1. ·- ΡΛΤΕ NTAMWALT
    DR.' H:ÄK.S TU LmC Κ'ΜΑΥ
    D θ MUrViOHC:iVi"22. "TJ-ilEF-ISCHSTriAsisÄ 27 OO ] ^ 9 S D
    TELEGRAMME; MAYPATENT MÖNCHEN TELEX Ο24.4Θ7 PATOP TELEFON COeej 22 OO Oi
    T-23-P-31/1918 München, 26. April 1983
    52 226/CIMSA Dr/
    COi-TAGNIE D'INFORMATIOUE MILITAIRE SPATIALESTAERONAUTIQUE in' Paris / Frankreich
    Zusammengesetztes Substrat mit hoher Wärmeleitung und Verwendung desselben für Gehäuse von Halbleiter-Schaltanordnungen
    Patentansprüche
    y; Zusammengesetztes Substrat mit hoher Wärmeleitung, gekennzeichnet durch folgende Bestandteile: ein elektrisch isolierendes Material im wesentlichen in Form einer mit Zellen (20) versehenen Platte (10); ein wärmeleitendes Material, das in den erwähnten Zellen (20) angeordnet ist.
  2. 2. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß die Zellen (20) prismatische oder zylindrische Form von kreisförmigem oder hexagonalem Querschnitt haben.
  3. 3. Substrat nach einem der Ansprüche 1 oder 2, da- — durch gekennzeichnet, daß die "Zellen (20) sich durch die ganze Dicke der Platte (10) erstrecken..
  4. 4. Substrat nach Anspruch 3, dadurch gekennzeichnet, daß es außerdem eine elektrisch isolierende Schicht (12) aufweist, deren Dicke (e^) gering gegenüber der Dicke der Platte ist und die an der einen Seite der Platte (11 ) befestig^ ist.
  5. 5. Substrat nach Anspruch 4, dadurch gekennzeichnet, daß es außerdem eine zweite mit Zellen versehene Platte
    (14) aufweist, deren Zellen (21) sich durch die ganze Dicke dieser Platte erstrecken und mit einem wärmeleitenden Material gefüllt sind, wobei die zweite Platte an der isolierenden Schicht (12) befestigt ist- | Copy
    33Η996
  6. 6. Substrat nach Anspruch 2, dadurch gekennzeichnet, daß die Zellen die Form von Blindlöchern (25) haben, die auf der einen Seite der Platte (13) ausgebildet sind.
  7. 7. Substrat nach Anspruch 1, dadurch gekennzeichnet, daß die Zellen in Form von Blindlöchern (23) auf den beiden Seiten der Platte (17) ausgebildet sind, so daß sie einander nicht berühren.
  8. 8. Substrat nach einem der Ansprüche 6 oder 7, dadurch gekennzeichnet, daß die Blindlöcher (23) von prismatischer oder zylindrischer Form mit kreisförmigem oder hexagonalem Querschnitt sind.
  9. 9. Substrat nach Anspruch 7, dadurch gekennzeichnet, daß die Blindlöcher (24) Kegelstumpfform mit kreisförmiger, rechteckiger oder hexagonaler Basis haben, wobei die Basis an der Außenseite der Platte (18) liegt.
  10. 10. Substrat nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß es aus zwei Platten erhalten ist, die jede über ihre ganze Dicke durchbohrt sind und die anschließend so zusammengesetzt sind, daß die Löcher einander nicht berühren.
  11. 11. Substrat nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß das elektrisch isolierende Material hauptsächlich aus Aluminiumoxid besteht.
  12. 12. Substrat nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß das wärmeleitende Material mindestens einen der folgenden Stoffe enthält: Kupfer, Aluminium, Wolfram; Molybdän, Mangan, Silber.
  13. 13. Gehäuse für eine Halbleiter-Schaltanordnung, das einen die Schaltanordnung tragenden Sockel, einen am Sockel hermetisch befestigten Deckel und durch den Sockel oder die Befestigung führende, mit der Schaltanordnung . elektrisch verbundene Ausgangsanschlüsse aufweist,dadurch gekennzeichnet,, daß der Sockel des Gehäuses aus einem Substrat nach einem der vorangehenden Ansprüche besteht.
  14. 14. Gehäuse nach Anspruch 13, dadurch gekennzeichnet, daß das elektrisch isolierende Material einen Wärmeausdehnungskoeffizienten nahe bei dem des Halbleiters hat.
DE19833314996 1982-04-27 1983-04-26 Zusammengesetztes substrat mit hoher waermeleitung und verwendung desselben fuer gehaeuse von halbleiter-schaltanordnungen Granted DE3314996A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8207256A FR2525815B1 (fr) 1982-04-27 1982-04-27 Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs

Publications (2)

Publication Number Publication Date
DE3314996A1 true DE3314996A1 (de) 1983-10-27
DE3314996C2 DE3314996C2 (de) 1993-02-25

Family

ID=9273454

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833314996 Granted DE3314996A1 (de) 1982-04-27 1983-04-26 Zusammengesetztes substrat mit hoher waermeleitung und verwendung desselben fuer gehaeuse von halbleiter-schaltanordnungen

Country Status (4)

Country Link
US (1) US4546028A (de)
JP (1) JPS58197866A (de)
DE (1) DE3314996A1 (de)
FR (1) FR2525815B1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3936322A1 (de) * 1988-11-03 1990-05-10 Micro Strates Inc Keramisches substrat mit metallgefuellten durchgangsloechern fuer hybrid-mikroschaltungen und verfahren zu deren herstellung
DE4010370A1 (de) * 1989-04-12 1990-10-18 Mitsubishi Electric Corp Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
DE4100145A1 (de) * 1990-01-10 1991-07-11 Murata Manufacturing Co Substrat fuer die montage von integrierten schaltkreisen und es umfassendes elektronisches bauteil
DE4126766A1 (de) * 1990-10-04 1992-04-09 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zur herstellung derselben
DE4215084A1 (de) * 1991-05-08 1992-11-12 Fuji Electric Co Ltd Metallische printplatte
DE4301552A1 (de) * 1993-01-21 1994-07-28 Telefunken Microelectron Integrierte Leistungswiderstandsanordnung
DE19640959A1 (de) * 1996-10-04 1998-04-09 Bosch Gmbh Robert Schaltungs- oder Sensorsubstrat mit wärmeleitendem Pfad
WO1998020549A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Use of variable perforation density in copper layer to control cte
CN106128663A (zh) * 2016-07-28 2016-11-16 吕杰 一种电力绝缘板

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185847A (ja) * 1984-10-04 1986-05-01 Toshiba Corp 樹脂封止型半導体装置
EP0216090A1 (de) * 1985-08-30 1987-04-01 Siemens Aktiengesellschaft Gehäuse für ein im Betrieb Verlustwärme abgebendes Schaltungsbauteil
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
US4744008A (en) * 1986-11-18 1988-05-10 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
US4785637A (en) * 1987-05-22 1988-11-22 Beckman Instruments, Inc. Thermoelectric cooling design
US4917179A (en) * 1987-05-22 1990-04-17 Beckman Instruments, Inc. Thermoelectric cooling design
DE3737889A1 (de) * 1987-11-07 1989-05-18 Basf Ag Leiterplattensubstrate mit verbesserter waermeleitfaehigkeit
US5300809A (en) * 1989-12-12 1994-04-05 Sumitomo Special Metals Co., Ltd. Heat-conductive composite material
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
US5876831A (en) * 1997-05-13 1999-03-02 Lockheed Martin Corporation High thermal conductivity plugs for structural panels
US6102112A (en) * 1998-02-17 2000-08-15 Lockheed Martin Corporation Thermally conductive support structure
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
GB2384618A (en) * 2002-01-25 2003-07-30 Denselight Semiconductors Pte A structure for thermal management in an optoelectronic device.
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
JP5738226B2 (ja) 2012-03-22 2015-06-17 三菱電機株式会社 電力用半導体装置モジュール
TWM441213U (en) * 2012-04-12 2012-11-11 Jin-Huan Ni The porous heat dissipation module
CN102816442A (zh) * 2012-07-31 2012-12-12 华南理工大学 一种高导热复合材料
CN113956683B (zh) * 2020-07-21 2023-02-21 国家能源投资集团有限责任公司 导热绝缘填料及其制备方法和导热绝缘复合材料

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3296501A (en) * 1962-11-07 1967-01-03 Westinghouse Electric Corp Metallic ceramic composite contacts for semiconductor devices
FR2305025A1 (fr) * 1975-03-21 1976-10-15 Thomson Csf Element de liaison reliant un dispositif semi-conducteur a son support et dispositif comportant un tel element
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
DE2855494A1 (de) * 1978-12-22 1980-07-17 Bbc Brown Boveri & Cie Elektrisch isolierende waermeableitscheibe

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3068016A (en) * 1958-03-31 1962-12-11 Gen Motors Corp High temperature seal
DE1213500B (de) * 1961-09-28 1966-03-31 Philips Patentverwaltung Waerme gut leitende Isolierfolie mit Fuellstoff
US3210233A (en) * 1962-08-27 1965-10-05 Mcdonnell Aircraft Corp Heat insulating and ablative structure and method of making same
GB1086003A (en) * 1964-03-13 1967-10-04 Ass Elect Ind Mounting arrangements for electronic devices
GB1217148A (en) * 1967-07-13 1970-12-31 Nat Res Dev Improvements in or relating to substrates for microelectronic components
US3844011A (en) * 1970-12-21 1974-10-29 Gould Inc Powder metal honeycomb
US3923940A (en) * 1971-04-12 1975-12-02 Nippon Toki Kk Process for the manufacture of ceramic honeycomb structures
US3829598A (en) * 1972-09-25 1974-08-13 Hutson Ind Inc Copper heat sinks for electronic devices and method of making same
US3970324A (en) * 1973-03-05 1976-07-20 American Marine Industries, Inc. Foam-filled, cellular structural product
JPS5381957A (en) * 1976-12-27 1978-07-19 Fujitsu Ltd Multilyer ceramic board with heat sink
JPS5384164A (en) * 1976-12-30 1978-07-25 Fujitsu Ltd Ceramic circuit board
US4252391A (en) * 1979-06-19 1981-02-24 Shin-Etsu Polymer Co., Ltd. Anisotropically pressure-sensitive electroconductive composite sheets and method for the preparation thereof
US4256792A (en) * 1980-01-25 1981-03-17 Honeywell Inc. Composite electronic substrate of alumina uniformly needled through with aluminum nitride
US4407878A (en) * 1981-03-09 1983-10-04 Smith Graydon E Load-bearing hollow core base panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3296501A (en) * 1962-11-07 1967-01-03 Westinghouse Electric Corp Metallic ceramic composite contacts for semiconductor devices
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
FR2305025A1 (fr) * 1975-03-21 1976-10-15 Thomson Csf Element de liaison reliant un dispositif semi-conducteur a son support et dispositif comportant un tel element
DE2855494A1 (de) * 1978-12-22 1980-07-17 Bbc Brown Boveri & Cie Elektrisch isolierende waermeableitscheibe

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Bd. 20, No. 7(Dez 1977) S. 2637-2638 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3936322A1 (de) * 1988-11-03 1990-05-10 Micro Strates Inc Keramisches substrat mit metallgefuellten durchgangsloechern fuer hybrid-mikroschaltungen und verfahren zu deren herstellung
US5138439A (en) * 1989-04-04 1992-08-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE4010370A1 (de) * 1989-04-12 1990-10-18 Mitsubishi Electric Corp Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
DE4100145A1 (de) * 1990-01-10 1991-07-11 Murata Manufacturing Co Substrat fuer die montage von integrierten schaltkreisen und es umfassendes elektronisches bauteil
DE4126766A1 (de) * 1990-10-04 1992-04-09 Mitsubishi Electric Corp Halbleitereinrichtung und verfahren zur herstellung derselben
US5200641A (en) * 1990-10-04 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device structure including bending-resistant radiating layer
DE4215084A1 (de) * 1991-05-08 1992-11-12 Fuji Electric Co Ltd Metallische printplatte
DE4301552A1 (de) * 1993-01-21 1994-07-28 Telefunken Microelectron Integrierte Leistungswiderstandsanordnung
DE19640959A1 (de) * 1996-10-04 1998-04-09 Bosch Gmbh Robert Schaltungs- oder Sensorsubstrat mit wärmeleitendem Pfad
WO1998020549A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Use of variable perforation density in copper layer to control cte
CN106128663A (zh) * 2016-07-28 2016-11-16 吕杰 一种电力绝缘板
CN106128663B (zh) * 2016-07-28 2017-07-14 吕杰 一种电力绝缘板

Also Published As

Publication number Publication date
DE3314996C2 (de) 1993-02-25
US4546028A (en) 1985-10-08
FR2525815B1 (fr) 1985-08-30
FR2525815A1 (fr) 1983-10-28
JPS58197866A (ja) 1983-11-17

Similar Documents

Publication Publication Date Title
DE3314996C2 (de)
EP0000384B1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE68911434T2 (de) Hermetische packung für integrierte schaltungschips.
DE69221470T2 (de) Verfahren zur herstellung eines mehrschichtigen keramikteils sowie mehrschichtiges keramikteil
EP2038624B1 (de) Elektrisches bauelement mit einem sensorelement und verfahren zur verkapselung eines sensorelements
DE2236007A1 (de) Elektronischer schaltungsblock und verfahren zu seiner herstellung
DE3738343A1 (de) Schaltkreissubstrat
DE3017447A1 (de) Mikrogehaeuse fuer einen elektronischen schaltkreis und hybridschaltkreis, welcher ein solches mikrogehaeuse aufweist
DE2442898A1 (de) Mehrschichtiger monolithischer keramik-kondensator und verfahren zur justierung und einstellung desselben
DE3511722A1 (de) Elektromechanische baugruppe fuer integrierte schaltkreismatrizen
DE112018000874T5 (de) Gehäuse mit eingebautem thermoelektrischem element
EP3475978A1 (de) Wärmeleitender isolator
DE2639979B2 (de) Halbleiterbaueinheit
DE102018215689A1 (de) Leiterplatte und Planer Transformatorgebiet der Erfindung
DE2252833A1 (de) Zusammengesetzte halbleitervorrichtung und verfahren zur herstellung derselben
DE1272406B (de) Elektronische Miniaturkombinationseinheit
DE3018846A1 (de) Elektronisches bauelement in chipform und verfahren zur herstellung desselben
DE2310051B2 (de) Leistungshalbleiterbauelement
DE2209852A1 (de) Hermetisch geschlossene Mikrowellen-Transistor-Baueinheit
DE4032035C2 (de) Gehäuse für elektronische Schaltungen mit Hochstromdurchkontaktierungen
DE10018377C1 (de) Keramisches Vielschichtbauelement und Verfahren zur Herstellung
EP1386334A1 (de) Keramisches vielschichtbauelement und verfahren zur herstellung
EP2191483B1 (de) Elektrisches vielschichtbauelement
DE102018215688A1 (de) Leiterplatte und Planer Transformatorgebiet der Erfindung
DE102008000103A1 (de) Verbinden von Anschlüssen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 23/14

D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: DERZEIT KEIN VERTRETER BESTELLT

8339 Ceased/non-payment of the annual fee