JPS6185847A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPS6185847A JPS6185847A JP59207189A JP20718984A JPS6185847A JP S6185847 A JPS6185847 A JP S6185847A JP 59207189 A JP59207189 A JP 59207189A JP 20718984 A JP20718984 A JP 20718984A JP S6185847 A JPS6185847 A JP S6185847A
- Authority
- JP
- Japan
- Prior art keywords
- parts
- semiconductor device
- resin
- resin molding
- curving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野Ｊ
この発明は樹脂封止型半導体装置に１９ＪＬ、特に従来
品よりもビン数を増加させることができるとともに放熱
性能も従来品に劣ることのない改良された外囲器構造の
樹脂封止型半導体装置に関するものである。
品よりもビン数を増加させることができるとともに放熱
性能も従来品に劣ることのない改良された外囲器構造の
樹脂封止型半導体装置に関するものである。
［発明の技術的１！ｖ円］
パワーＩＣ等の発熱量の大きい半導体デツプを樹脂１′
４止！外囲器に封止する場合、該半導体チップから発生
する熱を外囲器外へ効率よく放散させることが必要であ
り、従来、次のような二種の外囲器構造が採用されてき
た。
４止！外囲器に封止する場合、該半導体チップから発生
する熱を外囲器外へ効率よく放散させることが必要であ
り、従来、次のような二種の外囲器構造が採用されてき
た。
第一の外囲器構造はヒートシンク付きのもので、例えば
第７図に示すように、樹脂モールド部１の表面（上面も
しくは下面）に一方の面が露出する放熱板２を設け、該
放熱板２の他方の面に接着した半導体チップを該樹脂モ
ールド部１内に埋め込んだものであり、この外囲器構造
の場合リード部３を具備しているリードフレームにはチ
ップ取イ１ベッド部（アイランド）がなく、またリード
フレームと放熱板２とは別体であるとともに通常は互い
に異なる素材で構成されている。
第７図に示すように、樹脂モールド部１の表面（上面も
しくは下面）に一方の面が露出する放熱板２を設け、該
放熱板２の他方の面に接着した半導体チップを該樹脂モ
ールド部１内に埋め込んだものであり、この外囲器構造
の場合リード部３を具備しているリードフレームにはチ
ップ取イ１ベッド部（アイランド）がなく、またリード
フレームと放熱板２とは別体であるとともに通常は互い
に異なる素材で構成されている。
第二の外囲器構造はフィン付ぎのもので、″；１５８図
及びｍ９図に示すように、半導体チップ４が接着されて
いるデツプ取付ベッド部（アイランド）５と一体に形成
したフィン６を樹脂モールド部７の側面に突出させてあ
り、この外囲器４ｍ造では該ヂッゾ取４Ｊベッド部５と
フィン６及びリード８は其通のリードフレームに形成さ
れている。 なお、第９図にＪ３いて、９は半導体チッ
プ４をチップ取付ベッド部５に接着しているはんだ層、
１０はボンディングワイヤである。
及びｍ９図に示すように、半導体チップ４が接着されて
いるデツプ取付ベッド部（アイランド）５と一体に形成
したフィン６を樹脂モールド部７の側面に突出させてあ
り、この外囲器４ｍ造では該ヂッゾ取４Ｊベッド部５と
フィン６及びリード８は其通のリードフレームに形成さ
れている。 なお、第９図にＪ３いて、９は半導体チッ
プ４をチップ取付ベッド部５に接着しているはんだ層、
１０はボンディングワイヤである。
［背景技術の問題点１
第７図のごとき放熱板２を使用する外囲器構造において
は、外付の付属部品として放熱板２が必要になるうえ、
リードフレームへの該放熱板２の取付をカシメ加工など
によって行わなければならぬため、従来のフィンなし外
囲器構造の半導体装置（図示せず）にくらべて半導体装
１１個あたりの製造コストが轟くなる囚題点があった。
は、外付の付属部品として放熱板２が必要になるうえ、
リードフレームへの該放熱板２の取付をカシメ加工など
によって行わなければならぬため、従来のフィンなし外
囲器構造の半導体装置（図示せず）にくらべて半導体装
１１個あたりの製造コストが轟くなる囚題点があった。
一方、第８図及び第９図のごときフィン６付きの外囲器
構造を有する半導体装置には次のような問題点があった
。
構造を有する半導体装置には次のような問題点があった
。
■ 該半導体装置を電子改器に組み込む際に樹脂モール
ド部７の側面から突出しているフィン６を該電子機器の
冷ＩＪＪ部に接続しなければならないので占有面積を広
く要し、従って、該半導体装置を含む回路部品の実装密
１哀が低くなって電子別器の小型化を阻害する結果とな
っている。
ド部７の側面から突出しているフィン６を該電子機器の
冷ＩＪＪ部に接続しなければならないので占有面積を広
く要し、従って、該半導体装置を含む回路部品の実装密
１哀が低くなって電子別器の小型化を阻害する結果とな
っている。
■ 樹脂モールド部鋼面から幅広のフィン６が突出して
いるため、フィン６と樹脂モールド部との接合面に生じ
るわずかな間隙を通って該樹脂モールド部７内に湿気が
侵入しやすい構造となっている。
いるため、フィン６と樹脂モールド部との接合面に生じ
るわずかな間隙を通って該樹脂モールド部７内に湿気が
侵入しやすい構造となっている。
特に、樹脂モールド部側面に突出しているフィン６の根
元の部分は第９図に示すようにチップ取付ベッド部５と
連続した同一水平面上の位置にあるため、一旦フイン６
と樹脂モールド部との接合面に周隙が生じるとチップ取
付ベッド部への湿気侵入経路が直線的で非常に短く、従
って半導体チップ４が湿気に侵されやすい構造となって
いる。
元の部分は第９図に示すようにチップ取付ベッド部５と
連続した同一水平面上の位置にあるため、一旦フイン６
と樹脂モールド部との接合面に周隙が生じるとチップ取
付ベッド部への湿気侵入経路が直線的で非常に短く、従
って半導体チップ４が湿気に侵されやすい構造となって
いる。
■ 幅広のフィン６を樹脂モールド部の外周縁に設ける
とリード部８の数が少なくなり、従って半導体装どのビ
ン数（外部端子の数）を減らさねばならなくなるが、最
近では半導体チップにおける素子の集積度が以前よりも
高くなっているため従来よりも多くのビン数を必要とし
ており、従って該フィン６を設けることは最近の素子の
＾集積化を阻害することになる。 あるいは、チップ取
付ベッド部５にフィン６を設けたリードフレームを使用
してフィンのない従来品と同じビン数の半導体装置を構
成しようとすれば、半導体装置の平面面積を大型化しな
ければならないが、大型になれば電子ｔｉ器等における
回路部品の実装密度が低下して該電子ｇＭ器等の小型化
も阻害されることになる。
とリード部８の数が少なくなり、従って半導体装どのビ
ン数（外部端子の数）を減らさねばならなくなるが、最
近では半導体チップにおける素子の集積度が以前よりも
高くなっているため従来よりも多くのビン数を必要とし
ており、従って該フィン６を設けることは最近の素子の
＾集積化を阻害することになる。 あるいは、チップ取
付ベッド部５にフィン６を設けたリードフレームを使用
してフィンのない従来品と同じビン数の半導体装置を構
成しようとすれば、半導体装置の平面面積を大型化しな
ければならないが、大型になれば電子ｔｉ器等における
回路部品の実装密度が低下して該電子ｇＭ器等の小型化
も阻害されることになる。
■ フィン６を設けるとともにビン数を従来の半導体装
ｎと同数にした場合、各リード部８の内側端部とチップ
取付ベッド部５との間の距離を大きくせざるを得なくな
り、その結果、各リード部に接続するボンディングワイ
ヤが長くなって該ボンディングワイヤとチップ取付ベッ
ド部との接触が生じやすくなったり、或いはボンディン
グワイヤ相互の接触が生じやすくなる等の問題が起こり
、従って不良品発生の確率が茗しく増大する。
ｎと同数にした場合、各リード部８の内側端部とチップ
取付ベッド部５との間の距離を大きくせざるを得なくな
り、その結果、各リード部に接続するボンディングワイ
ヤが長くなって該ボンディングワイヤとチップ取付ベッ
ド部との接触が生じやすくなったり、或いはボンディン
グワイヤ相互の接触が生じやすくなる等の問題が起こり
、従って不良品発生の確率が茗しく増大する。
以上のように、従来の樹脂封止型半導体装置には種々の
問題点があった。
問題点があった。
［発明の目的］
この発明の目的は、前記のごとき問題点のない、改良さ
れた樹脂封止型半導体５Ａ胃を提供することである。
詳細には、樹脂モールド部の外周に張り出したフィンの
ない外形寸法が小型である半導体装置を提供することで
あり、また外形寸法が小型であるにもかかわらずビン数
が多くとれる半導体装Ｕを提供することであり、さらに
また放熱性及び耐湿性が良好であるとともにボンディン
グワイヤに基因する不良品を生じる恐れがなく、しかも
安価なコストで製造することができる樹脂封止型半導体
装置を提供することである。
れた樹脂封止型半導体５Ａ胃を提供することである。
詳細には、樹脂モールド部の外周に張り出したフィンの
ない外形寸法が小型である半導体装置を提供することで
あり、また外形寸法が小型であるにもかかわらずビン数
が多くとれる半導体装Ｕを提供することであり、さらに
また放熱性及び耐湿性が良好であるとともにボンディン
グワイヤに基因する不良品を生じる恐れがなく、しかも
安価なコストで製造することができる樹脂封止型半導体
装置を提供することである。
［発明のｌｌＩ！要］
この発明による樹脂封止型半導体装置における特徴は、
チップ取付ベッド部の外周から突出しているタイバーに
少なくとも一ケ所以上のＵ字形屈曲部を設けるとともに
該Ｕ字形屈曲部の底面を樹脂モールド部の表面に露出さ
せたことである。
チップ取付ベッド部の外周から突出しているタイバーに
少なくとも一ケ所以上のＵ字形屈曲部を設けるとともに
該Ｕ字形屈曲部の底面を樹脂モールド部の表面に露出さ
せたことである。
このような＃ｌ造によれば、タイバーが放熱板として鋤
くため、従来品のごときフィンを設ける必要がなくなっ
てピンａ（リード数）を増加さＵることができると同時
に放熱板を使用せずに放熱性のよい樹脂封止型半導体装
ηを安価なコストで製造することができる。 また、前
記のごとき構造の本発明の半導体装置では、各リード部
をチップ取付ベッド部の近くに配置できるため、ボンデ
ィングワイヤの長さを長くする必要がなく、従ってボン
ディングワイヤに基因する不良品発生の確率が低く、高
歩留りで製造することができる。 更に、ピン数が多い
ので轟集積度のＩＣ等を製造することができる。
くため、従来品のごときフィンを設ける必要がなくなっ
てピンａ（リード数）を増加さＵることができると同時
に放熱板を使用せずに放熱性のよい樹脂封止型半導体装
ηを安価なコストで製造することができる。 また、前
記のごとき構造の本発明の半導体装置では、各リード部
をチップ取付ベッド部の近くに配置できるため、ボンデ
ィングワイヤの長さを長くする必要がなく、従ってボン
ディングワイヤに基因する不良品発生の確率が低く、高
歩留りで製造することができる。 更に、ピン数が多い
ので轟集積度のＩＣ等を製造することができる。
［発明の実施例］
以下に第１図及び第２図を参照して本発明の一実施例に
ついて説明する。
ついて説明する。
第１図は本発明によるＤＩＰ樹脂封止型半導体５ｉＩｔ
社の樹脂封止前の状態を示した斜視図であり、同図にお
いて５はリードフレームの一部を（１４成しているチッ
プ取ｆ」ベッド部、８は同じくリードフレームの一部を
構成しているリード部、１１は同じくリードフレームの
一部を構成するとともに該チップ取付ベッド部５の外周
に突設されたタイバー、９は半導体チップ４をチップ取
付ベッド部５に接着しているはんだ層、１０は半導体チ
ップ４上のポンディングパッドとリード部８とに接続さ
れたボンディングワイヤである。
社の樹脂封止前の状態を示した斜視図であり、同図にお
いて５はリードフレームの一部を（１４成しているチッ
プ取ｆ」ベッド部、８は同じくリードフレームの一部を
構成しているリード部、１１は同じくリードフレームの
一部を構成するとともに該チップ取付ベッド部５の外周
に突設されたタイバー、９は半導体チップ４をチップ取
付ベッド部５に接着しているはんだ層、１０は半導体チ
ップ４上のポンディングパッドとリード部８とに接続さ
れたボンディングワイヤである。
タイバー１１の大部分は各リード部８よりも幅広に形成
されており、且つ、その先端部には幅の狭い挟小部１１
ｂが設けられている。 また、幅広の部分にはほぼＵ字
形の屈曲部１１ａが形成されており、該屈曲部１１ａの
水平部分すなわちＵ字形の底部は、第２図のように樹脂
モールド部７を形成した時には該樹脂モールド部７の底
面（半導体チップ搭載面の反対面）に露出しているため
タイバー１１が放熱板として機能し、従って従来のフィ
ン付き半導体装置と同様に放熱性のよい樹脂封止型半導
体装置となっている。 また、タイバー１１の屈曲部１
１ａは樹脂モールド部７の表面に露出しているが、露出
箇所は取扱い上ｂｌｆｆモールド部との間に間隙を生じ
やすいようなところでなく、また該表面から樹脂モール
ド部７内への湿気の浸入は屈曲の経路をとらなければな
らないため、湿気がチップ取付ベッド部に達する恐れは
少なく、従ってこの面からも耐湿性の高い半導体装置と
なっている。
されており、且つ、その先端部には幅の狭い挟小部１１
ｂが設けられている。 また、幅広の部分にはほぼＵ字
形の屈曲部１１ａが形成されており、該屈曲部１１ａの
水平部分すなわちＵ字形の底部は、第２図のように樹脂
モールド部７を形成した時には該樹脂モールド部７の底
面（半導体チップ搭載面の反対面）に露出しているため
タイバー１１が放熱板として機能し、従って従来のフィ
ン付き半導体装置と同様に放熱性のよい樹脂封止型半導
体装置となっている。 また、タイバー１１の屈曲部１
１ａは樹脂モールド部７の表面に露出しているが、露出
箇所は取扱い上ｂｌｆｆモールド部との間に間隙を生じ
やすいようなところでなく、また該表面から樹脂モール
ド部７内への湿気の浸入は屈曲の経路をとらなければな
らないため、湿気がチップ取付ベッド部に達する恐れは
少なく、従ってこの面からも耐湿性の高い半導体装置と
なっている。
そのうえ、本発明の半導体装置では従来のフィン付き半
導体装置のごときフィンがないため、該フィン付き半導
体装置よりもビン数が多くなっており、多ビン型の高宮
度ＩＣに好適な構造となっている。
導体装置のごときフィンがないため、該フィン付き半導
体装置よりもビン数が多くなっており、多ビン型の高宮
度ＩＣに好適な構造となっている。
第３図は本発明の第二実／ｌ！ ＩＭの半導体装置の底
面図である。 この実施例に示した半導体装置はフラッ
トパッケージ型リードフレームを用いて構成されたもの
である。 該リードフレームのチップ取付ベッド部には
その各辺に第１図と同形のタイバー１１が突設されてお
り、該タイバー１１の各屈曲部１１ａ１．ｔｌｆＮ脂［
−ルド部７の底面に４か所露出している。 また、ｉｙ
ｉ記のごとき＃４漬のリードフレームではタイバー露出
部の存在にかかわらずチップ取付ベッド部の外周縁の全
長にわたってリード部を密に配置することができるので
（リード部とタイバー露出部とが同一平面上にないので
相互干渉がないため）、第３図の半導体装置では樹脂モ
ールド部７の外周縁の全体にわたってリード部８が密植
され、また、４本のタイバーによって４個の屈曲ａｌ１
１１ａが樹脂モールド部７の底面に露出した構成となっ
ている。
面図である。 この実施例に示した半導体装置はフラッ
トパッケージ型リードフレームを用いて構成されたもの
である。 該リードフレームのチップ取付ベッド部には
その各辺に第１図と同形のタイバー１１が突設されてお
り、該タイバー１１の各屈曲部１１ａ１．ｔｌｆＮ脂［
−ルド部７の底面に４か所露出している。 また、ｉｙ
ｉ記のごとき＃４漬のリードフレームではタイバー露出
部の存在にかかわらずチップ取付ベッド部の外周縁の全
長にわたってリード部を密に配置することができるので
（リード部とタイバー露出部とが同一平面上にないので
相互干渉がないため）、第３図の半導体装置では樹脂モ
ールド部７の外周縁の全体にわたってリード部８が密植
され、また、４本のタイバーによって４個の屈曲ａｌ１
１１ａが樹脂モールド部７の底面に露出した構成となっ
ている。
第４図及び第５図は本発明の実施例を示す断面図であり
、第４図はタイバー１１の屈曲部１１ａを樹脂モールド
部７の上面に露出させた構造の実施例を示し、第５図は
タイバー１１の屈曲部１１ａを樹脂モールド部７の下面
に露出させた（８造の実施例を示す。 また第５図はタ
イバー１１に複数個の屈曲部１１ａを形成するとともに
そのうちの一つを樹脂モールド部７の下面から突出させ
た実施例を示したものである。 なお、同図において第
１図と同一符号で表示されている部分は第１図に示した
部分と同一の部分を表している。
、第４図はタイバー１１の屈曲部１１ａを樹脂モールド
部７の上面に露出させた構造の実施例を示し、第５図は
タイバー１１の屈曲部１１ａを樹脂モールド部７の下面
に露出させた（８造の実施例を示す。 また第５図はタ
イバー１１に複数個の屈曲部１１ａを形成するとともに
そのうちの一つを樹脂モールド部７の下面から突出させ
た実施例を示したものである。 なお、同図において第
１図と同一符号で表示されている部分は第１図に示した
部分と同一の部分を表している。
第６図の（ａ ）、（ｂ）、（Ｃ）は樹脂モールド部７
の表面に露出するタイバー屈曲部１１ａの平面形状の例
を示したものであり、樹脂モールド部７の表面に露出す
るタイバー屈曲部の形状は第６図に示すように種々の形
状であってもよい。
の表面に露出するタイバー屈曲部１１ａの平面形状の例
を示したものであり、樹脂モールド部７の表面に露出す
るタイバー屈曲部の形状は第６図に示すように種々の形
状であってもよい。
［発明の効果］
以上の実施例で説明したように、本発明の半導体装置は
、 （ａ） ｔＡ脂上モールド部側面にフィンが突出して
いないので小型で占有面積が小さく、従って公知のフィ
ン付き半導体装置よりも轟い実装密度で電子ｍ器等に実
装することができ、電子Ｉ器の小型化に有利である、 （ｂ） フィン付ぎ半導体装置よりも防湿性にすぐれ
るとともに該半導体装置に劣らない良好な放熱性能を有
している、 （Ｃ） フィン付き半導体装置よりもビン数が多゛
く、高密度ｌＣに好適である、 （ｄ ） ヒートシンク付き半導体装置よりもはるか
に安価なコストで製造できる、 等の種々の利点を備えており、本発明の半導体装置によ
れば従来のフィン付き半導体装置及びヒートシンク付リ
き半導体装置に関する問題点が解消する。
、 （ａ） ｔＡ脂上モールド部側面にフィンが突出して
いないので小型で占有面積が小さく、従って公知のフィ
ン付き半導体装置よりも轟い実装密度で電子ｍ器等に実
装することができ、電子Ｉ器の小型化に有利である、 （ｂ） フィン付ぎ半導体装置よりも防湿性にすぐれ
るとともに該半導体装置に劣らない良好な放熱性能を有
している、 （Ｃ） フィン付き半導体装置よりもビン数が多゛
く、高密度ｌＣに好適である、 （ｄ ） ヒートシンク付き半導体装置よりもはるか
に安価なコストで製造できる、 等の種々の利点を備えており、本発明の半導体装置によ
れば従来のフィン付き半導体装置及びヒートシンク付リ
き半導体装置に関する問題点が解消する。
第１図は本発明の樹脂封止型半導体ｆｔ［のｅｌ脂封止
前の状態を示した斜視図、第２図は第１図の半導体装置
の完成状態における底面図、第３図は本発明の他の実施
例の半導体装置の底面図、第４図及び第５図は第１図及
び第２図の半導体装置の変形実施例の断面図、第６図は
第１図乃至第５図の各実施例において樹脂モールド部の
表面に露出するタイバー屈曲部の形状を示した図、第７
図は公知のヒートシンク付き樹脂封止型半導体￥ＡＮの
斜視図、第８図は公知のフィン付きｌ１４Ｗ１封止型半
導体装置の斜視図、第９図は第８図の■−ＩＸ矢視断面
図である。 １・・・樹脂モールド部、 ２・・・放熱板（ヒートシ
ンク）、 ３・・・リード部、 ４・・・半導体チップ
、５・・・チップ取付ベッド部、 ６・・・フィン、
７・・・樹脂モールド部、 ８・・・リード部、 ９・
・・はんだ層、 １０・・・ボンディングワイヤ、 １
１・・・タイバー、 １１ａ・・・タイバー屈曲部、
１１ｂ・・・（タイバーの）挟小部。 第１図 第３図 第４図 第５図 第６図 （ａ） （ｂ） （Ｃ） 第７図 黍、８図 第９図
前の状態を示した斜視図、第２図は第１図の半導体装置
の完成状態における底面図、第３図は本発明の他の実施
例の半導体装置の底面図、第４図及び第５図は第１図及
び第２図の半導体装置の変形実施例の断面図、第６図は
第１図乃至第５図の各実施例において樹脂モールド部の
表面に露出するタイバー屈曲部の形状を示した図、第７
図は公知のヒートシンク付き樹脂封止型半導体￥ＡＮの
斜視図、第８図は公知のフィン付きｌ１４Ｗ１封止型半
導体装置の斜視図、第９図は第８図の■−ＩＸ矢視断面
図である。 １・・・樹脂モールド部、 ２・・・放熱板（ヒートシ
ンク）、 ３・・・リード部、 ４・・・半導体チップ
、５・・・チップ取付ベッド部、 ６・・・フィン、
７・・・樹脂モールド部、 ８・・・リード部、 ９・
・・はんだ層、 １０・・・ボンディングワイヤ、 １
１・・・タイバー、 １１ａ・・・タイバー屈曲部、
１１ｂ・・・（タイバーの）挟小部。 第１図 第３図 第４図 第５図 第６図 （ａ） （ｂ） （Ｃ） 第７図 黍、８図 第９図
Claims (1)
- １ 半導体チップを取り付けるためのチップ取付ベッド
部と、該チップ取付ベッド部の外周から突出するタイバ
ーと、該チップ取付ベッド部の周囲に配置されたリード
部とを有するリードフレームを使用し、該チップ取付ベ
ッド部の全部と該タイバーのほぼ全体と該リード部の一
端側とが樹脂モールド部の内に封入されている樹脂封止
型半導体装置において、該タイバーに少なくとも一ケ所
以上のＵ字形屈曲部を形成するとともに該Ｕ字形屈曲部
の底部を該樹脂モールド部の表面に露出させたことを特
徴とする樹脂封止型半導体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207189A JPS6185847A (ja) | 1984-10-04 | 1984-10-04 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207189A JPS6185847A (ja) | 1984-10-04 | 1984-10-04 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6185847A true JPS6185847A (ja) | 1986-05-01 |
| JPH0314229B2 JPH0314229B2 (ja) | 1991-02-26 |
Family
ID=16535721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59207189A Granted JPS6185847A (ja) | 1984-10-04 | 1984-10-04 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6185847A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303985B1 (en) * | 1998-11-12 | 2001-10-16 | Micron Technology, Inc. | Semiconductor lead frame and package with stiffened mounting paddle |
| US8193091B2 (en) * | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197866A (ja) * | 1982-04-27 | 1983-11-17 | トムソン‐セーエスエフ | 熱伝導性の高い複合基体 |
-
1984
- 1984-10-04 JP JP59207189A patent/JPS6185847A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197866A (ja) * | 1982-04-27 | 1983-11-17 | トムソン‐セーエスエフ | 熱伝導性の高い複合基体 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303985B1 (en) * | 1998-11-12 | 2001-10-16 | Micron Technology, Inc. | Semiconductor lead frame and package with stiffened mounting paddle |
| US8193091B2 (en) * | 2002-01-09 | 2012-06-05 | Panasonic Corporation | Resin encapsulated semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0314229B2 (ja) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6723582B2 (en) | Method of making a semiconductor package having exposed metal strap | |
| US6157074A (en) | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same | |
| US6420779B1 (en) | Leadframe based chip scale package and method of producing the same | |
| US5814877A (en) | Single layer leadframe design with groundplane capability | |
| US5646831A (en) | Electrically enhanced power quad flat pack arrangement | |
| US4684975A (en) | Molded semiconductor package having improved heat dissipation | |
| US7781265B2 (en) | DFN semiconductor package having reduced electrical resistance | |
| US20100193922A1 (en) | Semiconductor chip package | |
| JPH04291948A (ja) | 半導体装置及びその製造方法及び放熱フィン | |
| US20060105501A1 (en) | Electronic device with high lead density | |
| KR19980032479A (ko) | 표면 설치 to-220 패키지 및 그의 제조 공정 | |
| US7566967B2 (en) | Semiconductor package structure for vertical mount and method | |
| US4278991A (en) | IC Package with heat sink and minimal cross-sectional area | |
| WO2006074312A2 (en) | Dual flat non-leaded semiconductor package | |
| US20040262752A1 (en) | Semiconductor device | |
| US6921967B2 (en) | Reinforced die pad support structure | |
| JPS6185847A (ja) | 樹脂封止型半導体装置 | |
| JPS6329413B2 (ja) | ||
| US7951651B2 (en) | Dual flat non-leaded semiconductor package | |
| JP3920753B2 (ja) | 半導体装置及びそれを組み込んだ電子装置 | |
| JPH0210579B2 (ja) | ||
| JPS6217382B2 (ja) | ||
| KR19990086280A (ko) | 반도체 패키지 | |
| JPH07130932A (ja) | 半導体装置とその製造方法 | |
| JPH05259343A (ja) | 半導体モジュールの製造方法 |