JP3920753B2 - 半導体装置及びそれを組み込んだ電子装置 - Google Patents
半導体装置及びそれを組み込んだ電子装置 Download PDFInfo
- Publication number
- JP3920753B2 JP3920753B2 JP2002304476A JP2002304476A JP3920753B2 JP 3920753 B2 JP3920753 B2 JP 3920753B2 JP 2002304476 A JP2002304476 A JP 2002304476A JP 2002304476 A JP2002304476 A JP 2002304476A JP 3920753 B2 JP3920753 B2 JP 3920753B2
- Authority
- JP
- Japan
- Prior art keywords
- leads
- back surface
- semiconductor chip
- sealing body
- resin sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置及びそれを組み込んだ電子装置に関し、特に、ノンリード型半導体装置及びそれを組み込んだ電子装置に適用して有効な技術に関するものである。
【0002】
【従来の技術】
樹脂封止型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板を精密プレスによる打ち抜きやエッチングによって所望のパターンに加工することで製造される。リードフレームは、半導体チップ(半導体素子)を固定するための支持体(タブ、ダイパッド等)や、この支持体の周囲に先端(内端)を臨ませる複数のリードを有し、支持体はリードフレームの枠部から延在する吊りリードによって支持されている。
【0003】
このようなリードフレームを使用して樹脂封止型半導体装置を製造する場合、リードフレームのダイパッド上に半導体チップを固定すると共に、半導体チップの電極とリードの先端とをボンディングワイヤで電気的に接続し、その後、ボンディングワイヤ、半導体チップ及びリードの内端側を絶縁性の樹脂で封止して樹脂封止体を形成し、その後、リードフレームの不要な部分を切断除去すると共に、樹脂封止体から突出するリードやタブ吊りリードを切断する。
【0004】
一方、リードフレームを用いて製造する樹脂封止型半導体装置の一つとして、リードフレームの片面側に片面モールドを行って樹脂封止体を形成し、樹脂封止体の互いに反対側に位置する主面及び裏面のうちの裏面に外部接続用端子としてリード又はリードの一部を露出させたノンリード型半導体装置が知られている。このノンリード型半導体装置としては、例えば、樹脂封止体の裏面の互いに反対側に位置する2つの辺側に夫々リードを配置したSON(Small Outline Non-Leaded Package)型や、樹脂封止体の裏面の4つの辺側に夫々リードを配置したQFN(Quad Flat Non-Leaded Package)型が知られている。このようなノンリード型半導体装置は、樹脂封止体の側面からリードを突出させて所定の形状に折り曲げ成形したパッケージ構造、例えばQFP(Quad Flatpack Package)型やSOP(Small Out-line Package)型の半導体装置と比較して小型化を図ることができる。
【0005】
なお、ノンリード型半導体装置については、例えば特開2001−35961号公報(特許文献1)に記載されている。また、この特許文献1には、樹脂封止体の裏面に凹部を設け、異物に起因するノンリード型半導体装置の実装不良を抑制する技術も記載されている。
【0006】
【特許文献1】
特開2001−35961号公報
【0007】
【発明が解決しようとする課題】
ところで、樹脂封止型半導体装置の一つに、電力増幅回路や電源回路等のスイッチング素子に使用されるパワートランジスタ(電力用半導体装置)がある。このパワートランジスタにおいても様々なパッケージ構造のものが提案され、製品化されている。例えばTSSOP(Thin Shrink Small Out-line Package)型のパワートランジスタが製品化されている。また、近年、ノンリード型のパワートランジスタも製品化されている。
【0008】
本発明者は、配線基板にノンリード型パワートランジスタを実装する電子装置について検討した結果、以下の問題点を見出した。
【0009】
配線基板の主面を延在する配線は、配線の保護を目的に一般的に絶縁膜で覆われている。配線を絶縁膜で覆った部分は、配線の厚さに相当する分、配線を絶縁膜で覆わない部分よりも厚みが増す。TSSOP型パワートランジスタの場合、樹脂封止体の側面から突出するリードの折り曲げ成形によって、配線基板の主面と樹脂封止体の裏面との間隔、即ちスタンドオフ高さを、配線が絶縁膜で覆われた部分の厚さよりも高くすることができるため、配線基板の主面のトランジスタ実装領域に、絶縁膜で配線を覆った部分が存在していても、この部分がトランジスタの実装時の障害物となることはない。従って、TSSOP型パワートランジスタの場合は、配線基板の主面と樹脂封止体の裏面との間に、絶縁膜で覆われた配線を通すことができる。
【0010】
ノンリード型パワートランジスタの場合、樹脂封止体の裏面からリードが突出する突出量が極わずかであり、TSSOP型のようにリードの曲げ成形によってスタンドオフ高さを高くすることができないため、配線基板の主面のトランジスタ実装領域に、絶縁膜で配線を覆った部分が存在した場合、この部分がトランジスタの実装時の障害物となり、配線基板の電極パッドにリードが接続されないといった実装不良が発生し易くなる。従って、ノンリード型パワートランジスタの場合は、配線基板の主面と樹脂封止体の裏面との間に絶縁膜で覆われた配線を通すことができない。
【0011】
一方、電子機器の小型化に伴い、電子機器に組み込まれる電子装置においても小型化が要求されている。電子装置の小型化を図るためには、配線基板の平面サイズを縮小する必要がある。配線基板の平面サイズを縮小するためには、配線基板の主面の配線密度を高める必要がある。しかしながら、リードレス型パワートランジスタの場合、前述したように、配線基板の主面と樹脂封止体の裏面との間に、絶縁膜で覆われた配線を通すことができないため、配線基板の主面のトランジスタ実装領域を避けて配線を引き回す必要があり、配線基板の主面の配線密度を高めることが困難である。従って、従来のノンリード型パワートランジスタを実装する場合には電子装置の小型化が困難であった。
【0012】
本発明の目的は、配線基板の主面と半導体装置との間に配線を通すことが可能な技術を提供することにある。
【0013】
本発明の他の目的は、電子装置の小型化を図ることが可能な技術を提供することにある。
【0014】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0015】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)本発明の半導体装置は、互いに反対側に位置する主面及び裏面を有し、かつ前記主面に複数の電極が設けられた半導体チップと、
前記半導体チップの一辺に沿って配置され、かつ前記半導体チップの複数の電極に夫々電気的に接続された複数のリードと、
互いに反対側に位置する主面及び裏面を有し、かつ前記半導体チップ及び前記複数のリードを封止する樹脂封止体と、
前記複数のリードに夫々設けられ、かつ前記樹脂封止体の裏面から露出された複数の外部接続用端子と、
前記半導体チップの裏面に固定され、かつ前記樹脂封止体の裏面から露出された支持体と、
前記樹脂封止体の裏面に設けられた凹部であって、前記複数の外部接続用端子と前記支持体との間を横切り、かつ前記複数のリードの配列方向において互いに反対側に位置する前記樹脂封止体の2つの側面に亘って延在する凹部とを有する。
(2)本発明の電子装置は、主面に絶縁膜で覆われた配線を有する配線基板と、前記配線基板の主面に実装された半導体装置とを有し、
前記半導体装置は、互いに反対側に位置する主面及び裏面を有し、かつ前記主面に複数の電極が設けられた半導体チップと、
前記半導体チップの一辺に沿って配置され、かつ前記半導体チップの複数の電極に夫々電気的に接続された複数のリードと、
互いに反対側に位置する主面及び裏面を有し、かつ前記半導体チップ及び前記複数のリードを封止する樹脂封止体と、
前記複数のリードに夫々設けられ、かつ前記樹脂封止体の裏面から露出された複数の外部接続用端子と、
前記半導体チップの裏面に固定され、かつ前記樹脂封止体の裏面から露出された支持体と、
前記樹脂封止体の裏面に設けられた凹部であって、前記複数の外部接続用端子と前記支持体との間を横切り、かつ前記複数のリードの配列方向において互いに反対側に位置する前記樹脂封止体の2つの側面に亘って延在する凹部とを有し、
前記配線基板の配線は、前記半導体装置の凹部の下を通って前記半導体装置を横切っている。
【0016】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0017】
本実施形態では、ノンリード型パワートランジスタ(半導体装置)に本発明を適用した例について説明する。
【0018】
図1は、本実施形態のパワートランジスタの内部構造を示す模式的平面図であり、
図2(a)は、図1のa−a線に沿う模式的断面図、図2(b)は、図1のb−b線に沿う模式的断面図であり、
図3は、図2(a)の一部を拡大した模式的要部断面図であり、
図4は、図1のパワートランジスタの模式的底面図である。
【0019】
図1及び図2に示すように、本実施形態のパワートランジスタ1は、主に、半導体チップ2、複数のリード4、板状の支持体6、及び樹脂封止体10等を有する構成になっている。
【0020】
半導体チップ2は、その厚さ方向と直行する平面形状が方形状で形成されている。半導体チップ2は、その厚さ方向において互いに反対側に位置する主面及び裏面を有し、主面にはソース電極3s及びゲート電極3gを含む複数の電極3が設けられ、裏面には電極3としてドレイン電極3dが設けられている。半導体チップ2の主面の複数の電極3は、半導体チップ2の一辺側にその一辺に沿って配置されている。
【0021】
半導体チップ2は、例えば、単結晶シリコンからなる半導体基板を主体に構成されている。半導体基板の主面には、トランジスタ素子として、例えば縦型構造のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)が形成されている。この縦型構造のMOSFETは、大電力を得るため、微細な複数のトランジスタセルを並列に接続した構成になっている。
【0022】
複数のリード4は、半導体チップ2の周囲に配置され、複数の電極3が配置された半導体チップ2の主面の一辺に沿って配置されている。複数のリード4は、ボンディングワイヤ9を介して、半導体チップ2の主面の複数の電極3と夫々電気的に接続されている。
【0023】
半導体チップ2、複数のリード4、支持体6、複数のボンディングワイヤ9等は、樹脂封止体10によって封止されている。樹脂封止体10は、互いに反対側に位置する主面10x及び裏面10yを有し、その厚さ方向と直交する平面形状が方形状で形成されている。樹脂封止体10は低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂で形成されている。
【0024】
支持体6の主面は、導電性の接着材8を介在して半導体チップ2の裏面のドレイン電極3dに固定され、電気的にかつ機械的に接続されている。支持体6の主面と反対側の裏面は樹脂封止体10の裏面10yから露出され、この支持体6には樹脂封止体10の裏面10yから露出された外部接続用端子7が設けられている。
【0025】
複数のリード4の夫々には、樹脂封止体10の裏面から露出された外部接続用端子5が設けられている。複数のリード4の夫々は、図3に示すように、支持体6よりも樹脂封止体10の主面10x側に位置する第1の部分4aと、この第1の部分4aから樹脂封止体10の裏面10y側に折れ曲がる第2の部分4bと、樹脂封止体10の裏面10yから露出し、かつ第2の部分4bから樹脂封止体10の側面10zに向かって延びる第3の部分4cとを有する構成になっている。
外部接続用端子5は、リード4の第3の部分4cに設けられている。
【0026】
ボンディングワイヤ9は、一端側が半導体チップ2の電極3に接続され、他端側がリード4の第1の部分4aに接続されている。ボンディングワイヤ9としては、例えば金(Au)ワイヤを用いている。ボンディングワイヤ9の接続方法としては、例えば、熱圧着に超音波振動を併用したボールボンディング(ネイルヘッドボンディング)法を用いている。
【0027】
図2乃至図4に示すように、樹脂封止体10の裏面10yには、その裏面10yから厚さ方向に窪む凹部11が設けられている。凹部11は、複数のリード4の夫々の第3の部分4c(外部接続用端子5)と支持体6(外部接続用端子7)との間を横切り、かつ複数のリード4の配列方向において互いに反対側に位置する樹脂封止体10の2つの側面10z1に亘って延在している。また、凹部11は、複数のリード4の夫々の第1の部分4aの下を横切っている。
【0028】
本実施形態のパワートランジスタ1は、その製造においてリードフレームが使用される。リードフレームは、図示していないが、枠部で囲まれた領域内に複数のリード4及び支持体6等を有し、複数のリード4は枠部に支持され、支持体6は枠部から延在する吊りリードによって支持されている。リードフレームは、例えばCuからなる金属板又はCu系の合金からなる金属板にエッチング加工又はプレス加工を施して所定のリードパターンを形成した後、複数のリード4に折り曲げ加工を施すことによって形成される。
【0029】
樹脂封止体10は、大量生産に好適なトランスファ・モールディング法によって形成される。トランスファ・モールディング法は、ポット、ランナー、ゲート及びキャビティ等を有する成型金型を使用し、ポットからランナー、ゲートを通してキャビティの中に樹脂を注入して樹脂封止体を形成する技術である。従って、凹部11は、成型金型の下型にキャビティの内部において凸部を設けることによって容易に形成することができる。なお、凹部11は、樹脂封止体10を形成した後、樹脂封止体10の裏面10yに切削加工又はエッチング加工を施して形成してもよい。
【0030】
図5は、図1に示すパワートランジスタを組み込んだ電子装置の模式的要部平面図であり、
図6は、図5のc−c線に沿う模式的断面図であり、
図7は、図5の配線基板の導体パターンを示す要部模式的平面図であり、
図8は、図5の配線基板の絶縁膜に形成された開口パターンを示す模式的要部平面図である。
【0031】
図5に示すように、電子装置20は、配線基板21の主面に複数のパワートランジスタ1を実装した構成になっている。複数のパワートランジスタ1は、各々のリード4が同じ方向を向くように向きを揃えた状態で一直線状に配置されている。
【0032】
複数のパワートランジスタ1は、配線基板21の主面に設けられた複数の実装領域に夫々実装されている。各実装領域には、図7に示すように、ドレイン用電極パッド23d、ゲート用電極パッド23g及びソース用電極パッド23sを含む複数の電極パッドが配置されている。ドレイン用電極パッド23dは、半導体チップ2のドレイン電極3dに対応して配置され、ゲート用電極パッド23gは、半導体チップ2のゲート電極3gと電気的に接続されたリード4の第3の部分4c(外部接続用端子5)に対応して配置され、ソース用電極パッド23sは、半導体チップ2のソース電極3sと電気的に接続されたリード4の第3の部分4c(外部接続用端子5)に対応して配置されている。
【0033】
配線基板21の主面には、ドレイン配線22d、ゲート配線22g及びソース配線22sを含む配線が設けられている。これらの配線(22d,22g,22s)は、実装領域の配列方向に沿って各実装領域を横切るように連続的に延在している。ドレイン配線22dは、実装領域の配列方向と直行する方向においてドレイン用電極パッド23dの外側に配置され、各実装領域のドレイン用電極パッド23dと電気的に接続されている。ソース配線22sは、実装領域の配列方向と直行する方向においてソース用電極パッド23sの外側に配置され、各実装領域のソース用電極パッド23sと電気的に接続されている。ゲート配線22gは、ドレイン用電極パッド23dとゲート用電極パッド23g及びソース用電極パッド23sとの間に配置され、各実装領域のゲート用電極23gと電気的に接続されている。
【0034】
図6及び図8に示すように、配線(22d,22g,22s)は、これらの配線を保護するために、配線基板21の主面に設けられた絶縁膜24で覆われている。絶縁膜24には開口部25a及び25bが設けられ、開口部25aによって電極パッド(23g,23s)が露出され、開口部25bによってドレイン用電極パッド23dが露出されている。本実施形態において、開口部25aは電極パッド(23g,23s)毎に設けられている。また、開口部25aは、電極パッド(23g,23s)の縁を覆うようにして形成されている。また、開口部25bは、ドレイン用電極パッド23dの縁を覆うようにして形成されている。
【0035】
図6に示すように、パワートランジスタ1の支持体6(外部接続用端子7)は、導電性の接着材26(例えば半田)を介在して配線基板20のドレイン用電極パッド23dに固定され、電気的にかつ機械的に接続されている。半導体チップ2のソース電極3sと電気的に接続されたリード4の第3の部分4c(外部接続用端子5)は、導電性の接着材26を介在して配線基板21のソース用電極パッド23sに固定され、電気的にかつ機械的に接続されている。図示していないが、半導体チップ2のゲート電極3gと電気的に接続されたリード4の第3の部分4c(外部接続用端子5)は、導電性の接着材26を介在して配線基板21のゲート用電極パッド23gに固定され、電気的にかつ機械的に接続されている。
【0036】
図6に示すように、ゲート配線22gは、絶縁膜24で覆われている。絶縁膜24でゲート配線22gを覆った部分は、配線の厚さに相当する分、配線を絶縁膜で覆わない部分よりも厚みが増しているが、絶縁膜24で覆われたゲート配線22gは、パワートランジスタ1の樹脂封止体10の裏面10yに設けられた凹部11の下を通って各パワートランジスタ1を横切っている。
【0037】
このように、樹脂封止体10の裏面10yに、複数のリード4の夫々の第3の部分4c(外部接続用端子5)と支持体6(外部接続用端子7)との間を横切り、かつ複数のリード4の配列方向において互いに反対側に位置する樹脂封止体10の2つの側面10z1に亘って延在する凹部11を設けることにより、ノンリード型パワートランジスタ1においても、配線基板21の主面と樹脂封止体10の裏面10yとの間に、絶縁膜24で覆われたゲート配線22gを通すことができる。凹部11の深さは、ゲート配線22gを絶縁膜24で覆った部分の高さに応じて設定する。
【0038】
また、配線基板21とノンリード型パワートランジスタ1との間にゲート配線22gを通すことができるので、配線基板21の主面の配線密度を高めることができる。この結果、配線基板21の平面サイズを縮小することができるので、ノンリード型パワートランジスタ1を実装する電子装置20の小型化を図ることができる。
【0039】
複数のリード4は、支持体6よりも樹脂封止体10の主面側に位置する第1の部分4aと、第1の部分4aから樹脂封止体10の裏面側に折れ曲がる第2の部分4bと、樹脂封止体10の裏面から露出し、かつ第2の部分4bから樹脂封止体10の側面に向かって延びる第3の部分4cとを有し、凹部11は、複数のリード4の夫々の第1の部分4aの下を横切っている。このような構成にすることにより、パワートランジスタ1の平面サイズを大型化することなく、配線基板21の主面と樹脂封止体10の裏面10yとの間に、絶縁膜24で覆われたゲート配線22gを通すことができる。
【0040】
ボンディングワイヤ9は、一端側が半導体チップの電極3に接続され、他端側がリード4の第1の部分4aに接続されている。このような構成にすることにより、ボンディングワイヤ9の長さを短くすることができるため、パワートランジスタ1の低オン抵抗化を図ることができる。
【0041】
また、ボンディングワイヤ9のループ高さを低くすることができるため、パワートランジスタ1の薄型化を図ることができる。
【0042】
パワートランジスタ1は、低オン抵抗化及び低熱抵抗化を図るため、半導体チップ2のドレイン電極3dが接続された支持体6を樹脂封止体10の裏面10yから露出させ、実装時において配線基板21のドレイン用電極パッド23dに支持体6を接続させる構造になっている。パワートランジスタ1の低オン抵抗化及び低熱抵抗化を図るためには、できるだけ支持体6とドレイン用電極パッド23dとの接合面を大きくすることが望ましい。従って、このようなパッケージ構造の場合、配線基板21の主面とパワートランジスタ1との間に、絶縁膜24で覆われたゲート配線22gを通すためのスペースが小さくなる。
【0043】
しかしながら、本実施形態のように、リード4を、第1部分4a、第2の部分4b及び第3の部分4cを有するリード形状にし、リード4の第3の部分4cの下を横切るように凹部11を設けることにより、パワートランジスタ1の平面サイズを大型化することなく、配線基板21の主面と樹脂封止体10の裏面10yとの間に、絶縁膜24で覆われたゲート配線22gを通すことができる。
【0044】
なお、本実施形態では、配線基板21の主面とパワートランジスタ1との間に、絶縁膜24で覆われたゲート配線22gを通す例について説明したが、ゲート配線22gに代えてソース配線22s又はドレイン配線22dを通してもよい。但し、ソース配線22sを通す場合、電位差が大きいドレイン用電極パッド23dとソース配線22sとの距離が近づくため、両者間の絶縁耐圧を十分考慮して配置する必要がある。
【0045】
また、本施形態では、電極パッドの縁を覆うように開口部(25a,25b)を形成した例について説明したが、開口部は、図9(図5の配線基板の絶縁膜に形成された開口パターンの第1の変形例を示す要部模式的平面図)に示すように、開口端が電極パッド(23d,23g,23s)の外側に位置するように形成してもよい。
【0046】
また、開口部25aは、図10(図5の配線基板の絶縁膜に形成された開口パターンの第2の変形例を示す要部模式的平面図)に示すように、複数の電極パッド(23s,23g)を露出するように形成してもよい。
【0047】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0048】
例えば、本発明は、主面にドレイン電極及びゲート電極が設けられ、裏面にソース電極が設けられた半導体チップを有するパワートランジスタ、及びそれを組み込んだ電子装置に適用できる。
【0049】
また、本発明は、トランジスタ素子としてバイポーラトランジスタが内蔵された半導体チップを有するパワートランジスタ、及びそれを組み込んだ電子装置に適用できる。
【0050】
また、本発明は、トランジスタ素子としてIGBTが内蔵された半導体チップを有するパワートランジスタ、及びそれを組み込んだ電子装置に適用できる。
【0051】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0052】
本発明によれば、配線基板の主面と半導体装置との間に配線を通すことができる。
【0053】
本発明によれば、電子装置の小型化を図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態である半導体装置の内部構造を示す模式的平面図である。
【図2】(a)は図1のa−a線に沿う模式的断面図であり、(b)は図1のb−b線に沿う模式的断面図である。
【図3】図2(a)の一部を拡大した模式的要部断面図である。
【図4】図1に示す半導体装置の模式的底面図である。
【図5】図1に示す半導体装置を組み込んだ電子装置の模式的要部平面図である。
【図6】図5のc−c線に沿う模式的断面図である。
【図7】図5の配線基板の導体パターンを示す要部模式的平面図である。
【図8】図5の配線基板の保護膜に形成された開口パターンを示す要部模式的平面図である。
【図9】図5の配線基板の絶縁膜に形成された開口パターンの第1の変形例を示す要部模式的平面図である。
【図10】図5の配線基板の絶縁膜に形成された開口パターンの第2の変形例を示す要部模式的平面図である。
【符号の説明】
1…パワートランジスタ(半導体装置)、2…半導体チップ、3…電極、3s…ソース電極、3g…ゲート電極、3d…ドレイン電極、4…リード、5…外部接続用端子、6…支持体、7…外部接続用端子、8…接着材、9…ボンディングワイヤ、10…樹脂封止体、11…凹部、
20…電子装置、21…配線基板、22d…ドレイン配線、22g…ゲート配線、22s…ソース配線、23d…ドレイン用電極パッド、23g…ゲート用電極パッド、24…絶縁膜、25a,25b…開口部。
Claims (7)
- (a)縦型構造のMOSFETが形成され、主面に配置されたゲート電極およびソース電極と、裏面に配置されたドレイン電極を有する半導体チップと、
(b)前記ゲート電極および前記ソース電極とそれぞれ電気的に接続された複数のリードと、
(c)導電性接着材によって前記ドレイン電極と電気的かつ機械的に接続された、金属板からなる支持体と、
(d)前記複数のリードそれぞれの一部、前記支持体の一部および前記半導体チップを覆う樹脂封止体を含み、
(e)前記複数のリードはそれぞれ第1の部分、第2の部分および第3の部分からなり、前記第1の部分と前記第3の部分は前記第2の部分によって接続され、前記第1の部分は前記第2の部分および前記第3の部分よりも前記半導体チップに近い位置に配置され、
(f)前記複数のリードの第3の部分の裏面および前記支持体の裏面は前記樹脂封止体の裏面から露出し、
(g)前記複数のリードの第3の部分の側面は前記樹脂封止体の第1の側面から露出し、
(h)前記複数のリードの第3の部分の裏面と前記樹脂封止体の裏面から露出した前記支持体の裏面は同一平面内に位置し、
(i)前記複数のリードの第3の部分と前記支持体の間の前記樹脂封止体の裏面に凹部が形成され、
(j)前記凹部は、前記樹脂封止体の前記第1の側面と交わる第2の側面から前記第2の側面と対向する第3の側面に亘って形成され、
(k)前記複数のリードの第1の部分は前記凹部の上方に配置され、
(l)前記ゲート電極および前記ソース電極と前記複数のリードの第1の部分がそれぞれボンディングワイヤによって電気的に接続され、
(m)前記複数のリードの第1の部分の上面は前記支持体の上面よりも高い位置にあることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記複数のリードおよび前記支持体は同一のリードフレームから形成されることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記複数のリードと前記支持体の高さ方向の厚さは等しいことを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記複数のリードの第1の部分の上面は前記半導体チップ2の裏面よりも高い位置に配置されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記凹部と前記複数のリードの第3の部分は接触していないことを特徴とする半導体装置。 - 主面に絶縁膜で覆われた配線を有する配線基板と、前記配線基板の主面に実装された複数の半導体装置とを有する電子装置であって、
(a)前記複数の半導体装置は、
(b)互いに反対側に位置する主面及び裏面を有し、かつ前記主面に複数の電極が設けられた半導体チップと、
(c)前記半導体チップの一辺に沿って配置され、かつ前記半導体チップの複数の電極に夫々電気的に接続された複数のリードと、
(d)互いに反対側に位置する主面及び裏面を有し、かつ前記半導体チップ及び前記複数のリードを封止する樹脂封止体と、
(e)前記複数のリードに夫々設けられ、かつ前記樹脂封止体の裏面から露出された複数の外部接続用端子と、
(f)前記半導体チップの裏面に固定され、かつ前記樹脂封止体の裏面から露出された支持体と、
(g)前記樹脂封止体の裏面に設けられた凹部であって、前記複数の外部接続用端子と前記支持体との間を横切り、かつ前記複数のリードの配列方向において互いに反対側に位置する前記樹脂封止体の2つの側面に亘って延在する凹部とを有し、
(h)前記配線基板の配線は、前記複数の半導体装置の凹部の下を通って前記複数の半導体装置を横切っていることを特徴とする電子装置。 - 請求項6に記載の電子装置であって、
前記複数のリードと前記半導体チップの複数の電極はそれぞれボンディングワイヤで電気的に接続され、
前記複数のリードの上面は前記支持体の上面より高い位置に配置されていることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002304476A JP3920753B2 (ja) | 2002-10-18 | 2002-10-18 | 半導体装置及びそれを組み込んだ電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002304476A JP3920753B2 (ja) | 2002-10-18 | 2002-10-18 | 半導体装置及びそれを組み込んだ電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004140229A JP2004140229A (ja) | 2004-05-13 |
JP3920753B2 true JP3920753B2 (ja) | 2007-05-30 |
Family
ID=32451888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002304476A Expired - Fee Related JP3920753B2 (ja) | 2002-10-18 | 2002-10-18 | 半導体装置及びそれを組み込んだ電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3920753B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006203048A (ja) * | 2005-01-21 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置 |
WO2012137333A1 (ja) * | 2011-04-07 | 2012-10-11 | 三菱電機株式会社 | モールドモジュール、及び電動パワーステアリング装置 |
-
2002
- 2002-10-18 JP JP2002304476A patent/JP3920753B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004140229A (ja) | 2004-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4173751B2 (ja) | 半導体装置 | |
US7586180B2 (en) | Semiconductor packaging device comprising a semiconductor chip including a MOSFET | |
JP3877401B2 (ja) | 半導体装置の製造方法 | |
JP4248953B2 (ja) | 半導体装置およびその製造方法 | |
US7781265B2 (en) | DFN semiconductor package having reduced electrical resistance | |
US20070138606A1 (en) | Semiconductor package | |
US7274092B2 (en) | Semiconductor component and method of assembling the same | |
CN100541748C (zh) | 引线框架、半导体芯片封装、及该封装的制造方法 | |
KR102402841B1 (ko) | 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법 | |
JP4804497B2 (ja) | 半導体装置 | |
US20230402350A1 (en) | Concealed gate terminal semiconductor packages and related methods | |
US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP2004516654A (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージおよびリードフレーム | |
WO2006074312A2 (en) | Dual flat non-leaded semiconductor package | |
JP3920753B2 (ja) | 半導体装置及びそれを組み込んだ電子装置 | |
KR100206880B1 (ko) | 히트싱크가 부착된 컬럼형 패키지 | |
JP2001177007A (ja) | 半導体装置及びその製造方法 | |
US7951651B2 (en) | Dual flat non-leaded semiconductor package | |
JP2006229263A (ja) | 半導体装置 | |
KR19990086280A (ko) | 반도체 패키지 | |
JP2005159238A (ja) | 半導体装置 | |
JP2003188335A (ja) | 半導体装置及びその製造方法 | |
US9040356B2 (en) | Semiconductor including cup-shaped leadframe packaging techniques | |
KR100475339B1 (ko) | 리드프레임및그를이용한반도체칩패키지 | |
JP4246598B2 (ja) | 電力用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3920753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |