JP2004516654A - リードフレームパッドから張り出しているダイを有する半導体装置パッケージおよびリードフレーム - Google Patents
リードフレームパッドから張り出しているダイを有する半導体装置パッケージおよびリードフレーム Download PDFInfo
- Publication number
- JP2004516654A JP2004516654A JP2002550316A JP2002550316A JP2004516654A JP 2004516654 A JP2004516654 A JP 2004516654A JP 2002550316 A JP2002550316 A JP 2002550316A JP 2002550316 A JP2002550316 A JP 2002550316A JP 2004516654 A JP2004516654 A JP 2004516654A
- Authority
- JP
- Japan
- Prior art keywords
- die
- semiconductor device
- pad
- support member
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13034—Silicon Controlled Rectifier [SCR]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
(関連出願)
この出願は、2000年12月14日に出願された米国仮出願第60/255,470号の利益を主張する。
【0002】
(発明の分野)
本発明は半導体装置パッケージに関し、より詳しくは、半導体ダイ上の機械的応力を減少させた新しいパッケージに関するものである。
【0003】
(発明の背景)
半導体装置は良く知られている。薄くて脆い半導体ダイがリードフレームにはんだ付けや、あるいはエポキシのような導電性、あるいは非導電性接着剤を用いることによって固着されている。リードフレームは、一般に薄く平坦なめっきされた銅合金のストリップのような導電性金属であり、そのストリップにスタンプされた多数の同一のパターンを持っている。それらパターンは、それぞれのダイを固着することができる拡大されたパッド区域、および引き続きパッドから分離される、複数の一体的な端子部、すなわちリード、または“ピン”を提供し、これら端子部は、リードからダイの頂部表面上の電極へのワイヤボンドを受ける。ワイヤーボンディング後、個々のリードフレームデバイス部は、適切なプラスチックハウジングでモールド被覆される。個々のパッケージは、次に互いから分離され、そして種々の端子は分離され、端子部からのリードまたはピンおよびパッドコネクタをハウジングの壁を通して延在させて、そのパッケージ内に収容されたダイへの電気的接続を可能にする。
【0004】
従来、シリコンダイを受けるパッドは、ダイより常に大きな区域であるので、ダイの底面全体は、パッドの表面にしっかりと接続されている。シリコンダイと金属、あるいは他のパッド基板の熱膨張係数は異なっているので、ダイは、はんだ付け、あるいは他の熱を生じる取り付け処理の間、およびテストや動作時の熱サイクル中に、ダイの表面区域全体にわたって機械的応力を発生する。これらの応力により、ダイの損傷や破損を生じさせる恐れがある。
【0005】
(発明の簡単な説明)
本発明によれば、シリコンダイの寸法を適切に定めて、少なくとも一方向で、望ましくは全方向において、そのダイがダイ受容パッドより大きいようにする。その結果、ダイの区域のより小さい部分は、パッドに剛固に接続され、そして、ダイに加わる全応力は減少する。
【0006】
好適な実施例において、張り出ている少なくとも2つのダイを、それぞれ、さらにより小さな区域を持つ2つのパッド領域と共に使用する。従って、2つのダイは、これまで使われてきた1つのダイと同じ全面積を持ち、および2つのダイ双方のパッド区域の接触は減少する。その結果、2つ(またはそれ以上)のダイにかかる応力は、実質的に減少される。
【0007】
本発明の好適な実施例において、2つの張り出したMOSFETダイを、6リードTSOT(thin small Outline Transistor)型パッケージに使用することができる。そのダイを、所望に応じて(並列、または直列配列として)相互に連結することができる。他のデバイスのダイの組み合せ、例えばMOSFETダイとショットキダイオードダイを、これら双方ともそれらの各リードフレームから張り出して、共通のパッケージ内に配設することもできる。
【0008】
本発明の重要な利点は、非常に大きなシリコンダイ区域のハウジングを、外形の寸法を増加することなく、標準外形のプラスチックパッケージに収容することができることである。
【0009】
(図面の詳細な説明)
最初に図1を参照すると、複数の同一パターンを提供するためにスタンプされた従来の大きなリードフレーム20のうちの、小さい部分が示されている。このパターンは、それぞれ、一体の延在するピン23および24を有する2つのダイ受容パッド21および22を含む。リードフレームはさらに(各MOSFETのゲートに対する)ゲートリードピン25および26と、(各パッド21および22上の各MOSFETのソース電極に対する)ソースピン27および28を含む。
【0010】
1つのパッケージに対して2つのパッドが示されているが、いかなる所望数のパッドを用いることもでき、および、1つのダイが2つ以上のパッドを共有することさえもできる。さらに、MOSFETダイ以外のダイは、リードフレームのピン取り出しを適切に変形することで用いることができる。
【0011】
次に図2に示されるように、2つの半導体ダイ30および31を、パッド21および22に、それぞれ、固着する。ダイ30および31は、従来の底部にドレイン電極を持ち、およびソース電極、およびゲート電極を上側表面に持つ垂直導電型のMOSFETである。電極パターンは、良く知られており、ここでは図示していない。ダイオード、IGBT,サイリスタ、およびバイポーラ・トランジスタを含む他のいかなる半導体を、用いることもできる。
【0012】
本発明によれば、ダイ30および31の面積は、それぞれ、パッド21および22の面積よりも大きく、およびパッド21および22からその全周囲にわたって張り出している。発明の1実施例において、ダイ30および31はそれぞれ0.99mm×1.092mmの寸法を持ち、パッド21および22はそれぞれ0.79mm×0.89mmの寸法を持つようにしても良い。2つのダイは等しい寸法で示され、および2つのパッドは等しい寸法で示されているが、パッド21および22はお互いに異なった大きさを持つことができ、ダイ30および31も同様とすることができることに留意されたい。
【0013】
ダイ30および31の底部ドレイン電極は、パッド21および22の向かい合っている区域に、それぞれ、はんだ付け、あるいは接着剤によって慣例のように剛固に接続されている。
【0014】
明らかに、ダイ30および31は、各パッド21および22から張り出して、接続区域が減少し、従って、シリコンダイとリードフレーム材料の差動的な熱膨張と熱収縮の間にダイ30および31に伝わる応力の量は減少する。
【0015】
ダイ30および31をパッド21および22に固着した後,ダイ30の上部電極を慣例のようにピン25および28にワイヤボンディングし、およびダイ31の上部電極をピン26および27にワイヤボンディングする。
【0016】
より大きいダイ区域を、その寸法を増加すること無しに、ハウジング50の中に収容することができる。
【0017】
ついで、リードフレームは、図3(点線)および図4に示されるプラスチックハウジング50でモールド被覆される。ついで、リードフレームを切り取り、得られるパッケージの一方の側の端子、すなわちピン23、25および27の間のブリッジ、および他方のピン24および26および28の間のブリッジを除去する。
【0018】
ピン23〜28は、全て、6ピンTSOT型デバイスと規定するパッケージの側面を通して延在し、および図3および4に示されるようにMOSFET30および31のピンD1、D2、G2、G1、S2およびS1にそれぞれ対応する。“1”の添字を持つ全てのピンは、MOSFET30に対するピンであり、および“2”の添字を持つ全てのピンは、MOSFET31に対するピンである。種々のピンを、所望に応じて外部接続することができ、あるいは2つのダイの間に種々の接続を形成するように内部接続することができることに留意されたい。
【0019】
本発明を、その特定の実施例に関して述べてきたが、他の多くの変形と変更および他の使用は、当業者には明らかになるであろう。従って、本発明はこの特定の開示によって制限されず、特許請求の範囲によってのみ制限されることが好ましい。
【図面の簡単な説明】
【図1】
本発明で使用できるリードフレームの小さい部分を示す図である。
【図2】
2つのダイをそれぞれのリードフレームパッドに重なり合うようにして適切な場所に配置した図2のリードフレームを示す図である。
【図3】
プラスチックハウジングでモールド被覆した後、およびパッケージをリードフレームからトリミングした後の、1つの6ピンパッケージの上面概略図である。
【図4】
図3のパッケージの側面図である。
Claims (17)
- 薄く平坦な半導体ダイと、前記半導体ダイを支持するための主要支持物である薄く平坦な導電部材とを備え、
前記ダイは、前記導電部材の上側表面に配置され、および当該上側表面と面対面接触で接着され、前記ダイの少なくとも1つのディメンジョン(辺)を、前記支持部材の対応するディメンジョンよりも大きくすることによって、前記ダイは前記ディメンジョンにおいて前記支持部材から少なくとも部分的に張り出していることを特徴とする半導体デバイス。 - 前記ダイは、前記支持部材の上側表面区域全体から張り出していることを特徴とする請求項1記載の半導体デバイス。
- 前記ダイは、はんだによって前記支持部材に接着されていることを特徴とする請求項1記載の半導体デバイス。
- 前記ダイは、エポキシ接着剤によって前記支持部材に接着されていることを特徴とする請求項1記載の半導体デバイス。
- 前期支持部材は、リードフレームのセグメントであることを特徴とする請求項1記載の半導体デバイス。
- 前記デバイスは、プラスチックパッケージ内に収容されていることを特徴とする請求項1記載の半導体デバイス。
- 前記ダイは、前記支持部材の上側表面区域全体から張り出していることを特徴とする請求項5記載の半導体デバイス。
- 前記ダイは、前記支持部材の上側表面区域全体から張り出していることを特徴とする請求項6記載の半導体デバイス。
- 前記支持部材は、リードフレームのセグメントであることを特徴とする請求項8記載の半導体デバイス。
- 前記支持部材は、リードフレームパッドを備え、
前記リードフレームパッドは、前記パッケージの壁を通して延在して、一体の横方向の延在部分を持ち、前記パッケージの外部接続に対してアクセス可能となしたことを特徴とする請求項9記載の半導体デバイス。 - 少なくとも1つのリードフレームパッドを持つ平坦な導電性リードフレームと、
前記リードフレームパッドの上面に支持され、および前記リードフレームパッドに堅固に接続された、少なくとも1つの薄い平坦な半導体デバイスと、
前記リードフレームパッドおよび前記ダイを収容するプラスチックのエンクロージャとを備え、
前記ダイは、少なくとも1つのディメンジョンにおいて前記リードフレームパッドから張り出し、それにより前記パッドと前記ダイの差動的膨張と収縮による応力を減少させるようにしたことを特徴とする半導体デバイスパッケージ。 - 前記ダイは、全てのディメンジョンにおいて前記パッドから張り出していることを特徴とする請求項11記載の半導体パッケージ。
- 前記ダイはMOSFETであることを特徴とする請求項11記載の半導体パッケージ。
- 前記リードフレームパッドは、前記エンクロージャの壁を通して延在する、横方向に延在する一体のピンを有することを特徴とする請求項11記載の半導体パッケージ。
- 前記プラスチックのエンクロージャ内の第2リードフレームパッド、および前記第2リードフレームパッドの上に固着された第2ダイを含み、および前記第2ダイの少なくとも1部分が前記第2リードフレームパッドから張り出していることを特徴とする請求項11記載の半導体パッケージ。
- 前記第1および第2ダイは、全ディメンジョンにおいて前記第1パッドおよび第2パッドから、それぞれ、張り出していることを特徴とする請求項15記載の半導体パッケージ。
- 前記第1および第2ダイは、それぞれ、MOSFETであることを特徴とする請求項16記載の半導体パッケージ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25547000P | 2000-12-14 | 2000-12-14 | |
US10/002,252 US6433424B1 (en) | 2000-12-14 | 2001-10-26 | Semiconductor device package and lead frame with die overhanging lead frame pad |
PCT/US2001/046676 WO2002049108A1 (en) | 2000-12-14 | 2001-12-06 | Semiconductor device package and lead frame with die overhanging lead frame pad |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004516654A true JP2004516654A (ja) | 2004-06-03 |
JP2004516654A5 JP2004516654A5 (ja) | 2005-06-23 |
JP3801989B2 JP3801989B2 (ja) | 2006-07-26 |
Family
ID=26670131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002550316A Expired - Fee Related JP3801989B2 (ja) | 2000-12-14 | 2001-12-06 | リードフレームパッドから張り出しているダイを有する半導体装置パッケージ |
Country Status (6)
Country | Link |
---|---|
US (1) | US6433424B1 (ja) |
JP (1) | JP3801989B2 (ja) |
CN (1) | CN100423251C (ja) |
AU (1) | AU2002228825A1 (ja) |
TW (1) | TW523888B (ja) |
WO (1) | WO2002049108A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101441691B1 (ko) * | 2007-09-28 | 2014-09-17 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
JP2015153876A (ja) * | 2014-02-13 | 2015-08-24 | セイコーインスツル株式会社 | リードフレーム、および半導体装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6927482B1 (en) * | 2003-10-01 | 2005-08-09 | General Electric Company | Surface mount package and method for forming multi-chip microsensor device |
US7602050B2 (en) * | 2005-07-18 | 2009-10-13 | Qualcomm Incorporated | Integrated circuit packaging |
US7274089B2 (en) * | 2005-09-19 | 2007-09-25 | Stats Chippac Ltd. | Integrated circuit package system with adhesive restraint |
US8536689B2 (en) * | 2005-10-03 | 2013-09-17 | Stats Chippac Ltd. | Integrated circuit package system with multi-surface die attach pad |
US7449369B2 (en) * | 2006-01-23 | 2008-11-11 | Stats Chippac Ltd. | Integrated circuit package system with multiple molding |
US8629537B2 (en) * | 2006-01-23 | 2014-01-14 | Stats Chippac Ltd. | Padless die support integrated circuit package system |
US7556987B2 (en) * | 2006-06-30 | 2009-07-07 | Stats Chippac Ltd. | Method of fabricating an integrated circuit with etched ring and die paddle |
US7838339B2 (en) * | 2008-04-04 | 2010-11-23 | Gem Services, Inc. | Semiconductor device package having features formed by stamping |
US20110075392A1 (en) * | 2009-09-29 | 2011-03-31 | Astec International Limited | Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets |
CN103594448A (zh) * | 2013-11-15 | 2014-02-19 | 杰群电子科技(东莞)有限公司 | 一种引线框架 |
JP2016025124A (ja) * | 2014-07-16 | 2016-02-08 | 株式会社デンソー | 半導体装置およびその製造方法 |
CN110071078A (zh) * | 2014-08-22 | 2019-07-30 | 苏州日月新半导体有限公司 | 扁平无引脚封装体 |
JP1537981S (ja) * | 2015-04-20 | 2015-11-16 | ||
JP1537980S (ja) * | 2015-04-20 | 2015-11-16 | ||
CN111834302B (zh) * | 2020-07-28 | 2022-03-11 | 武汉邮埃服光电科技有限公司 | 一种晶体管管座及晶体管气密封装结构 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2569939B2 (ja) * | 1989-10-23 | 1997-01-08 | 日本電気株式会社 | 樹脂封止型半導体装置 |
JPH0469981A (ja) * | 1990-07-11 | 1992-03-05 | New Japan Radio Co Ltd | 光半導体装置 |
JP2708320B2 (ja) * | 1992-04-17 | 1998-02-04 | 三菱電機株式会社 | マルチチップ型半導体装置及びその製造方法 |
US5327008A (en) * | 1993-03-22 | 1994-07-05 | Motorola Inc. | Semiconductor device having universal low-stress die support and method for making the same |
JPH0794539A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 半導体装置 |
US5521429A (en) * | 1993-11-25 | 1996-05-28 | Sanyo Electric Co., Ltd. | Surface-mount flat package semiconductor device |
US5683944A (en) * | 1995-09-01 | 1997-11-04 | Motorola, Inc. | Method of fabricating a thermally enhanced lead frame |
JP2842355B2 (ja) * | 1996-02-01 | 1999-01-06 | 日本電気株式会社 | パッケージ |
JP3685585B2 (ja) | 1996-08-20 | 2005-08-17 | 三星電子株式会社 | 半導体のパッケージ構造 |
US5814884C1 (en) * | 1996-10-24 | 2002-01-29 | Int Rectifier Corp | Commonly housed diverse semiconductor die |
JPH10163400A (ja) * | 1996-11-28 | 1998-06-19 | Nitto Denko Corp | 半導体装置及びそれに用いる2層リードフレーム |
US6291273B1 (en) * | 1996-12-26 | 2001-09-18 | Hitachi, Ltd. | Plastic molded type semiconductor device and fabrication process thereof |
KR100235308B1 (ko) | 1997-06-30 | 1999-12-15 | 윤종용 | 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지 |
US6157074A (en) | 1997-07-16 | 2000-12-05 | Hyundai Electronics Industries Co., Ltd. | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same |
US6020646A (en) | 1997-12-05 | 2000-02-01 | The Charles Stark Draper Laboratory, Inc. | Intergrated circuit die assembly |
JP4260263B2 (ja) * | 1999-01-28 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2001
- 2001-10-26 US US10/002,252 patent/US6433424B1/en not_active Expired - Lifetime
- 2001-12-06 AU AU2002228825A patent/AU2002228825A1/en not_active Abandoned
- 2001-12-06 WO PCT/US2001/046676 patent/WO2002049108A1/en active Application Filing
- 2001-12-06 CN CNB01820533XA patent/CN100423251C/zh not_active Expired - Fee Related
- 2001-12-06 JP JP2002550316A patent/JP3801989B2/ja not_active Expired - Fee Related
- 2001-12-13 TW TW090130895A patent/TW523888B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101441691B1 (ko) * | 2007-09-28 | 2014-09-17 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
JP2015153876A (ja) * | 2014-02-13 | 2015-08-24 | セイコーインスツル株式会社 | リードフレーム、および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US6433424B1 (en) | 2002-08-13 |
WO2002049108A8 (en) | 2002-11-28 |
AU2002228825A1 (en) | 2002-06-24 |
TW523888B (en) | 2003-03-11 |
JP3801989B2 (ja) | 2006-07-26 |
WO2002049108A1 (en) | 2002-06-20 |
CN1630945A (zh) | 2005-06-22 |
CN100423251C (zh) | 2008-10-01 |
US20020047198A1 (en) | 2002-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組,以及製造方法 | |
US9218987B2 (en) | Method for top-side cooled semiconductor package with stacked interconnection plates | |
US9147649B2 (en) | Multi-chip module | |
TWI476842B (zh) | 用於半導體裝置封裝的導電夾片 | |
JP5442368B2 (ja) | 直付リード線を備えるicチップパッケージ | |
US7800208B2 (en) | Device with a plurality of semiconductor chips | |
US8513059B2 (en) | Pre-molded clip structure | |
JP3877401B2 (ja) | 半導体装置の製造方法 | |
JP3801989B2 (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージ | |
JP5492367B2 (ja) | 窒化ガリウム半導体デバイス用のパッケージ | |
JP2011097090A (ja) | ドレインクリップを備えた半導体ダイパッケージ | |
TWI228317B (en) | Semiconductor device having clips for connecting to external elements | |
WO2004064110A2 (en) | Space-efficient package for laterally conducting device | |
US9355946B2 (en) | Converter having partially thinned leadframe with stacked chips and interposer, free of wires and clips | |
TWI452662B (zh) | 雙邊冷卻整合電源裝置封裝與模組及製造方法 | |
US7566967B2 (en) | Semiconductor package structure for vertical mount and method | |
US7122885B2 (en) | Flip-chip packaging | |
CN113496977A (zh) | 共源共栅半导体装置和制造方法 | |
JPH09186288A (ja) | 半導体装置 | |
EP2309538A2 (en) | Package for semiconductor devices | |
CN112216658A (zh) | 具有适应各种管芯尺寸的引线框架的半导体器件 | |
JPH08130283A (ja) | 半導体装置 | |
JP2587722Y2 (ja) | 半導体装置 | |
JPH0513624A (ja) | 半導体装置 | |
JPH10189665A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3801989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |