JP2842355B2 - パッケージ - Google Patents

パッケージ

Info

Publication number
JP2842355B2
JP2842355B2 JP8016680A JP1668096A JP2842355B2 JP 2842355 B2 JP2842355 B2 JP 2842355B2 JP 8016680 A JP8016680 A JP 8016680A JP 1668096 A JP1668096 A JP 1668096A JP 2842355 B2 JP2842355 B2 JP 2842355B2
Authority
JP
Japan
Prior art keywords
lead frame
bank
package
chip
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8016680A
Other languages
English (en)
Other versions
JPH09213826A (ja
Inventor
清治 市川
友明 廣川
伴昭 木村
潤一 田中
卓 佐藤
智司 村田
勧 窪田
全夫 荻原
建次 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8016680A priority Critical patent/JP2842355B2/ja
Priority to TW086100659A priority patent/TW390002B/zh
Priority to EP97101034A priority patent/EP0788157A3/en
Priority to AU12386/97A priority patent/AU736114B2/en
Priority to CA002196268A priority patent/CA2196268C/en
Priority to KR1019970003040A priority patent/KR100231118B1/ko
Priority to US08/792,394 priority patent/US5905301A/en
Publication of JPH09213826A publication Critical patent/JPH09213826A/ja
Application granted granted Critical
Publication of JP2842355B2 publication Critical patent/JP2842355B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、パッケージに関
し、特に超高周波用半導体、光素子、表面弾性波素子、
あるいは共振子等のチップを封止したモールドパッケー
ジに関する。
【０００２】
【従来の技術】超高周波用デバイスは、パッケージが大
きくなるとリードのインダクタンス成分が大きくなり、
高周波での損失が大きくなる。従って、直径２ｍｍ程度
の非常に小さいパッケージに収納する必要がある。ま
た、超高周波用デバイスは、従来、セラミック中空パッ
ケージに組み込んでいたが、セラミックパッケージは高
価であるので樹脂モールドパッケージに組み込む傾向に
ある。
【０００３】しかし、樹脂は誘電率が高いので、デバイ
ス全体を樹脂封止すると、寄生容量が大きくなり、高周
波利得が得られない。これを解決するため、デバイス表
面に空間を設けた樹脂モールドパッケージが提案されて
いる。
【０００４】例えば、ＷＯ９４／１７５５２号公報に
は、表面にリードフレームが封止載されるとともに半導
体チップが搭載された樹脂製の基板部に、プラスチック
キャップを被せて接着剤で固着し、半導体チップを封止
した高周波用プラスチックパッケージが開示されてい
る。また、特開平２−２５０５７号公報には、上部が開
口された樹脂ケースを、内側底部に内部リードを配置さ
せてリードフレームにモールド成形した後、内部リード
部と半導体チップとを接続し、さらに、樹脂ケースに半
導体チップ封止用蓋体を接着する、半導体装置の製造方
法が開示されている。
【０００５】さらに、特開平５−２９１３１９号公報に
は、可撓性フィルム基板上に形成された金属箔配線と、
半導体チップのパッドとを、接続用の突起電極を介して
接続するとともに、これら突起電極の外側または内側に
枠状のダムパターンを形成し、半導体チップと可撓性フ
ィルム基板とを封止用樹脂シートで挟んで一体的に固着
した半導体装置が開示されている。実開昭６２−１３５
４４１号公報には、複数の電極が形成された基板上に、
半田バンプが設けられた半導体チップを接続し、半導体
チップ上から樹脂を滴下して半導体チップを封止するこ
とで、基板と半導体チップとの間に半田バンプの高さ分
の空間が形成された構造が開示されている。
【０００６】
【発明が解決しようとする課題】しかしながら、ＷＯ９
４／１７５５２号公報に記載されたものは、キャップを
封止した後でリードの曲げ加工を行うので、パッケージ
が小さい場合には、リードの曲げ加工時に加わる応力に
より、リードがモールドから浮き上がったり、キャップ
にひびが入ったり、接着部が剥がれてキャップが取れた
りするという問題点があった。
【０００７】一方、特開平２−２５０５７号公報に記載
されたものは、開口の外周は枠部となり、リードフレー
ムはベースの部分と枠部との間に保持されることになる
ので、上記のような問題は起きにくくなる。しかしなが
ら、電子部品は通常、実装機のハンドラによってプリン
ト基板等の所定の位置にマウントされた後、半田付けさ
れる。そしてさらに、プリント基板の一部をシールドケ
ースで覆ったり、プリント基板を本体ケースに装着した
りする。これらの各工程において、ハンドラの一部、シ
ールドケース、あるいはドライバが、既に実装されたパ
ッケージに誤って接触することがある。比較的大きなパ
ッケージでは、枠部の厚みを大きくとることができるの
で、ハンドラ等が接触してもパッケージが壊れることは
ない。
【０００８】しかし、超高周波用パッケージは直径が２
ｍｍ程度であるので枠部の厚みとしては０．５ｍｍ程度
しかとることができない。従って、わずかな横方向のせ
ん断応力が加わっただけで、パッケージが破壊してしま
うおそれがあった。
【０００９】特開平５−２９１３１９号公報に記載され
たものは、構造体として可撓性フィルムや樹脂シートを
使用しているため、パッケージ自身の機械的強度が乏し
いという問題がある。また、封止の際の加圧でパッケー
ジが歪み、ダムパターンのわずかな隙間から樹脂が流入
するおそれもあり、信頼性に欠ける。実開昭６２−１３
５４４１号公報に記載されたものは、滴下樹脂が半導体
チップの周辺に広がることになり、樹脂流れの問題が残
る。さらに、樹脂の粘度や、基板と半導体チップとの間
隙の最適化を行わなければ、必ずしも基板と半導体チッ
プとの間に空間が形成されるとは限らない。
【００１０】そこで本発明は、樹脂のパッケージを採用
しつつも、高周波特性にすぐれ、自動実装に耐え得る強
度を持つパッケージを提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
本発明のパッケージは、第１に、リードフレームと、前
記リードフレームが封止された基板部と、前記基板部の
上面外周部に前記リードフレームを挟んで形成された枠
状の土手部とからなり、前記基板部及び前記土手部がそ
れぞれ樹脂で前記リードフレームとともに一体成形され
たベースと、前記ベース上の、前記土手部で囲まれた領
域で前記リードフレームに搭載され、前記リードフレー
ムと電気的に接続されたチップと、前記チップを覆って
前記土手部上に固着された樹脂製のキャップとを有し、
前記リードフレームには、前記基板部と前記土手部とで
挟まれる部分に、前記基板部と前記土手部とを繋げる穴
が形成されているものである。
【００１２】上記のように、チップはリードフレーム以
外が樹脂で成形されたベースの土手部で囲まれた領域に
搭載され、土手部に樹脂製のキャップが固着される。こ
れにより、ベースとキャップとで構成される中空部内に
チップが封止された樹脂モールド中空パッケージが得ら
れる。ここで、リードフレームが基板部と土手部とに挟
まれた部分においてリードフレームには穴が形成され、
ベースの成形時にこの穴にも樹脂が充填されて基板部と
土手部とが繋がっているので、樹脂モールド中空パッケ
ージでありながらも、強度が向上したものとなる。
【００１３】リードフレームには、上記の穴に加え、羽
部、凹凸条あるいは爪部を形成することで、リードフレ
ームの引き抜き強度が向上する。
【００１４】第２の発明のパッケージは、リードフレー
ムと、前記リードフレームが封止された基板部と、前記
基板部の上面に前記リードフレームを挟んで形成された
枠状の土手部とからなり、前記基板部及び前記土手部が
それぞれ樹脂で前記リードフレームとともに一体成形さ
れたベースと、前記ベース上の、前記土手部で囲まれた
領域で、前記リードフレームに搭載されて前記リードフ
レームと接続されたチップと、前記チップを覆って前記
ベースに固着された樹脂製のキャップとを有し、前記土
手部は前記キャップの内壁よりも内側に設けられ、前記
キャップが前記基板部の外周部及び前記土手部の外壁面
と固着されたものである。
【００１５】このように構成されたパッケージでも、第
１の発明と同様に、ベースとキャップとの間の中空部内
にチップが封止された樹脂モールド中空パッケージが得
られる。また、キャップが基板部の外周部及び土手部の
外壁面と固着されるので、パッケージ自体の強度が土手
部によって補強されるとともに、固着強度も大きいもの
となる。さらに、キャップをベースに固着する際、土手
部がキャップのガイドとなるので、キャップの位置精度
も向上する。
【００１６】第３の発明のパッケージは、リードフレー
ムと、前記リードフレームが封止された樹脂製の基板部
からなり、前記基板部が前記リードフレームとともに一
体成形されたベースと、前記ベース上で前記リードフレ
ームに搭載され、前記リードフレームと電気的に接続さ
れたチップと、前記チップを覆って前記ベースに固着さ
れた樹脂製のキャップとを有し、前記リードフレーム
は、前記チップが搭載されるチップ搭載部及び前記チッ
プと電気的に接続されるボンディング部が前記基板部の
表面に露出するように凸状に折り曲げられ、前記基板部
の側面から導出されたものである。
【００１７】このように構成されたパッケージでも、第
１の発明と同様に、ベースとキャップとの間の中空部内
にチップが封止された樹脂モールド中空パッケージが得
られる。また、また、リードフレームは、基板部の内部
でクランク状に曲げられた状態で保持されるので、リー
ドフレームの引き抜き強度が向上する。特に、ベースの
上面を平坦とすることで、ベースの成形時にリードフレ
ームのチップ搭載部及びボンディング部に発生する樹脂
のバリの除去が容易になる。
【００１８】第４の発明のパッケージは、リードフレー
ムと、前記リードフレームが封止された基板部と、前記
基板部の上面外周部に前記リードフレームを挟んで形成
された枠状の土手部とからなり、前記基板部及び前記土
手部がそれぞれ樹脂で前記リードフレームとともに一体
成形されたベースと、前記ベース上の、前記土手部で囲
まれた領域に搭載され、前記リードフレームと接続され
たチップとを有し、前記チップは、複数の突起電極が設
けられた電極面を前記リードフレームに対向させて前記
リードフレームと接続され、この状態で上方から滴下さ
れた封止樹脂により封止され、前記チップと前記基板部
との間に空隙を有し、 前記リードフレームには、前記基
板部と前記土手部とで挟まれる部分に、前記基板部と前
記土手部とを繋げる穴が形成されたものである。
【００１９】上記のように構成されたパッケージでは、
複数の突起電極が設けられた電極面をリードフレームと
対向させてチップとリードフレームとを接続するので、
チップの電極面とリードフレームとの間に空間が形成さ
れた、樹脂モールド中空パッケージが得られる。しか
も、リードフレームに形成された穴を介して基板部と土
手部とが繋げられるとともに、土手部の内側は封止樹脂
で満たされるので、パッケージ自体の強度も向上する。
【００２０】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
【００２１】（第１実施例）本発明のパッケージの第１
実施例について、図１を参照して説明する。図１は、本
発明のパッケージの第１実施例を示す図であり、同図
（ａ）はキャップ封止前の平面図、同図（ｂ）はキャッ
プ封止後の（ａ）のＡ−Ａ線断面図である。
【００２２】図１に示すように、本実施例のパッケージ
は、リードフレーム１２を含むベース１１と、ベース１
１に搭載されたチップ１４と、チップ１４を覆ってベー
ス１１に固着されたキャップ１５とで構成される。
【００２３】ベース１１は、リードフレーム１２と、リ
ードフレーム１２を封止する基板部１３ａと、基板部１
３ａの上面外周部にリードフレーム１２を挟んで形成さ
れ、基板部１３ａの外形状と等しい外形状を有する枠状
の土手部１３ｂとからなる。基板部１３ａ及び土手部１
３ｂは樹脂製で、モールド金型（不図示）によりリード
フレーム１２とともに一体成形される。これにより、リ
ードフレーム１２は基板部１３ａと土手部１３ｂとに挟
まれて保持される。リードフレーム１２の、基板部１３
ａと土手部１３ｂとに挟まれる内部リードに相当する部
分には、それぞれ基板部１３ａと土手部１３ｂとを繋げ
るアンカーホール１２ａが形成されており、モールド金
型による成形でアンカーホール１２ａ内にも樹脂が充填
されている。
【００２４】リードフレーム１２の材質としては、Ｃｕ
合金や４２合金などが用いられる。また、ベース１１の
樹脂部分すなわち基板部１３ａ及び土手部１３ｂの材質
としては、エポキシ系樹脂、液晶ポリマ（ＬＣＰ）、あ
るいはポリフェニレンサルファイド（ＰＰＳ）などが用
いられる。
【００２５】チップ１４は、土手部１３ｂに囲まれた領
域でリードフレーム１２に搭載され、ボンディング線１
７によりリードフレーム１２と電気的に接続される。キ
ャップ１５は、ベース１１の樹脂部分と同じ樹脂で成形
されたもので、エポキシ系樹脂、あるいはフェノール系
樹脂の接着剤で、土手部１３ｂの上面に接着される。こ
れにより、ベース１１とキャップ１５とで構成される中
空部にチップ１４が封止された樹脂モールドパッケージ
が得られる。従って、樹脂パッケージを採用しつつも、
高周波特性に優れたものとなる。なお、ベース１１の樹
脂部分とキャップ１５とは、異なる樹脂で成形してもよ
い。例えばチップとして光素子を用いた場合には、キャ
ップ１５は透明な樹脂で成形される。
【００２６】本実施例の各部の寸法を以下に示す。ベー
ス１１の樹脂部分については、基板部１３ａの厚さが
０．３ｍｍ、土手部１３ｂは幅が０．３５ｍｍ、高さが
０．２ｍｍである。リードフレーム１２については、幅
が０．５ｍｍ、厚さが０．１２５ｍｍ、アンカーホール
１２ａの直径が０．２ｍｍである。キャップ１５につい
ては、直径が１．９ｍｍ、高さが０．５ｍｍ、樹脂厚が
０．３ｍｍである。
【００２７】次に、上述したパッケージの製造方法の一
例を、図２を参照して説明する。
【００２８】（ａ）リードフレーム１２をプレスあるい
はエッチングにより所定の形状に形成する（図５
（ａ））。
【００２９】（ｂ）リードフレーム１２をモールド金型
（不図示）のキャビティ内に配置し、このキャビティに
樹脂を注入する。これにより、基板部１３ａと土手部１
３ｂとでリードフレーム１２を保持したベース１１が成
形される（図２（ｂ））。この際、リードフレーム１２
のアンカーホール１２ａ内にも樹脂が充填され、この部
分においても基板部１３ａと土手部１３ｂとは一体とな
っている。
【００３０】（ｃ）チップ１４をリードフレーム１２上
に搭載し、ボンディング線１７によりリードフレーム１
２とチップ１４とを接続する（図２（ｃ））。
【００３１】（ｄ）キャップ１５の土手部１３ｂとの接
着面に接着剤１６を塗布し、キャップ１５を土手部１３
ｂの上面に接着する（図２（ｄ））。これによりチップ
１４は、ベース１１とキャップ１５とで構成される中空
部内に封止される。
【００３２】（ｅ）リードフレーム１２の外周部を切断
し、リードフレーム１２の外部リードに相当する部分を
折り曲げ加工する（図２（ｅ））。
【００３３】以上の工程により、パッケージが完成す
る。
【００３４】ここで、本実施例のパッケージについて、
リードフレーム１２をプリント基板に半田付けした状態
で、プッシュプルゲージを用いてキャップ１５の上端部
に横方向のせん断力を加え、パッケージが破壊されると
きに加えられたせん断力を測定した。試験サンプルは２
０個とし、その度数分布の傾向を図１５に示す（実施
例）。比較のために、従来のセラミック製のキャップを
用いたパッケージ（比較例１）、及びリードフレームに
アンカーホールを形成していないこと以外は本実施例と
同様に構成されたパッケージ（比較例２）についても同
様の試験を行い、図１５に併せて示した。
【００３５】この実験の結果、実施例では、土手部にお
いて破壊され、そのときのせん断力の平均値は３．７ｋ
ｇであった。また、比較例１では、キャップを接着する
接着剤とリードフレームとの間で破壊され、そのときの
せん断力の平均値は５ｋｇであった。比較例２では、土
手部で破壊され、そのときのせん断力は２．２ｋｇであ
った。以上のことから、アンカーホール１２ａを設ける
ことで、樹脂モールドの中空パッケージであっても、セ
ラミックのパッケージに近い強度となることがいえる。
【００３６】なお、リードフレームにアンカーホールを
設けることは、特開平５−２２６５４８号公報や、特開
平７−１２２６９２号公報にも開示されている。
【００３７】すなわち、特開平５−２２６５４８号公報
には、内部リード部の表面にエッチング法により断面が
半円形の穴を形成した後、裏面にも同様に断面が半円形
の穴を形成して表面の穴と繋げることによってアンカー
ホールが形成されたリードフレームが開示されている。
しかし、このアンカーホールはリードフレームの切断及
び折り曲げ工程での機械的衝撃を吸収するためのもので
あり、また、このリードフレームが適用されるパッケー
ジも中空タイプではない。従って、実装機のハンドラ等
の接触によるパッケージの破壊を考慮する必要もないも
のである。
【００３８】また、特開平７−１２２６９２号公報に
は、外囲器を構成するベース部と封止部とでリードフレ
ームを挟んだ構造の半導体装置が開示されている。そし
て、リードフレームの、ベース部と封止部とに挟まれる
部分にはアンカーホールが設けられ、このアンカーホー
ルにガラス系の接着剤が充填された状態で、この接着剤
によりリードフレームがベース部と封止部とに接着され
る。また、ベース部及び封止部はセラミックで構成され
ている。このように、ベース部及び封止部をセラミック
で構成されているので、リードフレームは両者で挟まれ
る構造となっている。この構造をモールド樹脂で構成し
たとしても、前述のＷＯ９４／１７５５２号公報の場合
と同様に、リードフレームの曲げ加工時に加わる応力に
より接着部が剥がれ、リードフレームが浮き上がったり
封止部が取れたりすることがある。従って、この構造
も、接着面積を大きくとることができる半導体パッケー
ジには有効であるが、超高周波用の小型パッケージには
適していない。
【００３９】（第２実施例）図３は、本発明のパッケー
ジの第２実施例を示す図であり、同図（ａ）はキャップ
封止前の平面図、同図（ｂ）はキャップ封止後の（ａ）
のＢ−Ｂ線断面図である。
【００４０】本実施例は、リードフレーム２２の、基板
部２３ａと土手部２３ｂとに挟まれる部分に、アンカー
ホール２２ａに加え、さらに、リードフレーム２２の厚
み方向に突出する羽部２２ｂをそれぞれ設けたものであ
る。羽部２２ｂは、リードフレーム２２の上記部分の両
側部を土手部２３ｂ側に折り曲げることによって形成さ
れたものである。本実施例では、羽部２２ｂの長さを
０．１５ｍｍ、高さを０．１ｍｍとした。その他の構成
及び各部分の材質については第１実施例と同様であるの
で、その説明は省略する。
【００４１】羽部２２ｂの形成方法の一例について、図
４を参照して説明する。まず、プレスあるいはエッチン
グによりリードフレーム２２を所定の形状に形成する。
このとき、羽部２２ｂとなる部分は、図４（ａ）に示す
ように幅広に形成する。次いで、この幅広の部分をプレ
スにより折り曲げる。これにより、図４（ｂ）及び
（ｃ）に示すように、リードフレーム２２の両側部に羽
部２２ｂが形成される。
【００４２】以上説明したように、リードフレーム２２
に羽部２２ｂを設けることで、リードフレーム２２の引
き抜き強度を向上させることができる。特に、羽部２２
ｂを土手部２３ｂ側に突設することで、リードフレーム
２２と土手部２３ｂとの接触面積が大きくなるので、パ
ッケージのせん断力に対する強度がより向上する。第１
実施例と同様にして、パッケージが破壊されるときのせ
ん断力を測定したところ、その値は４．８ｋｇとなり、
セラミックパッケージにより近い強度の樹脂モールド中
空パッケージが得られた。なお、羽部２２ｂを基板部２
３ａ側に突設した場合には、せん断力に対する強度は第
１実施例と変わらないが、引き抜き強度は第１実施例に
比較して向上する。
【００４３】（第３実施例）図５は、本発明のパッケー
ジの第３実施例を示す図であり、同図（ａ）はキャップ
封止前の平面図、同図（ｂ）はキャップ封止後の（ａ）
のＣ−Ｃ線断面図である。
【００４４】本実施例は、リードフレーム３２の、基板
部３３ａと土手部３３ｂとに挟まれる部分に、アンカー
ホール３２ａに加え、さらに、凹凸条３２ｂをそれぞれ
設けたものである。凹凸条３２ｂは、リードフレーム３
２の幅方向に沿った山部と谷部とが、リードフレーム３
２の長手方向に交互に配列されたものである。凹凸条３
２ｂを形成する方法としては、例えば、プレス等により
第１実施例と同様にしてリードフレーム３２を所定の形
状に形成した後、図６に示すように、先端部がＶ字型の
金型３８でスタンピングする方法がある。この場合、凹
凸条３２ｂの形成によってリードフレーム３２の長さが
短くなるので、プレス等によるリードフレーム３２の形
成の際には、この短くなる分を考慮した寸法とする必要
がある。本実施例では、凹凸条３２ｂの長さを０．１５
ｍｍ、リードフレーム３２の表面からの高さを０．１ｍ
ｍとした。その他の構成及び各部分の材質については第
１実施例と同様であるので、その説明は省略する。
【００４５】以上説明したように、リードフレーム３２
に凹凸条３２ｂを設けることで、リードフレーム３２の
引き抜き強度を向上させることができる。また、リード
フレーム３２とベースの樹脂部分との接触面積が大きく
なるので、パッケージのせん断力に対する強度がより向
上する。第１実施例と同様にして、パッケージが破壊さ
れるときのせん断力を測定したところ、その値は４．８
ｋｇとなり、セラミックパッケージにより近い強度の樹
脂モールド中空パッケージが得られた。
【００４６】（第４実施例）図７は、本発明のパッケー
ジの第４実施例を示す図であり、同図（ａ）はキャップ
封止前の平面図、同図（ｂ）はキャップ封止後の（ａ）
のＤ−Ｄ線断面図である。
【００４７】本実施例は、リードフレーム４２の、基板
部４３ａと土手部４３ｂとに挟まれる部分に、アンカー
ホール４２ａに加え、さらに、爪部４２ｂをそれぞれ設
けたものである。爪部４２ｂはリードフレーム４２の両
側部に一体に形成されたもので、先細りの先端がベース
の外側に向かってに延びたくさび形状をなしている。爪
部４２ｂを有するリードフレーム４２は、第１実施例と
同様にプレスやエッチングにより形成することができ
る。本実施例では、爪部４２ｂ２ｂの長さ及び幅をそれ
ぞれ０．２ｍｍとした。その他の構成及び各部分の材質
については第１実施例と同様であるので、その説明は省
略する。
【００４８】以上説明したように、リードフレーム４２
に爪部４２ｂを設けることで、リードフレーム４２の引
き抜き強度を向上させることができる。特に、上述した
ようなくさび形の爪部４２ｂが引き抜き強度の向上に
は、より効果的である。
【００４９】さらに、上述した第２実施例から第４実施
例にそれぞれ示したアンカーを適宜組み合せることも可
能である。
【００５０】（第５実施例）図８は、本発明のパッケー
ジの第５実施例を示す図であり、同図（ａ）はキャップ
封止前の平面図、同図（ｂ）はキャップ封止後の（ａ）
のＥ−Ｅ線断面図である。
【００５１】本実施例のパッケージは矩形形のパッケー
ジであるが、基本構成は上述した各実施例と同様であ
る。すなわち、ベース５１の樹脂部分は、リードフレー
ム５２を封止する基板部５３ａと、基板部５３ａの上面
にリードフレーム５２を挟んで形成された枠状の土手部
５３ｂとを有する。また、リードフレーム５２の、基板
部５３ａと土手部５３ｂとで挟まれる部分にはアンカー
ホール５２ａが形成され、アンカーホール５２ａ内にも
樹脂が充填されている。チップ５４は、土手部５３ｂに
囲まれた領域でリードフレーム５２に搭載され、ボンデ
ィング線５７によりリードフレーム５２と電気的に接続
される。そして、ベース５１の上面に、接着剤５６によ
りキャップ５５が接着され、チップ５４がベース５１と
キャップ５５とで構成される中空部内に封止される。各
構成部材の材質も、上述した実施例と同様のものが使用
される。
【００５２】本実施例のパッケージが上述した実施例の
パッケージと異なる点は、以下の点である。まず、土手
部５３ｂが、キャップ５５の内壁よりも内側に形成され
ている。そして、これに伴って、キャップ５５は基板部
５３ａの外周部及び土手部５３ｂの外壁面と接着され
る。本実施例では、土手部５３ｂの幅を０．３５ｍｍ、
高さを０．２ｍｍとした。
【００５３】このように、キャップ５５の内側に土手部
５３ｂを設け、キャップ５５を基板部５３ａの外周部及
び土手部５３ｂの外壁面と接着することで、接着面積を
増やし、接着強度を大きくすることができる。また、土
手部５３ｂにより、接着剤５６が中空部内に流れ込むこ
とを防止することができる。さらに、キャップ５５は基
板部５３ａ上に接着されるので、上述した実施例に比較
して、土手部５３ｂの高さ分だけパッケージ全体の高さ
を低くすることができる。具体的には、上述した実施例
ではパッケージ全体の高さが１．５ｍｍであったのが、
本実施例では１．３ｍｍとなった。
【００５４】この他にも本実施例のパッケージでは、キ
ャップ５５を接着する際に土手部５３ｂがキャップ５５
のガイドとなるため、ベース５１に対するキャップ５５
の位置精度が向上するという利点や、キャップ５５への
せん断力に対する強度が土手部５３ｂによって補強され
るという利点もある。
【００５５】（第６実施例）図９は、本発明のパッケー
ジの第６実施例を示す図であり、同図（ａ）はキャップ
封止前の平面図、同図（ｂ）はキャップ封止後の（ａ）
のＦ−Ｆ線断面図である。
【００５６】本実施例では、リードフレーム６２は、チ
ップ６４が搭載されるチップ搭載部６２ｂ、及びボンデ
ィング線６７を介してチップ６４と電気的に接続される
ボンディング部６２ｃが、それぞれ凸状に曲げ加工さ
れ、樹脂からなる基板部６３ａの上面に露出している。
基板部６３ａとリードフレーム６２とで構成されるベー
ス６１の上面は、平坦となっている。基板部６３ａに埋
め込まれたリードフレーム６２の部分であり、アンカー
ホール６２ａが形成されたアンカー部は、チップ搭載部
６２ｂ及びボンディング部６２ｃよりも低い位置にあ
り、リードフレーム６２は基板部６３ａの側面から導出
されている。
【００５７】このように、リードフレーム６２の形状を
基板部６３ａの内部で折り曲げた形状としてアンカー部
を基板部６３ａ内に配置し、リードフレーム６２を基板
部６３ａの側面から導出することで、リードフレーム６
２の引き抜き強度が向上する。本実施例においては、ア
ンカーホール６２ａは必ずしも必要ではない。ちなみ
に、本実施例でのリードフレーム６２の主要な部分の寸
法は、図１０に示すように、アンカー部に対するチップ
搭載部６２ｂ（ボンディング部６２ｃも同様）の高さＨ
を０．２ｍｍ、アンカー部の長さＬを０．４ｍｍとし
た。
【００５８】基板部６３ａの上面には、樹脂からなるキ
ャップ６５が接着剤６６により接着される。これによ
り、ベース６１とキャップ６５とで構成される中空部に
チップ６４が封止された樹脂モールドパッケージが得ら
れる。従って、樹脂パッケージを採用しつつも、高周波
特性に優れたものとなる。リードフレーム６２、基板部
６３ａ、キャップ６５及び接着剤６６の材質は、上述し
た実施例と同様のものが用いられる。
【００５９】本実施例のパッケージのベース６１の作製
方法について説明する。まず、第１実施例と同様にして
リードフレーム６２を所定の形状に形成する。次いで、
プレスでエンボス加工を行い、チップ搭載部６２ｂ及び
ボンディング部６２ｃを凸状とする。そして、このリー
ドフレーム６２をモールド金型（不図示）内のキャビテ
ィ内に配置し、このキャビティに樹脂を注入する。これ
により、基板部６３ａとリードフレーム６２とが一体と
なったベース６１が形成される。
【００６０】ここで、ベース６１は、モールド金型によ
るリードフレーム６２と樹脂との一体成形によって得ら
れるので、モールド金型とリードフレーム６２とのクリ
アランスによっては、基板部６３ａの上面に露出するチ
ップ搭載部６２ｂ及びボンディング部６２ｃの表面に、
樹脂のバリが発生することがある。これらの部分にバリ
が発生すると、チップ６４を搭載しにくくなったり、チ
ップ６４とリードフレーム６２との接続ができなくなる
という不具合が生じるので、チップ６４の搭載前にバリ
を除去しなければならない。本実施例では、ベース６１
の上面が平坦となっているので、ベース６１の上面にバ
リが発生した場合でも、その除去は容易であり、除去残
りもない。
【００６１】なお、特開昭６４−１１３５６号公報に
は、本実施例と類似した半導体パッケージが開示されて
いる。この半導体パッケージは、図１６に示すように、
クランク状に折り曲げ加工されたリード１１２を樹脂と
一体成形して、基板部１１３ａとリード１１２とが一体
となったベース１１１を有する。リード１１２の上端部
は基板部１１３ａの上面に露出し、この部分がボンディ
ング線１１７を介してチップ１１４と接続される。リー
ド１１２の下端部は基板部１１３ａの底面に露出し、こ
の部分がプリント基板（不図示）に半田付けされる。リ
ード１１２は基板部１１３ａの上面と底面に露出してお
り、本実施例のように外部リードをモールド金型で挟み
込むことができないので、ベース１１１の成形時には、
樹脂のバリは基板部１１３ａの両面に発生する。従っ
て、これらのバリを除去するためには、基板部１１３ａ
の上面及び底面の２面から作業を行わなければならな
い。しかし本実施例では、基板部６３ａの上面からの作
業でよく、図１６に示したものに比較して、バリ取り工
数は削減される。
【００６２】また、図１６に示したものは、プリント基
板に半田付けされる部分が基板部１１３ａに固定される
構造となっているので、半導体パッケージをプリント基
板に実装する際、プリント基板の温度変化による伸縮が
そのまま基板部１１３ａに作用する。このため、基板１
１３ａ部に応力が加わりクラックが発生するおそれがあ
る。これに対して本実施例のパッケージは、リードフレ
ーム６２は基板部６３ａの側面から導出されており、さ
らに、基板部６３ａの外部においてリードフレーム６２
が折り曲げられているので、プリント基板の伸縮を基板
部６３ａの外部で吸収することができ、基板部６３ａに
は応力がほとんど加わらない。
【００６３】（第７実施例）図１１は、本発明のパッケ
ージの第７実施例を示す図であり、同図（ａ）は封止樹
脂滴下前の平面図、同図（ｂ）は封止樹脂による封止後
の断面図である。
【００６４】図１１において、ベース７１は、リードフ
レーム７２と、リードフレーム７２を封止する基板部７
３ａと、基板部７３ａの上部にリードフレーム７２を挟
んで形成された土手部７３ｂとからなる。土手部７３ｂ
は、基板部７３ａの外周部の全周にわたって枠状に形成
されている。基板部７３ａ及び土手部７３ｂは樹脂製
で、モールド金型（不図示）によりリードフレーム７２
とともに一体成形される。これにより、リードフレーム
７２は基板部７３ａと土手部７３ｂとに挟まれて保持さ
れる。
【００６５】リードフレーム７２の、基板部７３ａと土
手部７３ｂとに挟まれる部分には、それぞれアンカーホ
ール７２ａが形成されており、モールド金型による樹脂
封止でアンカーホール７２ａ内にも樹脂が充填されてい
る。アンカーホール７２ａの直径は、アンカーホール７
２ａ内への樹脂の充填を確実にするためには、０．１ｍ
ｍ以上であることが好ましい。そのため、土手部７３ｂ
の幅は０．１５ｍｍ以上であることが好ましい。アンカ
ーホール７２ａを設けない場合には、土手部７３ｂの幅
は０．１ｍｍ以上であればよい。このように、第１実施
例に比べて土手部７３ｂの幅を小さくできるのは、後述
するように、土手部７３ｂで囲まれた領域に封止樹脂７
５が満たされ、それによって強度が保証されるからであ
る。
【００６６】また、土手部７３ｂは、リードフレーム７
２を保持する作用があるが、その他に、封止樹脂７５が
流れ出すのを防止する機能を持たせることもできる。そ
のため、土手部７３ｂの高さは封止樹脂７５が流れ出さ
ない程度の高さであることが望ましい。ただし、その値
は、封止樹脂７５の使用量によって変わり、限定されな
い。
【００６７】土手部７３ｂで囲まれた領域にはチップ７
４が搭載され、さらに、このチップ７４は、流動性を有
する状態で上方から滴下されて土手部７３ｂで囲まれた
領域を満たした封止樹脂７５によって封止されている。
封止樹脂７５は、滴下された後、固化される。チップ７
４には、その電極面に複数の突起電極７７が設けられて
いる。そして、突起電極７７が設けられた面が下向きに
配置されて、リードフレーム７２と突起電極７７とが接
続される。
【００６８】突起電極７７の高さは、封止樹脂７５を滴
下した際に封止樹脂７５が突起電極７７の内側に流れ込
まないような高さに設定され、チップ７４と基板部７３
ａとの間には空間が形成される。例えば、封止樹脂７５
として、粘度が１０００ｃｐ程度のエポキシ樹脂を使用
した場合、突起電極７７の高さは、０．０７ｍｍ以下と
する必要がある。
【００６９】次に、本実施例のパッケージの製造方法の
一例について、図１２を参照して説明する。まず、プレ
スあるいはエッチングにより所定の形状に形成されたリ
ードフレーム７２をモールド金型（不図示）のキャビテ
ィ内に配置し、このキャビティに樹脂を注入することに
より、基板部７３ａと土手部７３ｂとリードフレーム７
２とが一体となったベース７１を成形する（図１２
（ａ））。
【００７０】次に、チップ７４の各突起電極７７に、ボ
ンダーにより金ボールを形成する。金ボールを形成する
ための金線は、通常よく使用される直径２０μｍのもの
でよい。その後、リードフレーム７２を２６０〜２８０
℃に加熱し、その状態で、突起電極７７を下向きにして
チップ７４をリードフレーム７２の上方に配置し、突起
電極７７とリードフレーム７２とを熱圧着する（図１２
（ｂ））。
【００７１】突起電極７７とリードフレーム７２との接
続が終了したら、土手部７３ｂで囲まれた領域に封止樹
脂７５を滴下し、チップ７４を封止する（図１２
（ｃ））。これにより、チップ７４の電極面とリードフ
レーム７２との間には空間が形成される。滴下する封止
樹脂７５の量は、土手部７３ｂで囲まれた領域内に均一
に封止樹脂７５が満たされた場合に、チップ７４が完全
に隠れる量とする。また、この工程は、チップ７４にク
ラックが発生するのを防止するため、減圧された雰囲気
中で行うのが好ましい。
【００７２】以上説明したように、チップ７４に設けら
れた突起電極７７をリードフレーム７２に対向させてチ
ップ７４とリードフレーム７２とを接続し、滴下した封
止樹脂７５でチップ７４を封止することで、チップ７４
の電極面に空間が形成され高周波特性に優れた樹脂モー
ルドパッケージを得ることができる。また、チップ７４
の電極面には空間が形成されながらも、チップ７４の外
表面は封止樹脂７５で封止されているので、機械的強度
にも優れたものとなる。特に、基板部７３ａと土手部７
３ｂとの間をアンカーホール７２ａを介して繋げること
で、リードフレーム７２の引き抜き強度も向上する。さ
らに、ベース７１の成形やチップ７４のマウントに関し
ては従来の樹脂封止パッケージの製造技術をそのまま利
用することができ、封止樹脂７５の滴下に関してはそれ
ほど高い技術を必要としない。従って、従来の樹脂封止
パッケージの製造工程とほとんど変わらない工程で、容
易にしかも低コストでパッケージを製造することができ
る。
【００７３】（第８実施例）図１３は、本発明のパッケ
ージの第８実施例を示す図であり、同図（ａ）は封止樹
脂滴下前の平面図、同図（ｂ）は封止樹脂による封止後
の平面図である。
【００７４】本実施例は、ベース８１の上面に、土手部
８３ｂに加え、さらに、土手部８３ｂの内側に枠状の内
側土手部８３ｃを設けたものである。内側土手部８３ｃ
は、チップ８４が搭載された状態で、チップ８４の電極
面の外周部がその全周にわたって密着するように、突起
電極８７の外側に位置するもので、ベース８１の成形時
に、基板部８３ａ及び土手部８３ｂと同時に成形され
る。内側土手部８３ｃの上端面とチップ８４の電極面と
を確実に密着させるためには、内側土手部８３ｃの高さ
はチップ８４とリードフレーム８２との間隔よりも高い
ことが好ましいが、突起電極８７とリードフレーム８２
との接続を妨げてはならない。従って本実施例では、内
側土手部８３ｃの高さを、チップ８４とリードフレーム
８２との間隔よりも５〜１０μｍだけ高くしている。そ
の他の構成は第７実施例と同様であるので、その説明は
省略する。
【００７５】次に、本実施例のパッケージの製造方法の
一例について、図１４を参照して説明する。まず、プレ
スあるいはエッチングにより所定の形状に形成されたリ
ードフレーム８２をモールド金型（不図示）のキャビテ
ィ内に配置し、このキャビティに樹脂を注入することに
より、基板部８３ａと土手部８３ｂと内側土手部８３ｃ
リードフレーム８２とが一体となったベース８１を成形
する（図１４（ａ））。
【００７６】次に、第７実施例と同様にして、突起電極
８７とリードフレーム８２とを熱圧着する。これによ
り、内側土手部８３ｃの上端面とチップ８４の電極面の
外周部が密着し、内側土手部８３ｃの内側は密閉される
（図１４（ｂ））。
【００７７】突起電極８７とリードフレーム８２との接
続が終了したら、第７実施例と同様に封止樹脂８５を滴
下し、チップ８４を封止する（図１２（ｃ））。このと
き、上述したように内側土手部８３ｃの内側が密閉され
ているので、内側土手部８３ｃの内側への封止樹脂８５
の流入が防止され、チップ８４の電極面の空間が確保さ
れる。
【００７８】以上説明したように、本実施例では、内側
土手部８３ｃによりチップ８４の電極面への封止樹脂８
５の流入が防止される。従って、第７実施例の場合のよ
うに、封止樹脂８５の粘度や突起電極８７の高さについ
ての規制はない。
【００７９】
【発明の効果】以上説明したように本発明は、基本的に
は、樹脂でパッケージを構成し、ベースとキャップとの
中空部にチップを封止し、あるいは、リードフレームと
それに対向配置した電極面との間に空間を設けてチップ
を封止しているので、高周波特性に優れた樹脂モールド
中空パッケージとすることができる。
【００８０】その中でも、ベースの基板部の上面外周部
に土手部が形成され、リードフレームの基板部と土手部
とで挟まれる部分に穴が形成されるとともに、土手部に
キャップが固着されたものでは、リードフレームの穴を
介して基板部と土手部とが繋げられるため、パッケージ
自体の強度を向上させることができる。特に、リードフ
レームに、羽部、凹凸条、爪部を付加することによっ
て、リードフレームの引き抜き強度も向上させることが
できる。
【００８１】また、土手部がキャップの内壁よりも内側
に設けられ、土手部の外壁面及び基板部の外周部にキャ
ップが固着されたものでは、土手部によりパッケージ自
体の強度を向上できるだけでなく、キャップの固着強度
も向上させることができる。しかも、土手部がキャップ
のガイドとなり、キャップをベースに固着する際の位置
精度も向上させることができる。
【００８２】さらに、リードフレームが、チップ搭載部
及びボンディング部を基板部の表面に露出させるように
凸状に折り曲げられ、基板部の側面から引き出されたも
のでは、土手部を設けなくても、リードフレームの引き
抜き強度を向上させることができる。この場合、ベース
の上面を平坦とすることで、ベースの成形時にリードフ
レームの表面に発生する樹脂のバリを容易に除去できる
ようになる。
【００８３】そして、複数の突起電極が設けられたチッ
プを、その電極面をベースのリードフレームに対向させ
てリードフレームと接続し、上方から滴下した封止樹脂
でチップを封止したものでは、この封止樹脂によって、
パッケージ自体の強度を向上させることができる。特
に、ベースに内側土手部を設けることによって、チップ
とリードフレームとの間の空間への封止樹脂の流入が防
止され、上記空間を確実に形成することができる。
【図面の簡単な説明】
【図１】本発明のパッケージの第１実施例を示す図であ
り、同図（ａ）はキャップ封止前の平面図、同図（ｂ）
はキャップ封止後の（ａ）のＡ−Ａ線断面図である。
【図２】図１に示したパッケージの製造方法の一例を説
明する図である。
【図３】本発明のパッケージの第２実施例を示す図であ
り、同図（ａ）はキャップ封止前の平面図、同図（ｂ）
はキャップ封止後の（ａ）のＢ−Ｂ線断面図である。
【図４】図３に示したパッケージの羽部を形成する方法
の一例を説明するための図であり、同図（ａ）は折り曲
げ加工前の要部平面図、同図（ｂ）は折り曲げ加工後の
要部平面図、同図（ｃ）は折り曲げ加工後の要部側面図
である。
【図５】本発明のパッケージの第３実施例を示す図であ
り、同図（ａ）はキャップ封止前の平面図、同図（ｂ）
はキャップ封止後の（ａ）のＣ−Ｃ線断面図である。
【図６】図５に示したパッケージの凹凸条を形成する方
法の一例を説明するための図である。
【図７】本発明のパッケージの第４実施例を示す図であ
り、同図（ａ）はキャップ封止前の平面図、同図（ｂ）
はキャップ封止後の（ａ）のＤ−Ｄ線断面図である。
【図８】本発明のパッケージの第５実施例を示す図であ
り、同図（ａ）はキャップ封止前の平面図、同図（ｂ）
はキャップ封止後の（ａ）のＥ−Ｅ線断面図である。
【図９】本発明のパッケージの第６実施例を示す図であ
り、同図（ａ）はキャップ封止前の平面図、同図（ｂ）
はキャップ封止後の（ａ）のＦ−Ｆ線断面図である。
【図１０】図９に示したパッケージのリードフレームの
主要な部分の寸法を示す図である。
【図１１】本発明のパッケージの第７実施例を示す図で
あり、同図（ａ）は封止樹脂滴下前の平面図、同図
（ｂ）は封止樹脂による封止後の断面図である。
【図１２】図１１に示したパッケージの製造方法の一例
を説明する図である。
【図１３】本発明のパッケージの第８実施例を示す図で
あり、同図（ａ）は封止樹脂滴下前の平面図、同図
（ｂ）は封止樹脂による封止後の断面図である。
【図１４】図１３に示したパッケージの製造方法の一例
を説明する図である。
【図１５】パッケージの破壊せん断力を第１実施例によ
るパッケージと他のパッケージとで比較したグラフであ
る。
【図１６】クランク状に折り曲げ加工されたリードを樹
脂と一体成形してベースを構成した従来の半導体パッケ
ージの断面図である。
【符号の説明】
１１，５１，６１，７１，８１ ベース １２，２２，３２，４２，５２，６２，７２，８２
リードフレーム １２ａ，２２ａ，３２ａ，４２ａ，５２ａ，６２ａ，７
２ａ アンカーホール １３ａ，２３ａ，３３ａ，４３ａ，５３ａ，６３ａ，７
３ａ，８３ａ 基板部 １３ｂ，２３ｂ，３３ｂ，４３ｂ，５３ｂ，７３ｂ，８
３ｂ 土手部 １４，５４，６４，７４，８４ チップ １５，５５，６５ キャップ １６，５６，６６ 接着剤 １７，５７，６７ ボンディング線 ２２ｂ 羽部 ３２ｂ 凹凸条 ４２ｂ 爪部 ６２ｂ チップ搭載部 ６２ｃ ボンディング部 ７５，８５ 封止樹脂 ７７，８７ 突起電極 ８３ｃ 内側土手部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 潤一 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 佐藤 卓 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 村田 智司 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 窪田 勧 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 荻原 全夫 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 内田 建次 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 昭62−98751（ＪＰ，Ａ) 特開 昭59−43526（ＪＰ，Ａ) 特開 平５−55303（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/04 H01L 23/08

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 リードフレームと、前記リードフレーム
    が封止された基板部と、前記基板部の上面外周部に前記
    リードフレームを挟んで形成された枠状の土手部とから
    なり、前記基板部及び前記土手部がそれぞれ樹脂で前記
    リードフレームとともに一体成形されたベースと、 前記ベース上の、前記土手部で囲まれた領域で前記リー
    ドフレームに搭載され、前記リードフレームと電気的に
    接続されたチップと、 前記チップを覆って前記土手部上に固着された樹脂製の
    キャップとを有し、 前記リードフレームには、前記基板部と前記土手部とで
    挟まれる部分に、前記基板部と前記土手部とを繋げる穴
    が形成されている ことを特徴とするパッケージ。
  2. 【請求項２】 前記リードフレームには、前記基板部と
    前記土手部とに挟まれた部分に、前記リードフレームの
    厚み方向に突出する羽部がさらに形成されている請求項
    １に記載のパッケージ。
  3. 【請求項３】 前記羽部は、前記土手部側に突出してい
    る請求項２に記載の。パッケージ
  4. 【請求項４】 前記リードフレームには、前記基板部と
    前記土手部とに挟まれた部分に、前記リードフレームの
    幅方向に沿った山部と谷部とを交互に配した凹凸条がさ
    らに形成されている請求項１に記載のパッケージ。
  5. 【請求項５】 前記リードフレームには、前記基板部と
    前記土手部とに挟まれた部分に、爪部がさらに形成され
    ている請求項１に記載のパッケージ。
  6. 【請求項６】 前記爪部は、先細りの先端が前記ベース
    の外側に向かって延びたくさび形状をなしている請求項
    ５に記載のパッケージ。
  7. 【請求項７】 リードフレームと、前記リードフレーム
    が封止された基板部と、前記基板部の上面に前記リード
    フレームを挟んで形成された枠状の土手部とからなり、
    前記基板部及び前記土手部がそれぞれ樹脂で前記リード
    フレームとともに一体成形されたベースと、 前記ベース上の、前記土手部で囲まれた領域で、前記リ
    ードフレームに搭載されて前記リードフレームと電気的
    に接続されたチップと、 前記チップを覆って前記ベースに固着された樹脂製のキ
    ャップとを有し、 前記土手部は前記キャップの内壁よりも内側に設けら
    れ、前記キャップが前記基板部の外周部及び前記土手部
    の外壁面と固着されることを特徴とするパッケージ。
  8. 【請求項８】 前記リードフレームには、前記基板部と
    前記土手部とに挟まれる部分に、前記基板部と前記土手
    部とを繋げる穴が形成されている請求項７に記載のパッ
    ケージ。
  9. 【請求項９】 リードフレームと、前記リードフレーム
    が封止された樹脂製の基板部からなり、前記基板部が前
    記リードフレームとともに一体成形されたベースと、 前記ベース上で前記リードフレームに搭載され、前記リ
    ードフレームと電気的に接続されたチップと、 前記チップを覆って前記ベースに固着された樹脂製のキ
    ャップとを有し、 前記リードフレームは、前記チップが搭載されるチップ
    搭載部及び前記チップと電気的に接続されるボンディン
    グ部が前記基板部の表面に露出するように凸状に折り曲
    げられ、前記基板部の側面から導出されていることを特
    徴とするパッケージ。
  10. 【請求項１０】 前記ベースの上面が平坦となっている
    請求項９に記載の。パッケージ
  11. 【請求項１１】 リードフレームと、前記リードフレー
    ムが封止された基板部と、前記基板部の上面外周部に前
    記リードフレームを挟んで形成された枠状の土手部とか
    らなり、前記基板部及び前記土手部がそれぞれ樹脂で前
    記リードフレームとともに一体成形されたベースと、 前記ベース上の、前記土手部で囲まれた領域で前記リー
    ドフレームに搭載され、前記リードフレームと電気的に
    接続されたチップとを有し、 前記チップは、複数の突起電極が設けられた電極面を前
    記リードフレームに対向させて前記リードフレームと接
    続され、この状態で上方から滴下された封止樹脂により
    封止され、前記チップと前記基板部との間に空隙を有
    し、 前記リードフレームには、前記基板部と前記土手部とで
    挟まれる部分に、前記 基板部と前記土手部とを繋げる穴
    が形成され ていることを特徴とするパッケージ。
  12. 【請求項１２】 前記ベースの上面には、前記土手部の
    内側で、かつ、前記突起電極の外側に位置し、前記チッ
    プの電極面の外周部が全周にわたって密着される枠状の
    内側土手部が設けられている請求項１１に記載のパッケ
    ージ。
  13. 【請求項１３】 前記内側土手部は樹脂製で、前記ベー
    スの成形時に前記基板部及び前記土手部と同時に成形さ
    れる請求項１２に記載のパッケージ。
JP8016680A 1996-02-01 1996-02-01 パッケージ Expired - Lifetime JP2842355B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP8016680A JP2842355B2 (ja) 1996-02-01 1996-02-01 パッケージ
TW086100659A TW390002B (en) 1996-02-01 1997-01-22 Resin molded package
EP97101034A EP0788157A3 (en) 1996-02-01 1997-01-23 Resin molded package with excellent high frequency characteristics
CA002196268A CA2196268C (en) 1996-02-01 1997-01-29 Package
AU12386/97A AU736114B2 (en) 1996-02-01 1997-01-29 Package
KR1019970003040A KR100231118B1 (ko) 1996-02-01 1997-01-31 패키지
US08/792,394 US5905301A (en) 1996-02-01 1997-02-03 Mold package for sealing a chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8016680A JP2842355B2 (ja) 1996-02-01 1996-02-01 パッケージ

Publications (2)

Publication Number Publication Date
JPH09213826A JPH09213826A (ja) 1997-08-15
JP2842355B2 true JP2842355B2 (ja) 1999-01-06

Family

ID=11923037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8016680A Expired - Lifetime JP2842355B2 (ja) 1996-02-01 1996-02-01 パッケージ

Country Status (7)

Country Link
US (1) US5905301A (ja)
EP (1) EP0788157A3 (ja)
JP (1) JP2842355B2 (ja)
KR (1) KR100231118B1 (ja)
AU (1) AU736114B2 (ja)
CA (1) CA2196268C (ja)
TW (1) TW390002B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19629767C2 (de) * 1996-07-23 2003-11-27 Infineon Technologies Ag Anschlußrahmen für Halbleiter-Chips und Halbeiter-Modul
WO1999023700A1 (en) 1997-11-05 1999-05-14 Martin Robert A Chip housing, methods of making same and methods for mounting chips therein
US6329705B1 (en) 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
JP3536722B2 (ja) * 1998-06-18 2004-06-14 松下電器産業株式会社 チップ形固体電解コンデンサおよびその製造方法
JP3051376B2 (ja) * 1998-08-24 2000-06-12 松下電子工業株式会社 リードフレーム及びその製造方法並びにリードフレームを用いた半導体装置
SG92624A1 (en) * 1999-02-09 2002-11-19 Inst Of Microelectronics Lead frame for an integrated circuit chip (integrated circuit peripheral support)
JP3724979B2 (ja) * 1999-04-27 2005-12-07 富士通株式会社 半導体装置
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
JP2000349178A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE10004410A1 (de) * 2000-02-02 2001-08-16 Infineon Technologies Ag Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung
JP2002009581A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 弾性表面波装置
JP2002057253A (ja) * 2000-08-10 2002-02-22 Nec Corp 半導体装置およびその製造方法
US6433424B1 (en) * 2000-12-14 2002-08-13 International Rectifier Corporation Semiconductor device package and lead frame with die overhanging lead frame pad
US6861720B1 (en) 2001-08-29 2005-03-01 Amkor Technology, Inc. Placement template and method for placing optical dies
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
EP1403926A2 (en) 2002-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device
SG157957A1 (en) * 2003-01-29 2010-01-29 Interplex Qlp Inc Package for integrated circuit die
DE502004000545D1 (de) * 2003-02-13 2006-06-14 Infineon Technologies Ag Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
JP4147171B2 (ja) * 2003-10-23 2008-09-10 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4698234B2 (ja) * 2005-01-21 2011-06-08 スタンレー電気株式会社 表面実装型半導体素子
KR100638721B1 (ko) * 2005-01-28 2006-10-30 삼성전기주식회사 수지 흐름 개선용 리드 프레임 구조를 갖는 측면형발광다이오드 패키지
JP2007201376A (ja) * 2006-01-30 2007-08-09 Yamaha Corp 半導体装置
WO2008003051A2 (en) * 2006-06-29 2008-01-03 Analog Devices, Inc. Stress mitigation in packaged microchips
JP5133598B2 (ja) * 2007-05-17 2013-01-30 日東電工株式会社 封止用熱硬化型接着シート
JP2009283553A (ja) * 2008-05-20 2009-12-03 Nec Electronics Corp 電子装置およびその製造方法
JP2010232243A (ja) * 2009-03-26 2010-10-14 Renesas Electronics Corp 半導体装置の製造方法
JP2011200398A (ja) * 2010-03-25 2011-10-13 Fujifilm Corp 内視鏡
US9676614B2 (en) 2013-02-01 2017-06-13 Analog Devices, Inc. MEMS device with stress relief structures
EP2797111A1 (en) * 2013-04-24 2014-10-29 Nxp B.V. Electrical component packaging
JP6201626B2 (ja) * 2013-10-23 2017-09-27 スミダコーポレーション株式会社 電子部品及び電子部品の製造方法
US10167189B2 (en) 2014-09-30 2019-01-01 Analog Devices, Inc. Stress isolation platform for MEMS devices
JP6256301B2 (ja) * 2014-10-31 2018-01-10 株式会社デンソー 電子回路部品
CN108352364B (zh) * 2015-09-01 2021-07-13 马科技术解决方案控股公司 空气腔封装
US10131538B2 (en) 2015-09-14 2018-11-20 Analog Devices, Inc. Mechanically isolated MEMS device
JP6477421B2 (ja) * 2015-10-29 2019-03-06 三菱電機株式会社 半導体装置
JP6658104B2 (ja) * 2016-03-01 2020-03-04 株式会社デンソー 回路装置
CN108847442B (zh) * 2018-06-30 2022-01-25 山东昊润自动化技术有限公司 一种压力芯片封装方法
JP7005469B2 (ja) * 2018-11-07 2022-02-04 三菱電機株式会社 半導体装置
US11417611B2 (en) 2020-02-25 2022-08-16 Analog Devices International Unlimited Company Devices and methods for reducing stress on circuit components
CN116435201B (zh) * 2023-06-12 2023-09-12 四川遂宁市利普芯微电子有限公司 一种塑封封装方法以及器件封装结构

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1144380A (en) * 1966-01-03 1969-03-05 Texas Instruments Inc Process for fabricating hermetic seals
JPS5422770A (en) * 1977-07-22 1979-02-20 Hitachi Ltd Lead frame
JPS5662344A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Resin sealed semiconductor device
JPS5710954A (en) * 1980-06-25 1982-01-20 Nec Corp Semiconductor device
JPS58134449A (ja) * 1982-02-04 1983-08-10 Sharp Corp Ｌｓｉパツケ−ジ
JPS5943526A (ja) * 1982-09-03 1984-03-10 Matsushita Electric Works Ltd 樹脂封止型電子部品の製造方法
JPS59169161A (ja) * 1983-03-16 1984-09-25 Hitachi Ltd 半導体装置
JPS61128551A (ja) * 1984-11-27 1986-06-16 Toshiba Corp 半導体装置用リ−ドフレ−ム
IL80270A0 (en) * 1985-10-11 1987-01-30 Cird Naphthalene derivatives,their preparation and pharmaceutical compositions containing them
JPS6298751A (ja) * 1985-10-25 1987-05-08 Toshiba Corp 樹脂封止用半導体外囲器
JPS63222452A (ja) * 1987-03-11 1988-09-16 Mitsubishi Electric Corp 樹脂封止形半導体装置
JP2523637B2 (ja) * 1987-05-27 1996-08-14 株式会社日立製作所 半導体装置
JP2600689B2 (ja) * 1987-07-06 1997-04-16 ソニー株式会社 半導体装置用中空パッケージ
JPS6480058A (en) * 1987-09-21 1989-03-24 Nec Corp Semiconductor device
JPH0225057A (ja) * 1988-07-13 1990-01-26 Mitsubishi Electric Corp 半導体装置の製造方法
JP2598129B2 (ja) * 1989-05-18 1997-04-09 三菱電機株式会社 半導体装置
JPH0330362A (ja) * 1989-06-27 1991-02-08 Mitsubishi Electric Corp 集積回路用リードフレームおよびその製造方法
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
JPH04150057A (ja) * 1990-10-12 1992-05-22 Nec Corp 半導体装置用パッケージ
JPH04246847A (ja) * 1991-02-01 1992-09-02 Nec Kyushu Ltd 半導体集積回路のパッケージ
JPH04303946A (ja) * 1991-03-29 1992-10-27 Mitsubishi Electric Corp 半導体装置
JP3207222B2 (ja) * 1991-08-29 2001-09-10 株式会社東芝 電子部品装置
JPH05226548A (ja) * 1991-11-27 1993-09-03 Samsung Electron Co Ltd 半導体装置用リードフレーム
JPH05291319A (ja) * 1992-04-07 1993-11-05 Toshiba Corp 樹脂封止型半導体装置
TW332348B (en) * 1992-06-23 1998-05-21 Sony Co Ltd Manufacturing method for solid state motion picture device provides a highly accurate and low cost solid state motion picture device by use of empty package made of resin.
JPH0661383A (ja) * 1992-08-11 1994-03-04 Fujitsu Ltd 半導体装置
JPH0661365A (ja) * 1992-08-11 1994-03-04 Hitachi Ltd 半導体装置およびその製造方法
JPH0669366A (ja) * 1992-08-21 1994-03-11 Ricoh Co Ltd 半導体装置実装体及び実装方法
JP2828553B2 (ja) * 1992-12-17 1998-11-25 京セラ株式会社 半導体装置
US5557144A (en) * 1993-01-29 1996-09-17 Anadigics, Inc. Plastic packages for microwave frequency applications
US5497032A (en) * 1993-03-17 1996-03-05 Fujitsu Limited Semiconductor device and lead frame therefore
US5548087A (en) * 1993-05-07 1996-08-20 At&T Corp. Molded plastic packaging of electronic devices
JP2875139B2 (ja) * 1993-07-15 1999-03-24 株式会社東芝 半導体装置の製造方法
US5362679A (en) * 1993-07-26 1994-11-08 Vlsi Packaging Corporation Plastic package with solder grid array
JP2937713B2 (ja) * 1993-10-25 1999-08-23 株式会社東芝 半導体装置
JPH0855927A (ja) * 1994-08-12 1996-02-27 Mitsui Petrochem Ind Ltd 中空パッケージ
JPH0875580A (ja) * 1994-09-06 1996-03-22 Mitsubishi Electric Corp 半導体圧力センサ
US5610442A (en) * 1995-03-27 1997-03-11 Lsi Logic Corporation Semiconductor device package fabrication method and apparatus

Also Published As

Publication number Publication date
AU736114B2 (en) 2001-07-26
CA2196268C (en) 2001-10-02
TW390002B (en) 2000-05-11
CA2196268A1 (en) 1997-08-02
EP0788157A2 (en) 1997-08-06
JPH09213826A (ja) 1997-08-15
AU1238697A (en) 1997-08-07
KR970063696A (ko) 1997-09-12
US5905301A (en) 1999-05-18
EP0788157A3 (en) 2004-02-25
KR100231118B1 (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
JP2842355B2 (ja) パッケージ
US5891758A (en) Semiconductor device and method for manufacturing semiconductor device
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
KR20080027920A (ko) 반도체 디바이스
JP2009544159A (ja) 平坦な構造を有するモジュールと構成部品の設置方法
KR20040100997A (ko) 반도체 장치 및 그 제조 방법
US5877542A (en) Plastic molded type semiconductor device
US6633077B2 (en) Semiconductor device and method for manufacturing the same
JPH0722454A (ja) 半導体集積回路装置
US6429517B1 (en) Semiconductor device and fabrication method thereof
KR100373891B1 (ko) 반도체장치
JP3406147B2 (ja) 半導体装置
KR0148883B1 (ko) 이중 와이어 본딩을 이용한 반도체 패키지
KR940011380B1 (ko) 반도체 리드 프레임
KR100313500B1 (ko) 테이프캐리어패키지및그제조방법
JP3434226B2 (ja) 固定リードフレームおよびその製造方法
JP4225312B2 (ja) 半導体装置
KR950000457Y1 (ko) 반도체 패키지
JP2000304638A (ja) センサチップの接合構造
JPH11297880A (ja) 樹脂封止型半導体装置及びその製造方法並びにリードフレーム及びその製造方法
KR100381842B1 (ko) 반도체패키지용 리드프레임의 제조 방법
JP3805733B2 (ja) 半導体装置の製造方法
KR100649443B1 (ko) 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조
KR0120186B1 (ko) 버퍼칩을 이용한 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081023

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091023

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101023

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101023

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101023

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111023

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 15

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term