JPH04150057A - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JPH04150057A JPH04150057A JP27458990A JP27458990A JPH04150057A JP H04150057 A JPH04150057 A JP H04150057A JP 27458990 A JP27458990 A JP 27458990A JP 27458990 A JP27458990 A JP 27458990A JP H04150057 A JPH04150057 A JP H04150057A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- electrode
- hole
- ceramic base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000000919 ceramic Substances 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000008188 pellet Substances 0.000 abstract description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 238000005520 cutting process Methods 0.000 abstract description 2
- 239000007769 metal material Substances 0.000 abstract 1
- 238000005219 brazing Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置用パッケージに関し、特に、マイ
クロ波帯ディスクリートデバイス用のハーメチックシー
ル型の半導体装置用パッケージに関する。
クロ波帯ディスクリートデバイス用のハーメチックシー
ル型の半導体装置用パッケージに関する。
従来、この種の半導体装置用パッケージは、第４図（ａ
）、（ｂ）に示す構造を有しており、パッケージのセラ
ミック・ベース１の表面内部及び側面から裏面にかけて
Ａｕ電極１３−１．１３−２、・・・が形成されており
、セラミック・ベース１の裏面のＡｕ電極部の上にそれ
ぞれリード１４−１〜１４−４がろう付けされていた。
）、（ｂ）に示す構造を有しており、パッケージのセラ
ミック・ベース１の表面内部及び側面から裏面にかけて
Ａｕ電極１３−１．１３−２、・・・が形成されており
、セラミック・ベース１の裏面のＡｕ電極部の上にそれ
ぞれリード１４−１〜１４−４がろう付けされていた。
上述した従来の半導体装置用パッケージでは、装置への
実装時にリードを必要な長さに切断する必要があり、ま
た実装面積も、リードをプリント配線に半田付けするた
め広くなってしまい、実装時のコスト低減及び、装置外
形寸法の縮小化が制限されるという欠点がある。
実装時にリードを必要な長さに切断する必要があり、ま
た実装面積も、リードをプリント配線に半田付けするた
め広くなってしまい、実装時のコスト低減及び、装置外
形寸法の縮小化が制限されるという欠点がある。
本発明の半導体装置用パッケージは、セラミック・ベー
ス表面に設けられた電極が、スルーホールを通して、前
記セラミックベースの裏面に形成された金属性突起と電
気的に接続されているというものであり、従来構造の半
導体装置用パッケージにおける実装時にプリント配線と
接続するり−ド部を、パッケージ裏面に形成された金属
性突起に変更することにより、実装時に、実装面積を縮
小でき、また、リード切断工程を廃止することによるコ
スト低減の手段を与えている。
ス表面に設けられた電極が、スルーホールを通して、前
記セラミックベースの裏面に形成された金属性突起と電
気的に接続されているというものであり、従来構造の半
導体装置用パッケージにおける実装時にプリント配線と
接続するり−ド部を、パッケージ裏面に形成された金属
性突起に変更することにより、実装時に、実装面積を縮
小でき、また、リード切断工程を廃止することによるコ
スト低減の手段を与えている。
次に、本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）及び（ｃ）はそれぞれ本発明の第
１の実施例を示す上面図、断面図、及び底面図であり、
第１図（ｂ）は第１図（ａ）のＸＸ線断面図である。
１の実施例を示す上面図、断面図、及び底面図であり、
第１図（ｂ）は第１図（ａ）のＸＸ線断面図である。
パッケージのセラミック・ベース１ａの表面内部（キャ
ビティの表面）にＡｕ電極３−１．３２．３−３がメタ
ライズされており、そのＡｕ電極とパッケージ裏面を接
続するように４力所内部が金属性のものでうまっなスル
ーホール３−１〜３−４が形成されており、さらに裏面
には、スルーホール３−１〜３−４とそれぞれ接続して
金属性突起４−１〜４−２が形成されている。
ビティの表面）にＡｕ電極３−１．３２．３−３がメタ
ライズされており、そのＡｕ電極とパッケージ裏面を接
続するように４力所内部が金属性のものでうまっなスル
ーホール３−１〜３−４が形成されており、さらに裏面
には、スルーホール３−１〜３−４とそれぞれ接続して
金属性突起４−１〜４−２が形成されている。
第２図は、封着済の本発明における半導体装置用パッケ
ージを、プリント基板ｌｏ上にろう付けした時の断面図
であり、ベレット８はボンディングワイヤ７、Ａｕ電極
４−１・・・、スルーホール３−１．・・・、金属性突
起４−１．・・・、ろう材９を通してプリント基板１０
上のプリント配線く図示しない）に接続されている。
ージを、プリント基板ｌｏ上にろう付けした時の断面図
であり、ベレット８はボンディングワイヤ７、Ａｕ電極
４−１・・・、スルーホール３−１．・・・、金属性突
起４−１．・・・、ろう材９を通してプリント基板１０
上のプリント配線く図示しない）に接続されている。
プリント基板１０にろう付けした時に必要となる実装面
積は、プリント基板１０上のプリント配線に接続する金
属性突起４−１．・・・がパッケージの裏面に形成され
ているため、ろう材９の流れ幅がパッケージの外形幅と
ほぼ同程度におさえることができるため、従来構造にお
いてリードをプリント配線にろう付けする場合よりも小
さくすることができる。従ってプリント基板自体も縮小
化することができ、装置の外形寸法も縮小化することが
できる。
積は、プリント基板１０上のプリント配線に接続する金
属性突起４−１．・・・がパッケージの裏面に形成され
ているため、ろう材９の流れ幅がパッケージの外形幅と
ほぼ同程度におさえることができるため、従来構造にお
いてリードをプリント配線にろう付けする場合よりも小
さくすることができる。従ってプリント基板自体も縮小
化することができ、装置の外形寸法も縮小化することが
できる。
金属性突起４−１．・・・の材質としてとくに半田を用
いることによりろう材９が不要となり、自動実装が容易
となる。
いることによりろう材９が不要となり、自動実装が容易
となる。
第３図（ａ）及び（ｂ）は、本発明の第２の実施例を示
す断面図及び底面図である。
す断面図及び底面図である。
第１の実施例のパッケージ部の裏面の一部を突起させ、
その突起部１１の上面全面にメタライズし層１２を設け
、金属性突起の代わりとしたものであり、このことによ
り、実装時に、実装面積が縮小化できる利点に加えて、
裏面の一部の突起部にかみ合う様にプリント基板を形成
することにより、実装位置精度の向上もはかれるという
利点がある。
その突起部１１の上面全面にメタライズし層１２を設け
、金属性突起の代わりとしたものであり、このことによ
り、実装時に、実装面積が縮小化できる利点に加えて、
裏面の一部の突起部にかみ合う様にプリント基板を形成
することにより、実装位置精度の向上もはかれるという
利点がある。
以上説明したように、本発明は、従来構造におけるリー
ド部のかわりに、パッケージ部裏面に金属性突起を形成
することにより、実装時にパッケージを実装するために
必要となる面積を縮小化することができ、また、リード
切断をする必要がないため工程低減ができ、自動実装化
も容易となる効果がある。
ド部のかわりに、パッケージ部裏面に金属性突起を形成
することにより、実装時にパッケージを実装するために
必要となる面積を縮小化することができ、また、リード
切断をする必要がないため工程低減ができ、自動実装化
も容易となる効果がある。
第１図（ａ）、（ｂ）及び（Ｃ）は、本発明の第１の実
施例を示す上面図、断面図、及び底面図、第２図は本発
明の第１の実施例における封着済のパッケージをプリン
ト基板上にろう付けした時の断面図、第３図（ａ）及び
（ｂ）は本発明の第２の実施例を示す断面図及び底面図
、第４図（ａ）及び（ｂ）は従来構造のパッケージにお
けるセラミック・ベースの断面図及び底面図である。 １、ｌａ、ｌｂ−・・セラミック・ベース、２−１〜２
−３・・・Ａｕ電極、３−１〜３−４・・・スルーホー
ル、４−１〜４−４・・・金属性突起、５・・・キャッ
プ、６・・・シールろう材、７・・・ボンディングワイ
ヤ、８・・・ベレット、９・・・ろう材、１０・・・プ
リント基板、１１・・・突起部、１２・・・メタライズ
層、１３・・・従来構造におけるＡｕ電極、１４−１〜
１４−２・・・リード。
施例を示す上面図、断面図、及び底面図、第２図は本発
明の第１の実施例における封着済のパッケージをプリン
ト基板上にろう付けした時の断面図、第３図（ａ）及び
（ｂ）は本発明の第２の実施例を示す断面図及び底面図
、第４図（ａ）及び（ｂ）は従来構造のパッケージにお
けるセラミック・ベースの断面図及び底面図である。 １、ｌａ、ｌｂ−・・セラミック・ベース、２−１〜２
−３・・・Ａｕ電極、３−１〜３−４・・・スルーホー
ル、４−１〜４−４・・・金属性突起、５・・・キャッ
プ、６・・・シールろう材、７・・・ボンディングワイ
ヤ、８・・・ベレット、９・・・ろう材、１０・・・プ
リント基板、１１・・・突起部、１２・・・メタライズ
層、１３・・・従来構造におけるＡｕ電極、１４−１〜
１４−２・・・リード。
Claims (1)
- セラミック・ベース表面に設けられた電極が、スルー
ホールを通して、前記セラミックベースの裏面に形成さ
れた金属性突起と電気的に接続されていることを特徴と
する半導体装置用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27458990A JPH04150057A (ja) | 1990-10-12 | 1990-10-12 | 半導体装置用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27458990A JPH04150057A (ja) | 1990-10-12 | 1990-10-12 | 半導体装置用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04150057A true JPH04150057A (ja) | 1992-05-22 |
Family
ID=17543849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27458990A Pending JPH04150057A (ja) | 1990-10-12 | 1990-10-12 | 半導体装置用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04150057A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905301A (en) * | 1996-02-01 | 1999-05-18 | Nec Corporation | Mold package for sealing a chip |
-
1990
- 1990-10-12 JP JP27458990A patent/JPH04150057A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905301A (en) * | 1996-02-01 | 1999-05-18 | Nec Corporation | Mold package for sealing a chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4855869A (en) | Chip carrier | |
| US4167413A (en) | Making hybrid IC with photoresist laminate | |
| US4857988A (en) | Leadless ceramic chip carrier | |
| JPH04150057A (ja) | 半導体装置用パッケージ | |
| JP2849479B2 (ja) | 半導体装置のパッケージ構造 | |
| JPS6097654A (ja) | 封止型半導体装置 | |
| JP3728813B2 (ja) | 電子部品 | |
| JPH05347324A (ja) | 半導体パッケージ | |
| JP2500610B2 (ja) | 半導体装置 | |
| JPS58191460A (ja) | 電子部品 | |
| JPS6336688Y2 (ja) | ||
| JPH0222886A (ja) | 混成集積回路 | |
| JP3145602B2 (ja) | 半導体素子収納用パッケージ | |
| JP2663731B2 (ja) | 半導体装置 | |
| JP2666588B2 (ja) | 半導体装置 | |
| JPH0214558A (ja) | 半導体集積回路装置 | |
| JPH05335437A (ja) | 半導体装置 | |
| JPS6365649A (ja) | 半導体用パツケ−ジ | |
| JPH07326929A (ja) | 水晶発振器 | |
| JPH06209051A (ja) | 半導体用パッケージ | |
| JPH04214654A (ja) | 半導体チップの実装構造 | |
| JPS6017934A (ja) | 半導体装置 | |
| JPS6369694A (ja) | スクリ−ン | |
| JPH09148371A (ja) | 半導体モジュールの構造とその取り付け方法 | |
| JP2000164745A (ja) | 気密パッケージ用キャップおよび気密パッケージ |