JP2663731B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2663731B2 JP2663731B2 JP3039634A JP3963491A JP2663731B2 JP 2663731 B2 JP2663731 B2 JP 2663731B2 JP 3039634 A JP3039634 A JP 3039634A JP 3963491 A JP3963491 A JP 3963491A JP 2663731 B2 JP2663731 B2 JP 2663731B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- ceramic base
- ceramic
- external lead
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を内部に搭載
した半導体装置に関し、特に集積回路素子を搭載した多
数の外部導出リードを有する半導体装置に関する。
した半導体装置に関し、特に集積回路素子を搭載した多
数の外部導出リードを有する半導体装置に関する。
【０００２】
【従来の技術】従来の集積回路素子を搭載してなる半導
体装置の一例としては、図３に示す様な構造を有してい
た。ここで、同図（ａ）は正面図であり、同図（ｂ）は
側面図，同図（ｃ）は下面図を示す。
体装置の一例としては、図３に示す様な構造を有してい
た。ここで、同図（ａ）は正面図であり、同図（ｂ）は
側面図，同図（ｃ）は下面図を示す。
【０００３】すなわち、従来の半導体装置においては、
集積回路素子が内部に搭載され（図示せず）、この搭載
された素子の電極とセラミック基台３０１の内部に設け
たメタライズパターン（図示せず）とが、Ａｕ，Ａｌ等
からなる金属細線（図示せず）で接続されている。内部
のメタライズパターンは、外部導出用スルーホール３１
０および接地用導出スルーホール３１１を介して外部の
メタライズパターン３０９に電気的に導出接続されてい
る。
集積回路素子が内部に搭載され（図示せず）、この搭載
された素子の電極とセラミック基台３０１の内部に設け
たメタライズパターン（図示せず）とが、Ａｕ，Ａｌ等
からなる金属細線（図示せず）で接続されている。内部
のメタライズパターンは、外部導出用スルーホール３１
０および接地用導出スルーホール３１１を介して外部の
メタライズパターン３０９に電気的に導出接続されてい
る。
【０００４】また、外部のメタライズパターン３０９
は、半導体装置を実装するための外部導出リード３０３
と接続されている。さらに、内部に搭載した素子を環境
保護する目的で、セラミックキャップ３０２を、Ａｕ−
Ｓｎ合金等のろう材３０６により、セラミック基台３０
１上にＡｇ−Ｃｕ合金等のろう材３０５で固着されたシ
ール金具３０４に接着し、気密封止がなされている。
は、半導体装置を実装するための外部導出リード３０３
と接続されている。さらに、内部に搭載した素子を環境
保護する目的で、セラミックキャップ３０２を、Ａｕ−
Ｓｎ合金等のろう材３０６により、セラミック基台３０
１上にＡｇ−Ｃｕ合金等のろう材３０５で固着されたシ
ール金具３０４に接着し、気密封止がなされている。
【０００５】なお、セラミックキャップ３０２は、一般
にアルミナあるいは窒化アルミニウム等のセラミックか
らなり、ろう接面にはＷ，Ｍｏ−Ｍｎ等のメタライズが
施工され、ろう接性を良くする目的でメタライズ上にＮ
ｉめっき，Ａｕめっきが施されている。
にアルミナあるいは窒化アルミニウム等のセラミックか
らなり、ろう接面にはＷ，Ｍｏ−Ｍｎ等のメタライズが
施工され、ろう接性を良くする目的でメタライズ上にＮ
ｉめっき，Ａｕめっきが施されている。
【０００６】また、同様に、セラミック基台３０１は、
アルミナあるいは窒化アルミニウム等のセラミックから
なり、Ｗ，Ｍｏ−Ｍｎ等のメタライズが施こされ、Ａｇ
−Ｃｕろう材３０５によりろう接組立て後、防食，ワイ
ヤ接続性，キャップの封止性（ろう接性）を良くする目
的で、通常、金属及びメタライズ上にＮｉめっきを施
し、その後Ａｕめっきが施行されている。
アルミナあるいは窒化アルミニウム等のセラミックから
なり、Ｗ，Ｍｏ−Ｍｎ等のメタライズが施こされ、Ａｇ
−Ｃｕろう材３０５によりろう接組立て後、防食，ワイ
ヤ接続性，キャップの封止性（ろう接性）を良くする目
的で、通常、金属及びメタライズ上にＮｉめっきを施
し、その後Ａｕめっきが施行されている。
【０００７】シール金具３０４，外部導出リード３０３
には、セラミック基台３０１と線膨張係数が近いＦｅ−
Ｎｉ合金又はコバール等が、通常材料として用いられて
いる。
には、セラミック基台３０１と線膨張係数が近いＦｅ−
Ｎｉ合金又はコバール等が、通常材料として用いられて
いる。
【０００８】ここで、側面メタライズ３０８は、外部導
出リード３０３のろう接強度を高くするために施してあ
る。
出リード３０３のろう接強度を高くするために施してあ
る。
【０００９】こうした、一般の集積回路素子を搭載した
半導体装置は、実装密度を高くする目的で、小型化と共
に外部導出リードのピッチが小さくなって来ている。
半導体装置は、実装密度を高くする目的で、小型化と共
に外部導出リードのピッチが小さくなって来ている。
【００１０】
【発明が解決しようとする課題】この従来の半導体装置
では、半導体装置をプリント配線板等に実装する際は、
セラミック外径または外部導出リードを基準にして、Ｘ
−Ｙ方向の位置出し爪により位置出しを行っていた。そ
のため、外部導出リードとセラミック基台とのろう接位
置ずれ、及び外部導出リードの切断位置ずれにより、半
導体装置を実装する際の位置出しが困難となり、実装時
の位置ずれを生じるという問題を有していた。
では、半導体装置をプリント配線板等に実装する際は、
セラミック外径または外部導出リードを基準にして、Ｘ
−Ｙ方向の位置出し爪により位置出しを行っていた。そ
のため、外部導出リードとセラミック基台とのろう接位
置ずれ、及び外部導出リードの切断位置ずれにより、半
導体装置を実装する際の位置出しが困難となり、実装時
の位置ずれを生じるという問題を有していた。
【００１１】こうした半導体装置の実装時の位置ずれ
は、実装時に使用される共晶半田ソルダによる隣接端子
間の接触（ショート）を招き、実装歩留りを低下させる
ばかりでなく、半導体装置が使用される環境下におい
て、隣接端子間の近接部に腐食による端子間絶縁性を低
下させ易いと言った信頼度上の問題を有していた。
は、実装時に使用される共晶半田ソルダによる隣接端子
間の接触（ショート）を招き、実装歩留りを低下させる
ばかりでなく、半導体装置が使用される環境下におい
て、隣接端子間の近接部に腐食による端子間絶縁性を低
下させ易いと言った信頼度上の問題を有していた。
【００１２】
【課題を解決するための手段】本発明の半導体装置は、
セラミック基台の外形から張り出した金属板の突出部を
有し、この突出部は外部導出リードと一体に成形され、
半導体装置の実装時の位置決めをこの突出部で行うこと
によって、外部導出リードの位置ずれを防いでいる。
セラミック基台の外形から張り出した金属板の突出部を
有し、この突出部は外部導出リードと一体に成形され、
半導体装置の実装時の位置決めをこの突出部で行うこと
によって、外部導出リードの位置ずれを防いでいる。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示す図で、同図（ａ）は
上面図，同図（ｂ）は側面図，同図（ｃ）は下面図を示
す。
る。図１は本発明の一実施例を示す図で、同図（ａ）は
上面図，同図（ｂ）は側面図，同図（ｃ）は下面図を示
す。
【００１４】図１において、セラミック基台１０１は、
上面のメタライズパターン１０７と裏面のメタライズパ
ターン１０９と、側面メタライズパターン１０８と、外
部導出用スルーホール１１０と、接地用導出スルーホー
ル１１１とを有し、従来の半導体装置（図３）と同様、
外部導出リード１０３及びシール金具１０４が、Ａｇ−
Ｃｕろう材１０５によりろう接固着されている。さら
に、内部に搭載した集積回路素子（図示せず）を保護す
るために、セラミックキャップ１０２をＡｕ−Ｓｎろう
材１０６にて固着し気密封止している。
上面のメタライズパターン１０７と裏面のメタライズパ
ターン１０９と、側面メタライズパターン１０８と、外
部導出用スルーホール１１０と、接地用導出スルーホー
ル１１１とを有し、従来の半導体装置（図３）と同様、
外部導出リード１０３及びシール金具１０４が、Ａｇ−
Ｃｕろう材１０５によりろう接固着されている。さら
に、内部に搭載した集積回路素子（図示せず）を保護す
るために、セラミックキャップ１０２をＡｕ−Ｓｎろう
材１０６にて固着し気密封止している。
【００１５】ここで、図１に示す本発明の半導体装置
は、外部導出リード１０３のうちのＡ，Ｂ，Ｃ，Ｄをそ
れぞれ同一材料で一体に連結すると共に、セラミック基
台１０１の４隅において、セラミック基台１０１の外周
よりわずか張り出す形状となるように、金属板の突出部
１１２を設けている。また、突出部１１２を設ける位置
はセラミック基台の４隅に限らず、セラミック基台の外
周の少なくとも１個所に直角に張り出した部分があれ
ば、Ｘ−Ｙ方向の位置決めができる。
は、外部導出リード１０３のうちのＡ，Ｂ，Ｃ，Ｄをそ
れぞれ同一材料で一体に連結すると共に、セラミック基
台１０１の４隅において、セラミック基台１０１の外周
よりわずか張り出す形状となるように、金属板の突出部
１１２を設けている。また、突出部１１２を設ける位置
はセラミック基台の４隅に限らず、セラミック基台の外
周の少なくとも１個所に直角に張り出した部分があれ
ば、Ｘ−Ｙ方向の位置決めができる。
【００１６】図２は突出部の形状の異なる他の実施例を
示す。図２（ａ）は図１に示す実施例の張り出し量を大
きくした突出部１１２ａを示す。図２（ｂ）は部分的に
張り出し量を大きくした突出部１１２ｂを示す。図２
（ｃ）は突出部を等間隔で、かつ外部導出リード幅と同
一幅に張り出した突出部１１２ｃを示す。これらの突出
部１１２ａ，１１２ｂ，１１２ｃは、それぞれ半導体装
置の接地の際の半田付性を考慮したもので、必要に応じ
て任意の形状を用いればよい。特に、図（ｃ）に示すも
のは、小面積のため気泡の巻き込みを防ぐ効果がある。
示す。図２（ａ）は図１に示す実施例の張り出し量を大
きくした突出部１１２ａを示す。図２（ｂ）は部分的に
張り出し量を大きくした突出部１１２ｂを示す。図２
（ｃ）は突出部を等間隔で、かつ外部導出リード幅と同
一幅に張り出した突出部１１２ｃを示す。これらの突出
部１１２ａ，１１２ｂ，１１２ｃは、それぞれ半導体装
置の接地の際の半田付性を考慮したもので、必要に応じ
て任意の形状を用いればよい。特に、図（ｃ）に示すも
のは、小面積のため気泡の巻き込みを防ぐ効果がある。
【００１７】なお、突出部１１２は、他の外部導出リー
ドと同一の単一素材を、例えば、エッチング又はプレス
加工により、外周（図示せず）で連結した状態で成形す
る。こうして得た加工フレームを、セラミック基台１０
１にろう接する。ろう接は、セラミック基台１０１が突
出部１１２からはみ出さないように行なう。その後、半
導体素子搭載、キャップ封止等の組立完了後、外部導出
リードを接続する外枠を切断除去することで半導体装置
を得る。
ドと同一の単一素材を、例えば、エッチング又はプレス
加工により、外周（図示せず）で連結した状態で成形す
る。こうして得た加工フレームを、セラミック基台１０
１にろう接する。ろう接は、セラミック基台１０１が突
出部１１２からはみ出さないように行なう。その後、半
導体素子搭載、キャップ封止等の組立完了後、外部導出
リードを接続する外枠を切断除去することで半導体装置
を得る。
【００１８】次に、従来の半導体装置におけるセラミッ
ク外形及び外部導出リード先端部を実装位置出し基準と
した場合、ならびに本発明の半導体装置における突出部
を実装位置出し基準とした場合の実装位置ずれ量と、実
装位置ずれによる配線パターン間絶縁幅小による実装不
良個数とを比較した結果を図４の表に示す。図４で明ら
かなように、突出部を基準とした実装位置出しを行うこ
とで、実装位置ずれの低減と共に、実装位置ずれによる
パターン間絶縁幅小不良を大幅に低減できる。
ク外形及び外部導出リード先端部を実装位置出し基準と
した場合、ならびに本発明の半導体装置における突出部
を実装位置出し基準とした場合の実装位置ずれ量と、実
装位置ずれによる配線パターン間絶縁幅小による実装不
良個数とを比較した結果を図４の表に示す。図４で明ら
かなように、突出部を基準とした実装位置出しを行うこ
とで、実装位置ずれの低減と共に、実装位置ずれによる
パターン間絶縁幅小不良を大幅に低減できる。
【００１９】
【発明の効果】以上説明したように本発明の半導体装置
は、外部導出リードと一体成形してなる突出部を形成
し、かつセラミック基台が突出部からはみ出さない形状
としている。
は、外部導出リードと一体成形してなる突出部を形成
し、かつセラミック基台が突出部からはみ出さない形状
としている。
【００２０】したがって、半導体装置の４隅に設けた突
出部を、位置出しの基準として実装することが可能とな
り、セラミック基台と外部導出リードとのろう接位置ず
れや外部導出リードの切断位置ずれに係わり無く、突出
部を含む外部導出リード部の加工（エッチング又はプレ
ス成形）精度で決定される位置精度で、外部導出リード
の位置出しを行うことが可能となる。
出部を、位置出しの基準として実装することが可能とな
り、セラミック基台と外部導出リードとのろう接位置ず
れや外部導出リードの切断位置ずれに係わり無く、突出
部を含む外部導出リード部の加工（エッチング又はプレ
ス成形）精度で決定される位置精度で、外部導出リード
の位置出しを行うことが可能となる。
【図１】本発明の一実施例を示す図で、同図（ａ）は上
面図，同図（ｂ）は側面図，同図（ｃ）は下面図を示
す。
面図，同図（ｂ）は側面図，同図（ｃ）は下面図を示
す。
【図２】本発明の他の実施例を示す図で、異なる突出部
形状をそれぞれ同図（ａ），（ｂ），（ｃ）の部分下面
図に示す。
形状をそれぞれ同図（ａ），（ｂ），（ｃ）の部分下面
図に示す。
【図３】従来の半導体装置を示す図で、同図（ａ）は上
面図，同図（ｂ）は側面図，同図（ｃ）は下面図を示
す。
面図，同図（ｂ）は側面図，同図（ｃ）は下面図を示
す。
【図４】本発明と従来との実装位置ずれ量を比較した図
である。
である。
１０１，３０１ セラミック基台 １０２，３０２ セラミックキャップ １０３，３０３ 外部導出リード １０４，３０４ シール金具 １０５，３０５ Ａｇ−Ｃｕろう材 １０６，３０６ Ａｕ−Ｓｎろう材 １０７，３０７ メタライズパターン １０８，３０８ 側面メタライズ １０９，３０９ メタライズパターン １１０，３１０ 外部導出用スルーホール １１１，３１１ 接地用導出スルーホール １１２，１１２ａ，１１２ｂ，１１２ｃ 突出部
Claims (1)
- 【請求項１】 半導体素子が内部に搭載され、半導体素
子の電極を電気的に外部に導出するための外部導出リー
ドを有するセラミック基台を有し、搭載した半導体素子
をセラミックキャップで封止した半導体装置において、
前記セラミック基台の裏面に接地用金属板を固着し、こ
の金属板の外周部をセラミック基台の少なくとも１個所
の角部に沿って直角に張り出させ、この張り出し部を実
装プリント基板上のＸ−Ｙ方向の位置決め部としたこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039634A JP2663731B2 (ja) | 1991-03-06 | 1991-03-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3039634A JP2663731B2 (ja) | 1991-03-06 | 1991-03-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04277671A JPH04277671A (ja) | 1992-10-02 |
| JP2663731B2 true JP2663731B2 (ja) | 1997-10-15 |
Family
ID=12558527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3039634A Expired - Fee Related JP2663731B2 (ja) | 1991-03-06 | 1991-03-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663731B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139458A (ja) * | 1982-02-15 | 1983-08-18 | Hitachi Ltd | 半導体装置 |
| JPS6356947A (ja) * | 1986-08-28 | 1988-03-11 | Toshiba Corp | 半導体装置 |
| JPH0724296B2 (ja) * | 1987-09-17 | 1995-03-15 | 日本電気株式会社 | 半導体装置 |
| JPH01181552A (ja) * | 1988-01-11 | 1989-07-19 | Hitachi Ltd | 半導体装置 |
-
1991
- 1991-03-06 JP JP3039634A patent/JP2663731B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04277671A (ja) | 1992-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230398B2 (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| JP3286917B2 (ja) | 電子部品用パッケージおよび電子部品 | |
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| JP3201681B2 (ja) | 表面実装型混成集積回路装置 | |
| JP3209977B2 (ja) | 半導体モジュ−ル | |
| JP2663731B2 (ja) | 半導体装置 | |
| US4661653A (en) | Package assembly for semiconductor device | |
| JPH07147360A (ja) | 表面実装型半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3652102B2 (ja) | 電子回路モジュール | |
| JP2666588B2 (ja) | 半導体装置 | |
| JPH083012Y2 (ja) | 電子部品収納用パッケージ | |
| JPH04269841A (ja) | 半導体装置 | |
| JP2544272Y2 (ja) | 混成集積回路 | |
| JPH0513381B2 (ja) | ||
| JP4172790B2 (ja) | 配線基板 | |
| JPH042478Y2 (ja) | ||
| JPH0648875Y2 (ja) | 半導体装置 | |
| JP2003282767A (ja) | 配線基板 | |
| JP2912813B2 (ja) | 電子部品 | |
| JPH0685165A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6244859B2 (ja) | ||
| JPH05121576A (ja) | 混成集積回路 | |
| JPH0758241A (ja) | セラミックパッケージ、回路基板およびその製造方法 | |
| JPH0547957A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970520 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |