JPH0758241A - セラミックパッケージ、回路基板およびその製造方法 - Google Patents
セラミックパッケージ、回路基板およびその製造方法Info
- Publication number
- JPH0758241A JPH0758241A JP20391393A JP20391393A JPH0758241A JP H0758241 A JPH0758241 A JP H0758241A JP 20391393 A JP20391393 A JP 20391393A JP 20391393 A JP20391393 A JP 20391393A JP H0758241 A JPH0758241 A JP H0758241A
- Authority
- JP
- Japan
- Prior art keywords
- conductor wiring
- protrusion
- ceramic package
- conductor
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ろう材流れだしによる導体配線間の短絡を防
止でき、またリードや電子部品との位置合わせが容易に
行える。 【構成】 セラミックパッケージ本体２３外表面に形成
された導体配線２８の両脇に沿って絶縁物により突部２
７が形成され、該導体配線２８が該突部２７上面より突
出しないようにして前記突部２７間の凹部２９に形成さ
れていることを特徴としている。
止でき、またリードや電子部品との位置合わせが容易に
行える。 【構成】 セラミックパッケージ本体２３外表面に形成
された導体配線２８の両脇に沿って絶縁物により突部２
７が形成され、該導体配線２８が該突部２７上面より突
出しないようにして前記突部２７間の凹部２９に形成さ
れていることを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明はセラミックパッケージ、
回路基板およびその製造方法に関する。
回路基板およびその製造方法に関する。
【０００２】
【従来の技術】半導体素子を搭載するセラミックパッケ
ージや、種々の電子部品が実装される回路基板の表面に
は、それぞれリード接続用の導体配線、電子部品が接続
される導体配線が形成される。セラミックパッケージ外
表面の上記導体配線は一般的にメタライズにより形成さ
れる。また回路基板外表面の導体配線は、銅箔をエッチ
ング加工して形成される。
ージや、種々の電子部品が実装される回路基板の表面に
は、それぞれリード接続用の導体配線、電子部品が接続
される導体配線が形成される。セラミックパッケージ外
表面の上記導体配線は一般的にメタライズにより形成さ
れる。また回路基板外表面の導体配線は、銅箔をエッチ
ング加工して形成される。
【０００３】
【発明が解決しようとする課題】図８はセラミックパッ
ケージ本体１０の外表面に形成した導体配線１２にリー
ド１４をろう材１６によりろう付けした例を示す。昨今
は導体配線パターンが密になり導体配線１２間の間隔が
極めて狭くなっていることから、リード１４を導体配線
１２上にのせてろう付けするとろう材１６が導体配線１
２間に流れ出て短絡するという問題がしばしば発生して
いる。また、上記のように導体配線パターンが密になっ
ていることから、リード１４の位置合わせが容易でな
く、位置ずれが生じるなどの問題点がある。回路基板の
場合も銅箔による導体配線が基板表面からその厚み分だ
け突出しているから、事情は全く同じであり、電子部品
を実装するはんだが導体配線間に流れだし、導体配線を
短絡させ、また電子部品の端子部と導体配線の位置合わ
せが容易でなくなっている。
ケージ本体１０の外表面に形成した導体配線１２にリー
ド１４をろう材１６によりろう付けした例を示す。昨今
は導体配線パターンが密になり導体配線１２間の間隔が
極めて狭くなっていることから、リード１４を導体配線
１２上にのせてろう付けするとろう材１６が導体配線１
２間に流れ出て短絡するという問題がしばしば発生して
いる。また、上記のように導体配線パターンが密になっ
ていることから、リード１４の位置合わせが容易でな
く、位置ずれが生じるなどの問題点がある。回路基板の
場合も銅箔による導体配線が基板表面からその厚み分だ
け突出しているから、事情は全く同じであり、電子部品
を実装するはんだが導体配線間に流れだし、導体配線を
短絡させ、また電子部品の端子部と導体配線の位置合わ
せが容易でなくなっている。
【０００４】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、ろう材
流れだしによる導体配線間の短絡を防止でき、またリー
ドや電子部品との位置合わせが容易に行えるセラミック
パッケージ、回路基板とその効果的な製造方法を提供す
るにある。
なされたものであり、その目的とするところは、ろう材
流れだしによる導体配線間の短絡を防止でき、またリー
ドや電子部品との位置合わせが容易に行えるセラミック
パッケージ、回路基板とその効果的な製造方法を提供す
るにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係るセ
ラミックパッケージは、セラミックパッケージ本体外表
面に形成された導体配線の両脇に沿って絶縁物により突
部が形成され、該導体配線が該突部上面より突出しない
ようにして前記突部間の凹部に形成されていることを特
徴としている。また本発明に係る回路基板は、回路基板
外表面に形成された導体配線の両脇に沿って絶縁物によ
り突部が形成され、該導体配線が該突部上面より突出し
ないようにして前記突部間の凹部に形成されていること
を特徴としている。さらに本発明に係るセラミックパッ
ケージの製造方法では、セラミックパッケージ本体外表
面に形成すべき導体配線の両脇に沿って絶縁物により突
部を形成し、前記突部間の凹部および突部の表面に導体
膜を付着させ、前記突部頂面の導体膜を除去して、前記
凹部内に導体膜による導体配線を形成することを特徴と
している。さらに本発明方法では、回路基板本体外表面
に形成すべき導体配線の両脇に沿って絶縁物により突部
を形成し、前記突部間の凹部および突部の表面に導体膜
を付着させ、前記突部頂面の導体膜を除去して、前記凹
部内に導体膜による導体配線を形成することを特徴とし
ている。
するため次の構成を備える。すなわち、本発明に係るセ
ラミックパッケージは、セラミックパッケージ本体外表
面に形成された導体配線の両脇に沿って絶縁物により突
部が形成され、該導体配線が該突部上面より突出しない
ようにして前記突部間の凹部に形成されていることを特
徴としている。また本発明に係る回路基板は、回路基板
外表面に形成された導体配線の両脇に沿って絶縁物によ
り突部が形成され、該導体配線が該突部上面より突出し
ないようにして前記突部間の凹部に形成されていること
を特徴としている。さらに本発明に係るセラミックパッ
ケージの製造方法では、セラミックパッケージ本体外表
面に形成すべき導体配線の両脇に沿って絶縁物により突
部を形成し、前記突部間の凹部および突部の表面に導体
膜を付着させ、前記突部頂面の導体膜を除去して、前記
凹部内に導体膜による導体配線を形成することを特徴と
している。さらに本発明方法では、回路基板本体外表面
に形成すべき導体配線の両脇に沿って絶縁物により突部
を形成し、前記突部間の凹部および突部の表面に導体膜
を付着させ、前記突部頂面の導体膜を除去して、前記凹
部内に導体膜による導体配線を形成することを特徴とし
ている。
【０００６】
【作用】本発明に係るセラミックパッケージによれば、
導体配線が突部上面より突出しないようにして突部間に
形成されているので、リードをろう付けする際、ろう材
が外方に流れでず、リード間の短絡を防止でき、また位
置決めも容易となる。同様にして本発明に係る回路基板
によれば、電子部品を実装する際のはんだ等が外部に流
れでず、端子間の短絡を防止でき、さらに電子部品の位
置決めも容易となる。
導体配線が突部上面より突出しないようにして突部間に
形成されているので、リードをろう付けする際、ろう材
が外方に流れでず、リード間の短絡を防止でき、また位
置決めも容易となる。同様にして本発明に係る回路基板
によれば、電子部品を実装する際のはんだ等が外部に流
れでず、端子間の短絡を防止でき、さらに電子部品の位
置決めも容易となる。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１はリード２０をろう付けし
たセラミックパッケージ２２を示す。２４はセラミック
パッケージ２２の上面に凹状に設けられた半導体素子搭
載用の素子収納孔である。半導体素子は素子収納孔２４
に搭載され、インナーパターン２６とワイヤボンディン
グされる。そして半導体素子を覆って図示しないキャッ
プにより気密に封止することにより半導体装置に完成さ
れる。図２は図１のＸ−Ｘ線（リード接続端子部）の部
分断面図を示す。２３はセラミックパッケージ本体であ
る。２５は内部配線回路に接続するビアで端面がセラミ
ックパッケージ本体２３外表面に露出する。２７はビア
２５を挟んで両脇に設けられたセラミックからなる突部
で、パッケージと一体に設けられている。この突部２７
の形状は特に限定されず、ろう材の流出を防ぐものなら
どの様な形状のものでもよい。セラミックパッケージ本
体２３、ビア２５、突部２７は一体に焼成されてなる。
２８は導体配線で、突部２７で形成される凹部２９内壁
に形成され、前記ビア２５に接続されている。上記のよ
うに形成されているから、リード２０を導体配線２８に
接続するには、図３に示すように、リード２０が略Ｕ字
状をなす導体配線２８内に位置するよう配置し、リード
２０と導体配線２８との間をろう材３０により接合する
ようにする。溶けたろう材３０は略Ｕ字状の導体配線２
８内に位置して外部に流れだすことはない。このように
リード２０は導体配線２８内に位置するから、位置決め
が容易で、またろう材３０が外部に流れだすことがない
から、隣接するリード２０間の短絡を防止できる。
づいて詳細に説明する。図１はリード２０をろう付けし
たセラミックパッケージ２２を示す。２４はセラミック
パッケージ２２の上面に凹状に設けられた半導体素子搭
載用の素子収納孔である。半導体素子は素子収納孔２４
に搭載され、インナーパターン２６とワイヤボンディン
グされる。そして半導体素子を覆って図示しないキャッ
プにより気密に封止することにより半導体装置に完成さ
れる。図２は図１のＸ−Ｘ線（リード接続端子部）の部
分断面図を示す。２３はセラミックパッケージ本体であ
る。２５は内部配線回路に接続するビアで端面がセラミ
ックパッケージ本体２３外表面に露出する。２７はビア
２５を挟んで両脇に設けられたセラミックからなる突部
で、パッケージと一体に設けられている。この突部２７
の形状は特に限定されず、ろう材の流出を防ぐものなら
どの様な形状のものでもよい。セラミックパッケージ本
体２３、ビア２５、突部２７は一体に焼成されてなる。
２８は導体配線で、突部２７で形成される凹部２９内壁
に形成され、前記ビア２５に接続されている。上記のよ
うに形成されているから、リード２０を導体配線２８に
接続するには、図３に示すように、リード２０が略Ｕ字
状をなす導体配線２８内に位置するよう配置し、リード
２０と導体配線２８との間をろう材３０により接合する
ようにする。溶けたろう材３０は略Ｕ字状の導体配線２
８内に位置して外部に流れだすことはない。このように
リード２０は導体配線２８内に位置するから、位置決め
が容易で、またろう材３０が外部に流れだすことがない
から、隣接するリード２０間の短絡を防止できる。
【０００８】図４は回路基板による実施例を示す。３２
は回路基板本体である。３３はポリイミドフィルム等に
よる絶縁シートであり、回路基板本体３２上面の所定個
所に接着剤により固着されている。絶縁シート３３で形
成される凹部３４内壁には上記実施例と同様に導体配線
３５が形成されている。導体配線３５は図示しないスル
ーホールめっきを介して内部配線に接続されるか、ある
いは回路基板本体３２上面に形成された図示しない配線
回路に接続されている。３６はボールグリッドアレイパ
ッケージからなる半導体装置であり、ボール端子３７が
導体配線３５内に位置するようにして配置され、導体配
線３５とボール端子３７との間がろう材３８により固着
される。このようにして半導体装置３６が実装されるか
ら、位置決めが容易であり、またろう材３８が外部に流
れだすことがない。
は回路基板本体である。３３はポリイミドフィルム等に
よる絶縁シートであり、回路基板本体３２上面の所定個
所に接着剤により固着されている。絶縁シート３３で形
成される凹部３４内壁には上記実施例と同様に導体配線
３５が形成されている。導体配線３５は図示しないスル
ーホールめっきを介して内部配線に接続されるか、ある
いは回路基板本体３２上面に形成された図示しない配線
回路に接続されている。３６はボールグリッドアレイパ
ッケージからなる半導体装置であり、ボール端子３７が
導体配線３５内に位置するようにして配置され、導体配
線３５とボール端子３７との間がろう材３８により固着
される。このようにして半導体装置３６が実装されるか
ら、位置決めが容易であり、またろう材３８が外部に流
れだすことがない。
【０００９】図５はセラミックパッケージの製造方法の
一例を示す。２３はセラミックパッケージ本体であり、
公知の方法によりあらかじめ焼成して形成される。セラ
ミックパッケージ本体２３にはビア２５を含む必要な内
部配線（図示せず）、あるいは外部配線（図示せず）が
形成されている。このセラミックパッケージ本体２３上
面に同図（ａ）に示すように、ビア２５を挟んでセラミ
ックペーストをスクリーン印刷等により塗布して、突部
２７を形成し、一体に焼成する。なお突部２７は所定形
状に形成したグリーンシートにより形成してもよい。次
に同図（ｂ）に示すように、突部２７間および突部２７
上面を覆ってメタライズにより導体膜２８ａを形成し、
焼成する。次いで同図（ｃ）に示すように、突部２７上
の導体膜２８ａを突部２７頂面が露出するまで研摩して
除去することによって図２に示すように突部２７間の凹
部に導体配線２８が形成されたセラミックパッケージ２
２を得ることができる。なお上記では、セラミックパッ
ケージ本体２３をあらかじめ形成するようにしたが、突
部２７と同時焼成するようにしてもよい。また必要に応
じて突部２７をさらに研摩して、突部２７と導体配線２
８とを面一になるようにしてもよい。
一例を示す。２３はセラミックパッケージ本体であり、
公知の方法によりあらかじめ焼成して形成される。セラ
ミックパッケージ本体２３にはビア２５を含む必要な内
部配線（図示せず）、あるいは外部配線（図示せず）が
形成されている。このセラミックパッケージ本体２３上
面に同図（ａ）に示すように、ビア２５を挟んでセラミ
ックペーストをスクリーン印刷等により塗布して、突部
２７を形成し、一体に焼成する。なお突部２７は所定形
状に形成したグリーンシートにより形成してもよい。次
に同図（ｂ）に示すように、突部２７間および突部２７
上面を覆ってメタライズにより導体膜２８ａを形成し、
焼成する。次いで同図（ｃ）に示すように、突部２７上
の導体膜２８ａを突部２７頂面が露出するまで研摩して
除去することによって図２に示すように突部２７間の凹
部に導体配線２８が形成されたセラミックパッケージ２
２を得ることができる。なお上記では、セラミックパッ
ケージ本体２３をあらかじめ形成するようにしたが、突
部２７と同時焼成するようにしてもよい。また必要に応
じて突部２７をさらに研摩して、突部２７と導体配線２
８とを面一になるようにしてもよい。
【００１０】図６はさらに他の実施例を示す。本実施例
では、導体膜２８ａをスパッタあるいは蒸着法等による
薄膜に形成している。突部２７上の薄膜を研摩して除去
することによって突部２７間に導体配線が形成されたセ
ラミックパッケージを得ることもできるが、本実施例に
より示す方法は、さらに厚い導体配線を得るもので、同
図（ｂ）に示すように、突部２７上の薄膜をレジスト４
０で覆い、次いで同図（ｃ）に示すように、レジスト４
０をマスクとしてめっき皮膜４１を導体膜２８ａ上に形
成して膜厚を厚くする。次に同図（ｄ）に示すように、
レジスト４０を剥離すると共に、突部２７上の導体膜２
８ａをエッチングによって除去する。この場合めっき皮
膜４１まで若干エッチングされるが、めっき皮膜４１を
所定の厚さに形成しておくことで、所望の厚さの導体配
線２８を得ることができるのである。上記各実施例の場
合でも、セラミックパッケージ本体２３はあらかじめ焼
成しておいても、あるいは突部２７と同時焼成するので
もよい。
では、導体膜２８ａをスパッタあるいは蒸着法等による
薄膜に形成している。突部２７上の薄膜を研摩して除去
することによって突部２７間に導体配線が形成されたセ
ラミックパッケージを得ることもできるが、本実施例に
より示す方法は、さらに厚い導体配線を得るもので、同
図（ｂ）に示すように、突部２７上の薄膜をレジスト４
０で覆い、次いで同図（ｃ）に示すように、レジスト４
０をマスクとしてめっき皮膜４１を導体膜２８ａ上に形
成して膜厚を厚くする。次に同図（ｄ）に示すように、
レジスト４０を剥離すると共に、突部２７上の導体膜２
８ａをエッチングによって除去する。この場合めっき皮
膜４１まで若干エッチングされるが、めっき皮膜４１を
所定の厚さに形成しておくことで、所望の厚さの導体配
線２８を得ることができるのである。上記各実施例の場
合でも、セラミックパッケージ本体２３はあらかじめ焼
成しておいても、あるいは突部２７と同時焼成するので
もよい。
【００１１】また、上記ではセラミックパッケージの製
造方法を示したが、回路基板も同様にして形成すること
ができる。この場合、回路基板本体３２に絶縁シート３
３を接着剤により固着した後、導体配線３５を上記実施
例と同様にして形成する。
造方法を示したが、回路基板も同様にして形成すること
ができる。この場合、回路基板本体３２に絶縁シート３
３を接着剤により固着した後、導体配線３５を上記実施
例と同様にして形成する。
【００１２】
【発明の効果】本発明に係るセラミックパッケージによ
れば、導体配線が突部間に該突部上面より突出しないよ
うにして形成されているので、リードをろう付けする
際、ろう材が外方に流れでず、リード間の短絡を防止で
き、また位置決めも容易となる。同様にして本発明に係
る回路基板によれば、電子部品を実装する際のはんだ等
が外部に流れでず、端子間の短絡を防止でき、さらに電
子部品の位置決めも容易となる。また本発明方法によれ
ば、上記有用なセラミックパッケージ、回路基板を容易
に製造できるという著効を奏する。
れば、導体配線が突部間に該突部上面より突出しないよ
うにして形成されているので、リードをろう付けする
際、ろう材が外方に流れでず、リード間の短絡を防止で
き、また位置決めも容易となる。同様にして本発明に係
る回路基板によれば、電子部品を実装する際のはんだ等
が外部に流れでず、端子間の短絡を防止でき、さらに電
子部品の位置決めも容易となる。また本発明方法によれ
ば、上記有用なセラミックパッケージ、回路基板を容易
に製造できるという著効を奏する。
【図１】セラミックパッケージの実施例を示す平面図で
ある。
ある。
【図２】図１のＸ−Ｘ線の部分断面図である。
【図３】リードをろう付けした状態の説明図である。
【図４】回路基板の実施例で、半導体装置を実装した状
態の説明図である。
態の説明図である。
【図５】セラミックパッケージの製造方法の一例を示す
工程図である。
工程図である。
【図６】セラミックパッケージの他の製造方法の実施例
を示す工程図である。
を示す工程図である。
【図７】従来のリードのろう付け状態を示す説明図であ
る。
る。
２０ リード ２２ セラミックパッケージ ２３ セラミックパッケージ本体 ２５ ビア ２７ 突部 ２８ 導体配線 ３０ ろう材 ３２ 回路基板本体 ３３ 突部 ３５ 導体配線 ３６ 半導体装置
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】 図７はセラミックパッケージ本体１０の
外表面に形成した導体配線１２にリード１４をろう材１
６によりろう付けした例を示す。昨今は導体配線パター
ンが密になり導体配線１２間の間隔が極めて狭くなって
いることから、リード１４を導体配線１２上にのせてろ
う付けするとろう材１６が導体配線１２間に流れ出て短
絡するという問題がしばしば発生している。また、上記
のように導体配線パターンが密になっていることから、
リード１４の位置合わせが容易でなく、位置ずれが生じ
るなどの問題点がある。回路基板の場合も銅箔による導
体配線が基板表面からその厚み分だけ突出しているか
ら、事情は全く同じであり、電子部品を実装するはんだ
が導体配線間に流れだし、導体配線を短絡させ、また電
子部品の端子部と導体配線の位置合わせが容易でなくな
っている。
外表面に形成した導体配線１２にリード１４をろう材１
６によりろう付けした例を示す。昨今は導体配線パター
ンが密になり導体配線１２間の間隔が極めて狭くなって
いることから、リード１４を導体配線１２上にのせてろ
う付けするとろう材１６が導体配線１２間に流れ出て短
絡するという問題がしばしば発生している。また、上記
のように導体配線パターンが密になっていることから、
リード１４の位置合わせが容易でなく、位置ずれが生じ
るなどの問題点がある。回路基板の場合も銅箔による導
体配線が基板表面からその厚み分だけ突出しているか
ら、事情は全く同じであり、電子部品を実装するはんだ
が導体配線間に流れだし、導体配線を短絡させ、また電
子部品の端子部と導体配線の位置合わせが容易でなくな
っている。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
Claims (4)
- 【請求項１】 セラミックパッケージ本体外表面に形成
された導体配線の両脇に沿って絶縁物により突部が形成
され、該導体配線が該突部上面より突出しないようにし
て前記突部間の凹部に形成されていることを特徴とする
セラミックパッケージ。 - 【請求項２】 回路基板外表面に形成された導体配線の
両脇に沿って絶縁物により突部が形成され、該導体配線
が該突部上面より突出しないようにして前記突部間の凹
部に形成されていることを特徴とする回路基板。 - 【請求項３】 セラミックパッケージ本体外表面に形成
すべき導体配線の両脇に沿って絶縁物により突部を形成
し、 前記突部間の凹部および突部の表面に導体膜を付着さ
せ、 前記突部頂面の導体膜を除去して、前記凹部内に導体膜
による導体配線を形成することを特徴とするセラミック
パッケージの製造方法。 - 【請求項４】 回路基板本体外表面に形成すべき導体配
線の両脇に沿って絶縁物により突部を形成し、 前記突部間の凹部および突部の表面に導体膜を付着さ
せ、 前記突部頂面の導体膜を除去して、前記凹部内に導体膜
による導体配線を形成することを特徴とする回路基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20391393A JPH0758241A (ja) | 1993-08-18 | 1993-08-18 | セラミックパッケージ、回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20391393A JPH0758241A (ja) | 1993-08-18 | 1993-08-18 | セラミックパッケージ、回路基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758241A true JPH0758241A (ja) | 1995-03-03 |
Family
ID=16481773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20391393A Pending JPH0758241A (ja) | 1993-08-18 | 1993-08-18 | セラミックパッケージ、回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758241A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102680748A (zh) * | 2011-03-07 | 2012-09-19 | 日本特殊陶业株式会社 | 电子部件测试装置用线路板及其制造方法 |
| US9170274B2 (en) | 2011-03-07 | 2015-10-27 | Ngk Spark Plug Co., Ltd. | Wiring board for electronic parts inspecting device and its manufacturing method |
-
1993
- 1993-08-18 JP JP20391393A patent/JPH0758241A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102680748A (zh) * | 2011-03-07 | 2012-09-19 | 日本特殊陶业株式会社 | 电子部件测试装置用线路板及其制造方法 |
| US8981237B2 (en) | 2011-03-07 | 2015-03-17 | Ngk Spark Plug Co., Ltd. | Wiring board for electronic parts inspecting device and its manufacturing method |
| US9170274B2 (en) | 2011-03-07 | 2015-10-27 | Ngk Spark Plug Co., Ltd. | Wiring board for electronic parts inspecting device and its manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661089A (en) | Method for making a semiconductor chip package with enhanced thermal conductivity | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| US6753480B2 (en) | Printed circuit board having permanent solder mask | |
| US5760466A (en) | Semiconductor device having improved heat resistance | |
| CA2412030C (en) | Perimeter anchored thick film pad | |
| JPH09172104A (ja) | 半導体装置用基板 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH0758241A (ja) | セラミックパッケージ、回路基板およびその製造方法 | |
| JP3263875B2 (ja) | 表面実装型電子部品の製造方法及び表面実装型電子部品 | |
| JPH01168045A (ja) | 気密封止回路装置 | |
| JP3652102B2 (ja) | 電子回路モジュール | |
| JP2942424B2 (ja) | 半導体素子収納用パッケージ | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JPH06152114A (ja) | 電気回路配線基板及びその製造方法並びに電気回路装置 | |
| JP2858252B2 (ja) | 表面実装用電子部品の電極構造 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JPH042478Y2 (ja) | ||
| JPH0955448A (ja) | 半導体装置の製造方法 | |
| JP2000278041A (ja) | 電圧制御発振器 | |
| JP2663731B2 (ja) | 半導体装置 | |
| JP2563964Y2 (ja) | 表面実装型共振子 | |
| JPH11135951A (ja) | 多層配線基板 | |
| JPS5831420Y2 (ja) | 半導体装置 |