JP2942424B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2942424B2
JP2942424B2 JP29248292A JP29248292A JP2942424B2 JP 2942424 B2 JP2942424 B2 JP 2942424B2 JP 29248292 A JP29248292 A JP 29248292A JP 29248292 A JP29248292 A JP 29248292A JP 2942424 B2 JP2942424 B2 JP 2942424B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
circuit board
package
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29248292A
Other languages
English (en)
Other versions
JPH06151618A (ja
Inventor
孝成 札内
康稔 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP29248292A priority Critical patent/JP2942424B2/ja
Publication of JPH06151618A publication Critical patent/JPH06151618A/ja
Application granted granted Critical
Publication of JP2942424B2 publication Critical patent/JP2942424B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子収納用パッ
ケージ、特に、回路基板上にはんだを介して蓋体が接合
される半導体素子収納用パッケージに関する。
【0002】
【従来の技術】半導体素子収納用パッケージは、一般
に、半導体素子が搭載される回路基板と、回路基板に接
合される蓋体とから主に構成されている。蓋体は、はん
だを介して回路基板上に設けられた封止用金属層に接合
され、それによって半導体素子を内部に気密封止する。
【0003】図3に、従来の半導体素子収納用パッケー
ジの封止用金属層を示す。絶縁体からなる回路基板29
上に形成された封止用金属層27は、回路基板29上に
チタン,タングステン等からなる密着層25(厚み0.
6μm),銅からなる下地金属層26(厚み3.0μ
m),リンを含むニッケルからなるニッケルメッキ層2
8(厚み0.8μm)及び金メッキ層29(厚み0.2
μm)がこの順番で積層されることで形成されている。
蓋体23は、コバール合金からなり、下側面にニッケル
メッキ層30が形成されている。蓋体23と封止用金属
層27との間には、はんだ層26が設けられて両者を接
合している。
【0004】
【発明が解決しようとする課題】前記従来の半導体素子
収納用パッケージでは、半導体素子で発生する熱がはん
だ層26を長期間にわたって加熱すると、はんだ中の錫
が、金メッキ層29及びニッケルメッキ層28内に拡散
する。拡散が進むと錫がニッケルメッキ層28と下地金
属層26との界面に達して、薄くて脆弱な化合物層31
を形成する。その結果、外力又は半導体素子の発生する
熱による熱応力が加えられると、銅からなる下地金属層
26とニッケルメッキ層28との界面部分に剥がれが生
じる。そのため、半導体素子収納用パッケージの気密状
態を維持できなくなり、また剥がれが進行すると蓋体が
回路基板から外れたりする。
【0005】本発明の目的は、はんだの錫がニッケルメ
ッキ層と下地金属層との界面に到達するのを抑制し、回
路基板と蓋体との接合部の気密性及び接合強度を維持す
ることにある。
【0006】
【課題を解決するための手段】本発明に係る半導体素子
収納用パッケージは、半導体素子を搭載する回路基板
と、半導体素子を内部に気密封止するように回路基板に
はんだを介して接合される蓋体とを備えている。回路基
板は、銅からなる下地金属と、下地金属上に形成された
ニッケル−クロム合金からなるバリア層と、バリア層上
に形成されたニッケルメッキ層とを含む封止用金属層
を、蓋体との接合面に有している。
【0007】
【0008】
【作用】本発明に係る半導体素子収納用パッケージで
は、下地金属とニッケルメッキ層との間にニッケル−ク
ロム合金からなるバリア層が形成されている。このた
め、たとえ高温時にはんだ層から錫がニッケルメッキ層
内に拡散しても、バリア層で拡散が停止され、下地金属
層まで到達しにくい。したがって、回路基板と蓋体との
接合部の気密性及び接合強度は維持される。
【0009】
【0010】
【実施例】図1は、本発明の一実施例が採用された半導
体素子収納用パッケージ1を示している。半導体素子収
納用パッケージ1は、主に、多層回路基板2と蓋体3と
から構成されている。半導体素子4は、はんだバンプ5
を介してパッケージ1内に装着されている。なお、半導
体素子4は、多層回路基板2の上面に配置されたバンプ
搭載部12に接続されている。蓋体3は、ニッケルメッ
キ層が形成されたコバール合金から形成されている。蓋
体3は、一方が開口した箱型の部材であり、多層回路基
板2の上面外周に形成された封止用金属層7上にはんだ
層6を介して接合されている。このはんだ層6及び封止
用金属層7が、パッケージ1内部を気密に封止してい
る。
【0011】多層回路基板2は、セラミック基板8と、
セラミック基板8上中央部に形成された薄膜配線部9
と、セラミック基板8上外周部に形成された封止用金属
層7とから主に構成されている。セラミック基板8内に
は、スルーホールにより上下に連通するモリブデン,タ
ングステン等からなる厚膜配線導体13が形成されてい
る。厚膜配線導体13の下部は、セラミック基板8の下
面に露出する入出力端子部13aとなっており、その上
にニッケルメッキ層等からなる入出力パッド14が形成
されている。
【0012】薄膜配線部9は、ポリイミドからなる三層
の樹脂絶縁層10と、各樹脂絶縁層10の両側に形成さ
れた銅からなる薄膜配線層11とを備えている。薄膜配
線部9の上面に形成された薄膜配線層上には、ニッケル
/金メッキ等が施されたバンプ搭載部12が設けられて
いる。セラミック基板8上面に形成された薄膜配線層1
1は、厚膜配線導体13の上面と接続されている。ま
た、各薄膜配線層11同士は、樹脂絶縁層10に設けら
れたスルーホールを介して電気的に接続されている。
【0013】図2に示す封止用金属層7は、セラミック
基板8上に順番に配置された、クロムからなる密着層1
5と、銅からなる下地金属層16と、クロム−ニッケル
合金からなるバリア層17と、リンを含むニッケルメッ
キ層18と、金メッキ層19とから構成されている。密
着層15は、銅からなる下地金属層16とセラミック基
板8との接合強度を高めるためのものである。ニッケル
メッキ層18及び金メッキ層19は、封止用金属層7と
はんだ層6(図1)との接続を強固にするために形成さ
れている。バリア層17は、はんだ層6(図1)から錫
がニッケルメッキ層18内に拡散してきた場合に下地金
属層16に到達するのを防止するために形成されてい
る。
【0014】次に、半導体素子収納用パッケージ1の製
造方法について説明する。セラミック基板8は、複数枚
のセラミックグリーンシートから形成される。セラミッ
クグリーンシートは、適当な打ち抜き加工が施された後
に、タングステン,モリブデン等の高融点金属粉末から
なる金属ペーストがスクリーン印刷法により塗布され
る。次に、複数枚のセラミックグリーンシートを積層し
てセラミックグリーンシート積層体を形成し、適当な温
度で焼成することにより、内部に厚膜配線導体13を含
むセラミック基板8を形成する。
【0015】次に、セラミック基板8の上面に蒸着,ス
パッタリング等により銅層を形成する。続いて、感光性
レジストの塗布,現像,エッチング処理等を施して、所
望のパターンの1層目薄膜配線導体11を形成する。次
に、セラミック基板8上に感光性ポリイミドペーストを
スピンコート法で塗布し、ベーク,露光,現像及びベー
クからなる一連の処理を連続して施し、窒素雰囲気中で
約400℃の炉内で焼成し、1層目の樹脂絶縁層10を
形成する。次に、樹脂絶縁層10に適当なスルーホール
を形成する。2層目及び3層目の樹脂絶縁層10は、1
層目樹脂絶縁層と同様な方法で形成される。2〜4層目
の薄膜配線層11も、1層目の薄膜配線層11と同様な
方法で形成される。
【0016】次に、封止用金属層7の形成について説明
する。はじめに、スパッタリングにより、クロムからな
る密着層と、銅からなる下地金属層と、クロム−ニッケ
ル合金からなるバリア層をセラミック基板8上に、順番
に成膜する。そして、感光性レジスト塗布,現像,エッ
チング処理を施して、所望のパターンを有する密着層1
5,下地金属層16及びバリア層17を形成する。
【0017】続いて、電解メッキ法を用いて、レジスト
パターンが形成されていない部分に、リンを含むニッケ
ルメッキ層18及び金メッキ層19を形成する。このと
き同時に、ニッケルメッキ層及び金メッキ層がメタライ
ズ配線13の入出力端子部13aに形成され、入出力パ
ッド14が形成される。レジスト層が除去されると、図
2に示すような封止用金属層7が完成し、同時に多層回
路基板2が完成する。
【0018】次に、はんだバンプ5が形成された半導体
素子4をバンプ搭載部上に搭載する。はんだバンプを溶
融させることにより、半導体素子4が多層回路基板2上
に固定される。続いて、ニッケルメッキ層を有する蓋体
3を封止用金属層7上にはんだを介して搭載する。この
状態で、リフロー炉を通過させてはんだを溶融させ、蓋
体3を多層回路基板2上に固定する。これにより、半導
体素子4は半導体素子収納用パッケージ1内に気密に封
止される。
【0019】得られた製品を使用すると次のような作用
が生じる。半導体素子4が作動し続けると、そこで発生
する熱がはんだ層6を加熱する。すると、はんだ層6内
の錫が金メッキ層19及びニッケルメッキ層18内に拡
散しだす。しかし、拡散する錫は、バリア層17に遮ら
れ、下地金属層16には到達しにくい。これにより、ニ
ッケルメッキ層18と下地金属層16との間に化合物層
が形成されにくく、そのために封止用金属層7の気密性
及び接合強度は良好に維持される。
【0020】なお、バリア層17の厚みは、0.1〜
1.0μmの範囲にあるのが、錫の拡散を防止する上で
好ましい。厚みが0.1μm未満になると、錫がニッケ
ルメッキ層18と下地金属層16との界面に錫が拡散す
る。厚みがさらに薄くなると、前記界面に化合物層が形
成されて界面に剥がれが生じてしまう。一方バリア層1
7の厚みが1.0μmを越えると、内部応力が増大する
ことで密着強度が低下してしまう。
【0021】なお、バリア層17とニッケルメッキ層1
8との密着強度は、バリア層17内のニッケルにより向
上している。次に、実験例を用いて説明する。前記実施
例で用いた多層回路基板において、バリア層の厚みを変
化させて、下地金属層とニッケルメッキ層との界面の剥
がれ、錫の界面への拡散及び密着強度の状態を調査し
た。ここでは、175℃,1000時間で高温放置した
ものについて調べた。その結果を以下の表1に示す。
【0022】
【表1】
【0023】バリア層の厚みが0.1〜1.0μmの範
囲では、界面の剥がれ、錫の界面への拡散は生じない
し、密着強度も十分であった。厚みが0.05μmにな
ると、錫の界面への拡散が見られた。厚み0.03μm
では、界面では錫により化合物層が形成され、界面の剥
がれが見られた。一方、厚みが1.0μmを越えると、
内部応力の増大により密着強度が著しく低下した。
【0024】
【0025】
【0026】
【0027】
【発明の効果】本発明に係る半導体素子収納用パッケー
ジでは、封止用金属層の下地金属とニッケルメッキ層と
の間に形成されたニッケル−クロム合金からなるバリア
層が錫の拡散をさえぎり、下地金属に到達するのを抑制
する。したがって、界面剥がれが生じにくく、封止用金
属層における気密性及び接合強度が維持される。
【0028】
【図面の簡単な説明】
【図1】本発明の一実施例としての半導体素子収納用パ
ッケージの部分縦断面図。
【図2】図1の拡大部分図。
【図3】従来例の図2に相当する図。
【符号の説明】
1 半導体素子収納用パッケージ 2 多層回路基板 3 蓋体 4 半導体素子 6 はんだ層 7 封止用金属層 16 下地金属層 17 バリア層 18 ニッケルメッキ層

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体素子を搭載する回路基板と、前記半
    導体素子を内部に気密封止するように前記回路基板には
    んだを介して接合される蓋体とを備えた半導体素子収納
    用パッケージにおいて、 前記回路基板は、銅からなる下地金属と、前記下地金属
    上に形成されたニッケル−クロム合金からなるバリア層
    と、前記バリア層上に形成されたニッケルメッキ層とを
    含む封止用金属層を、前記蓋体との接合面に有している
    ことを特徴とする、半導体素子収納用パッケージ。
JP29248292A 1992-10-30 1992-10-30 半導体素子収納用パッケージ Expired - Fee Related JP2942424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29248292A JP2942424B2 (ja) 1992-10-30 1992-10-30 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29248292A JP2942424B2 (ja) 1992-10-30 1992-10-30 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH06151618A JPH06151618A (ja) 1994-05-31
JP2942424B2 true JP2942424B2 (ja) 1999-08-30

Family

ID=17782388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29248292A Expired - Fee Related JP2942424B2 (ja) 1992-10-30 1992-10-30 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2942424B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313706B1 (ko) 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP4008388B2 (ja) * 2003-06-30 2007-11-14 シャープ株式会社 半導体キャリア用フィルムおよびそれを用いた半導体装置、液晶モジュール
WO2024090027A1 (ja) * 2022-10-26 2024-05-02 ソニーセミコンダクタソリューションズ株式会社 パッケージおよびパッケージの製造方法

Also Published As

Publication number Publication date
JPH06151618A (ja) 1994-05-31

Similar Documents

Publication Publication Date Title
US6328201B1 (en) Multilayer wiring substrate and method for producing the same
US8021920B2 (en) Method for producing a metal-ceramic substrate for electric circuits on modules
JP2000312060A (ja) 電子部品搭載用基板
JP2942424B2 (ja) 半導体素子収納用パッケージ
JPH10335823A (ja) 積層セラミック回路基板及びその製造方法
JPH01168045A (ja) 気密封止回路装置
US6414250B1 (en) Hermetic multi-layered circuit assemblies and method of manufacture
JP2627509B2 (ja) 導電層を有する電子部品
JP3377850B2 (ja) 表面実装型水晶発振器及びその製造方法
JP4355097B2 (ja) 配線基板の製造方法
JP3464138B2 (ja) 電子部品収納用パッケージ
JP3808357B2 (ja) 配線基板
JP2002043701A (ja) 多数個取りセラミック配線基板およびセラミック配線基板
JP3847220B2 (ja) 配線基板
JP3464137B2 (ja) 電子部品収納用パッケージ
JPH07212042A (ja) 多層セラミック基板及びその製造方法
JPS60198761A (ja) ろう付け方法
JP3808358B2 (ja) 配線基板
JPH06275737A (ja) 半導体素子収納用パッケージ
JP2004022957A (ja) 電子部品搭載用基板
JPH04286352A (ja) 電子部品パッケージ
JP2001077049A (ja) 半導体素子、半導体装置、及び半導体装置の製造方法
JPH0888138A (ja) セラミック電子部品
JP2003115655A (ja) 配線基板
JP2001339141A (ja) 配線基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees