JPH07212042A - 多層セラミック基板及びその製造方法 - Google Patents
多層セラミック基板及びその製造方法Info
- Publication number
- JPH07212042A JPH07212042A JP6006806A JP680694A JPH07212042A JP H07212042 A JPH07212042 A JP H07212042A JP 6006806 A JP6006806 A JP 6006806A JP 680694 A JP680694 A JP 680694A JP H07212042 A JPH07212042 A JP H07212042A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- laminated
- conductor pattern
- multilayer ceramic
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 多層セラミック基板の製造を容易にして製造
コストを下げるとともに、多種製品を容易に製造でき
る。コンデンサー等の回路部品を内部に一体に組み込ん
で多用途に使用できる多層セラミック基板を提供する。 【構成】 複数本のビア１０が形成されて焼成された複
数枚のセラミック基板１２の各々に対し、これらセラミ
ック基板１２を積層して接合する面に導体パターン１６
を設け、該導体パターン１６を形成したこれらのセラミ
ック基板１２を位置合わせして積層し、加熱加圧するこ
とにより前記導体パターン１６を溶融して前記各セラミ
ック基板１２を一体に接合する。
コストを下げるとともに、多種製品を容易に製造でき
る。コンデンサー等の回路部品を内部に一体に組み込ん
で多用途に使用できる多層セラミック基板を提供する。 【構成】 複数本のビア１０が形成されて焼成された複
数枚のセラミック基板１２の各々に対し、これらセラミ
ック基板１２を積層して接合する面に導体パターン１６
を設け、該導体パターン１６を形成したこれらのセラミ
ック基板１２を位置合わせして積層し、加熱加圧するこ
とにより前記導体パターン１６を溶融して前記各セラミ
ック基板１２を一体に接合する。
Description
【０００１】
【産業上の利用分野】本発明は多層セラミック基板及び
その製造方法に関する。
その製造方法に関する。
【０００２】
【従来の技術】多層セラミック基板は内部配線を有する
半導体パッケージの基板等に使用されるが、このような
多層セラミック基板の製造にあたっては、通常、アルミ
ナ等を主成分とするセラミックのグリーンシートを作製
し、配線パターンを形成する導体金属としてタングステ
ン等の高融点金属ぺーストをスクリーン印刷等でグリー
ンシートに印刷し、これらのグリーンシートを複数枚積
層し焼成して製品としている。なお、配線パターン形成
用の導体としてタングステン等の高融点金属を使用する
のはセラミックのグリーンシートの焼成温度が高温であ
るためで、この焼成条件に耐える導体材料を使用しなけ
ればならないからである。たとえば、アルミナを主成分
とするグリーンシートの場合の焼成温度は1500〜1600℃
程度であり、窒化アルミニウムを主成分とするグリーン
シートの場合の焼成温度は1800℃程度である。
半導体パッケージの基板等に使用されるが、このような
多層セラミック基板の製造にあたっては、通常、アルミ
ナ等を主成分とするセラミックのグリーンシートを作製
し、配線パターンを形成する導体金属としてタングステ
ン等の高融点金属ぺーストをスクリーン印刷等でグリー
ンシートに印刷し、これらのグリーンシートを複数枚積
層し焼成して製品としている。なお、配線パターン形成
用の導体としてタングステン等の高融点金属を使用する
のはセラミックのグリーンシートの焼成温度が高温であ
るためで、この焼成条件に耐える導体材料を使用しなけ
ればならないからである。たとえば、アルミナを主成分
とするグリーンシートの場合の焼成温度は1500〜1600℃
程度であり、窒化アルミニウムを主成分とするグリーン
シートの場合の焼成温度は1800℃程度である。
【０００３】
【発明が解決しようとする課題】上記のように、多層セ
ラミック基板を製造する場合には各グリーンシートに金
属ぺーストを所定パターンでスクリーン印刷して積層す
るから、各グリーンシートの配線パターンは各層ごとに
異なり、各配線層間での共用性がなく、また他の製品に
使われる配線層と共用することができない。また、セラ
ミック基板にコンデンサや抵抗等の回路部品を組み込む
場合、従来はセラミックのグリーンシートを積層した後
に高温で焼成するから、これらの回路部品をセラミック
基板内につくり込むことができず、別部品として作製し
た回路部品を後からセラミック基板に取り付けるといっ
た方法によっていた。
ラミック基板を製造する場合には各グリーンシートに金
属ぺーストを所定パターンでスクリーン印刷して積層す
るから、各グリーンシートの配線パターンは各層ごとに
異なり、各配線層間での共用性がなく、また他の製品に
使われる配線層と共用することができない。また、セラ
ミック基板にコンデンサや抵抗等の回路部品を組み込む
場合、従来はセラミックのグリーンシートを積層した後
に高温で焼成するから、これらの回路部品をセラミック
基板内につくり込むことができず、別部品として作製し
た回路部品を後からセラミック基板に取り付けるといっ
た方法によっていた。
【０００４】本発明は多層に積層するセラミック基板が
異種製品に対しても共通に使用できるようにし、セラミ
ック基板の製造を容易にするとともに、コンデンサや抵
抗といった回路部品を内部配線にも好適に組み込むこと
を可能とする多層セラミック基板及びその製造方法を提
供することを目的とする。
異種製品に対しても共通に使用できるようにし、セラミ
ック基板の製造を容易にするとともに、コンデンサや抵
抗といった回路部品を内部配線にも好適に組み込むこと
を可能とする多層セラミック基板及びその製造方法を提
供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、複数本のビアが
形成されて焼成され、その表面に前記ビアに接続する導
体パターンが形成されたセラミック基板が複数枚積層さ
れ、前記導体パターンにより前記セラミック基板が一体
に接合されるとともに、前記導体パターンを介して前記
ビアが層間で電気的に接続されて成ることを特徴とす
る。また、前記セラミック基板の周縁に枠状に形成した
層間のシール部を設けたことを特徴とする。また、前記
セラミック基板の層間にコンデンサあるいは抵抗等の回
路部品が組み込まれて成ることを特徴とする。また、複
数本のビアが形成されて焼成された複数枚のセラミック
基板の各々に対し、これらセラミック基板を積層して接
合する面に導体パターンを設け、該導体パターンを形成
したこれらのセラミック基板を位置合わせして積層し、
加熱加圧することにより前記導体パターンを溶融して前
記各セラミック基板を一体に接合することを特徴とす
る。また、前記ビアを同一の平面配置に形成したセラミ
ック基板を使用することを特徴とする。また、前記導体
パターンは前記セラミック基板の表面に被着形成した金
属層をエッチングして形成することを特徴とする。ま
た、前記導体パターンは前記セラミック基板の表面に金
属ペーストを印刷して形成することを特徴とする。ま
た、前記セラミック基板の周縁に層間のシール部を枠状
に形成したセラミック基板を積層することを特徴とす
る。また、前記セラミック基板上にコンデンサあるいは
抵抗等の回路部品を形成したセラミック基板を積層する
ことを特徴とする。また、前記セラミック基板上にガラ
ス等の電気的絶縁性及び耐熱性を有する材料を用いて層
間を所定間隔に保持するスペーサを形成したセラミック
基板を積層することを特徴とする。また、前記セラミッ
ク基板上に層間をシールするためのガラス等の電気的絶
縁性および耐熱性を有する材料を塗布したセラミック基
板を積層することを特徴とする。
するため次の構成を備える。すなわち、複数本のビアが
形成されて焼成され、その表面に前記ビアに接続する導
体パターンが形成されたセラミック基板が複数枚積層さ
れ、前記導体パターンにより前記セラミック基板が一体
に接合されるとともに、前記導体パターンを介して前記
ビアが層間で電気的に接続されて成ることを特徴とす
る。また、前記セラミック基板の周縁に枠状に形成した
層間のシール部を設けたことを特徴とする。また、前記
セラミック基板の層間にコンデンサあるいは抵抗等の回
路部品が組み込まれて成ることを特徴とする。また、複
数本のビアが形成されて焼成された複数枚のセラミック
基板の各々に対し、これらセラミック基板を積層して接
合する面に導体パターンを設け、該導体パターンを形成
したこれらのセラミック基板を位置合わせして積層し、
加熱加圧することにより前記導体パターンを溶融して前
記各セラミック基板を一体に接合することを特徴とす
る。また、前記ビアを同一の平面配置に形成したセラミ
ック基板を使用することを特徴とする。また、前記導体
パターンは前記セラミック基板の表面に被着形成した金
属層をエッチングして形成することを特徴とする。ま
た、前記導体パターンは前記セラミック基板の表面に金
属ペーストを印刷して形成することを特徴とする。ま
た、前記セラミック基板の周縁に層間のシール部を枠状
に形成したセラミック基板を積層することを特徴とす
る。また、前記セラミック基板上にコンデンサあるいは
抵抗等の回路部品を形成したセラミック基板を積層する
ことを特徴とする。また、前記セラミック基板上にガラ
ス等の電気的絶縁性及び耐熱性を有する材料を用いて層
間を所定間隔に保持するスペーサを形成したセラミック
基板を積層することを特徴とする。また、前記セラミッ
ク基板上に層間をシールするためのガラス等の電気的絶
縁性および耐熱性を有する材料を塗布したセラミック基
板を積層することを特徴とする。
【０００６】
【作用】本発明に係る多層セラミック基板は焼成後のセ
ラミック基板を導体パターンを介して一体に接合して成
るものであり、製品に応じた適宜配線パターンを有する
製品として提供できる。また、コンデンサ、抵抗等の回
路部品を一体に組み込んだ多機能を有する多層セラミッ
ク基板として提供できる。また、本発明に係る多層セラ
ミック基板の製造方法では複数本のビアが形成されて焼
成されたセラミック基板を複数枚積層して形成すること
により、内部に配線パターンを有するセラミック基板を
多層形成することが容易になり、製造コストを下げるこ
とができる。また、ビアの配置を共通にしたセラミック
基板を使用することによってさらに製造コストを引き下
げることができる。また、導体パターンを金属層をエッ
チングして形成することによって微細に形成することが
容易に可能になる。
ラミック基板を導体パターンを介して一体に接合して成
るものであり、製品に応じた適宜配線パターンを有する
製品として提供できる。また、コンデンサ、抵抗等の回
路部品を一体に組み込んだ多機能を有する多層セラミッ
ク基板として提供できる。また、本発明に係る多層セラ
ミック基板の製造方法では複数本のビアが形成されて焼
成されたセラミック基板を複数枚積層して形成すること
により、内部に配線パターンを有するセラミック基板を
多層形成することが容易になり、製造コストを下げるこ
とができる。また、ビアの配置を共通にしたセラミック
基板を使用することによってさらに製造コストを引き下
げることができる。また、導体パターンを金属層をエッ
チングして形成することによって微細に形成することが
容易に可能になる。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。本発明に係る多層セラミック基
板はあらかじめビアを形成した焼成後のセラミック基板
を積層して一体に多層形成して成ることを特徴とする。
図１は多層セラミック基板の製造で用いる、表面に導体
パターンを形成したセラミック基板の製造方法を示す説
明図である。
づいて詳細に説明する。本発明に係る多層セラミック基
板はあらかじめビアを形成した焼成後のセラミック基板
を積層して一体に多層形成して成ることを特徴とする。
図１は多層セラミック基板の製造で用いる、表面に導体
パターンを形成したセラミック基板の製造方法を示す説
明図である。
【０００８】ビア１０を有するセラミック基板１２の製
造方法は従来方法と同様で、セラミックのグリーンシー
トにビアホールを透設し、ビアホール内にタングステン
ペースト等の導体金属ぺーストを充填し、焼成して得る
ことができる（図１(a) ）。使用するセラミックとして
はアルミナ、窒化アルミニウム等の従来使用されている
ものが使用できる。なお、セラミック基板１２に形成す
るビア１０は、層間で適宜ビア１０を選択してセラミッ
ク基板の表面に形成した導体パターンと電気的に接続で
きるよう平面配置をマトリクス状にする。
造方法は従来方法と同様で、セラミックのグリーンシー
トにビアホールを透設し、ビアホール内にタングステン
ペースト等の導体金属ぺーストを充填し、焼成して得る
ことができる（図１(a) ）。使用するセラミックとして
はアルミナ、窒化アルミニウム等の従来使用されている
ものが使用できる。なお、セラミック基板１２に形成す
るビア１０は、層間で適宜ビア１０を選択してセラミッ
ク基板の表面に形成した導体パターンと電気的に接続で
きるよう平面配置をマトリクス状にする。
【０００９】多層セラミック基板は上記セラミック基板
１２を積層し接合して一体化するとともに、各層間でビ
ア１０を導体パターンと電気的に接続して所要の配線パ
ターンを有する製品として形成する。このため、セラミ
ック基板１２の表面に所要のビア１０を接続するための
導体パターンを形成するとともに、この導体パターンを
利用して積層したセラミック基板１２を一体に接合する
ようにする。
１２を積層し接合して一体化するとともに、各層間でビ
ア１０を導体パターンと電気的に接続して所要の配線パ
ターンを有する製品として形成する。このため、セラミ
ック基板１２の表面に所要のビア１０を接続するための
導体パターンを形成するとともに、この導体パターンを
利用して積層したセラミック基板１２を一体に接合する
ようにする。
【００１０】図１(b) はビア１０を形成したセラミック
基板１２の表面に前記導体パターンを形成するための金
属層１４を被着形成した状態である。金属層１４はスパ
ッタリング、蒸着、無電解めっき等で形成する。金属層
１４に使用する金属はセラミック基板を接合できるもの
であればとくに限定されないが、たとえば活性金属法を
利用する場合には、Ｔｉ−Ｃｕ−Ａｇ合金、Ｚｒ−Ｃｕ
−Ａｇ合金などが使用できる。
基板１２の表面に前記導体パターンを形成するための金
属層１４を被着形成した状態である。金属層１４はスパ
ッタリング、蒸着、無電解めっき等で形成する。金属層
１４に使用する金属はセラミック基板を接合できるもの
であればとくに限定されないが、たとえば活性金属法を
利用する場合には、Ｔｉ−Ｃｕ−Ａｇ合金、Ｚｒ−Ｃｕ
−Ａｇ合金などが使用できる。
【００１１】導体パターンは上記金属層１４をフォトレ
ジストなどにより所定パターンにマスキングするなどし
てエッチングすることによって形成する。図１(c) は金
属層１４をエッチングして導体パターン１６を形成した
状態を示す。多層セラミック基板はこのようにして形成
した導体パターン１６を有するセラミック基板１２を積
層して一体に接合して作製するから、積層する個々のセ
ラミック基板１２に上記と同様の方法で所要の導体パタ
ーン１６を形成しておく。セラミック基板１２はビア１
０が多数本形成されて提供されるが、ビア１０の平面配
置を各セラミック基板とも共通化して提供し、各基板ご
とに導体パターン１６を適宜配線することによって種々
の製品にセラミック基板１２を共用することが可能にな
る。
ジストなどにより所定パターンにマスキングするなどし
てエッチングすることによって形成する。図１(c) は金
属層１４をエッチングして導体パターン１６を形成した
状態を示す。多層セラミック基板はこのようにして形成
した導体パターン１６を有するセラミック基板１２を積
層して一体に接合して作製するから、積層する個々のセ
ラミック基板１２に上記と同様の方法で所要の導体パタ
ーン１６を形成しておく。セラミック基板１２はビア１
０が多数本形成されて提供されるが、ビア１０の平面配
置を各セラミック基板とも共通化して提供し、各基板ご
とに導体パターン１６を適宜配線することによって種々
の製品にセラミック基板１２を共用することが可能にな
る。
【００１２】金属層１４をエッチングして導体パターン
１６を形成する際に、図１(c) に示すようにセラミック
基板１２の周縁にシール部１８を形成するようにする。
シール部１８を設けることによって、導体パターンを有
するセラミック基板１２を積層して一体に接合した後、
めっき等の処理を施す際にめっき液等が各セラミック基
板１２の層間に浸入したりしないように各層間の接合外
周縁部を封止することができる。また、多層セラミック
パッケージに用いるセラミック基板の場合には、このシ
ール部１８により半導体チップを収容するパッケージ内
部を気密に封止することができる。
１６を形成する際に、図１(c) に示すようにセラミック
基板１２の周縁にシール部１８を形成するようにする。
シール部１８を設けることによって、導体パターンを有
するセラミック基板１２を積層して一体に接合した後、
めっき等の処理を施す際にめっき液等が各セラミック基
板１２の層間に浸入したりしないように各層間の接合外
周縁部を封止することができる。また、多層セラミック
パッケージに用いるセラミック基板の場合には、このシ
ール部１８により半導体チップを収容するパッケージ内
部を気密に封止することができる。
【００１３】図２は上記のようにして形成した導体パタ
ーンを有するセラミック基板１２を積層して多層形成す
る様子を示す。各々のセラミック基板１２の上面には導
体パターン１６とシール部１８が形成されているから、
これらの導体パターンを有するセラミック基板１２を位
置合わせして重ね合わせ、加熱加圧することによって導
体パターン１６とシール部１８が溶融されセラミック基
板１２が一体に接合される。こうして、セラミック基板
１２が積層されて一体に接合され、層間のビア１０が導
体パターン１６を介して電気的に接続された多層セラミ
ック基板が得られる。なお、導体パターン１６を有する
セラミック基板１２を一体に接合する場合、多数枚のセ
ラミック基板１２を位置合わせして一度に接合してもよ
いし、１枚ずつ接合しながら重ねていく方法によって多
層形成してもよい。
ーンを有するセラミック基板１２を積層して多層形成す
る様子を示す。各々のセラミック基板１２の上面には導
体パターン１６とシール部１８が形成されているから、
これらの導体パターンを有するセラミック基板１２を位
置合わせして重ね合わせ、加熱加圧することによって導
体パターン１６とシール部１８が溶融されセラミック基
板１２が一体に接合される。こうして、セラミック基板
１２が積層されて一体に接合され、層間のビア１０が導
体パターン１６を介して電気的に接続された多層セラミ
ック基板が得られる。なお、導体パターン１６を有する
セラミック基板１２を一体に接合する場合、多数枚のセ
ラミック基板１２を位置合わせして一度に接合してもよ
いし、１枚ずつ接合しながら重ねていく方法によって多
層形成してもよい。
【００１４】金属層１４としてＴｉ−Ｃｕ−Ａｇ合金を
使用した場合は１０００℃程度に加熱すれば導体パター
ン１６が溶融して接合されるから、導体パターン１６を
有するセラミック基板１２の接合操作はグリーンシート
の焼成温度と比較すればはるかに低温で行うことができ
る。これによって、多層セラミック基板内にコンデンサ
や抵抗といった回路部品を一体に組み込んだ製品を作製
することが可能になる。
使用した場合は１０００℃程度に加熱すれば導体パター
ン１６が溶融して接合されるから、導体パターン１６を
有するセラミック基板１２の接合操作はグリーンシート
の焼成温度と比較すればはるかに低温で行うことができ
る。これによって、多層セラミック基板内にコンデンサ
や抵抗といった回路部品を一体に組み込んだ製品を作製
することが可能になる。
【００１５】コンデンサを組み込む場合は、図１(c) に
示すように焼成後のセラミック基板１２の表面に導体パ
ターン１６を形成した後、チタン酸ストロンチウム等の
高誘電率を有する誘電体物質をスパッタリング等で被着
形成することによって組み込むことができる。なお、コ
ンデンサは厚み方向の両面に電極を形成するから、スパ
ッタリング等で高誘電体物質を被着形成するセラミック
基板１２にあらかじめ一方の電極を導体パターン１６と
して形成し、これに接合するセラミック基板１２に他方
の電極を導体パターンとして形成して、セラミック基板
１２を積層した際に高誘電体物質が電極で挟まれるよう
にする。これら電極は導体パターン１６およびビア１０
によって所定の配線パターンに電気的に接続されて回路
内に組み込まれる。
示すように焼成後のセラミック基板１２の表面に導体パ
ターン１６を形成した後、チタン酸ストロンチウム等の
高誘電率を有する誘電体物質をスパッタリング等で被着
形成することによって組み込むことができる。なお、コ
ンデンサは厚み方向の両面に電極を形成するから、スパ
ッタリング等で高誘電体物質を被着形成するセラミック
基板１２にあらかじめ一方の電極を導体パターン１６と
して形成し、これに接合するセラミック基板１２に他方
の電極を導体パターンとして形成して、セラミック基板
１２を積層した際に高誘電体物質が電極で挟まれるよう
にする。これら電極は導体パターン１６およびビア１０
によって所定の配線パターンに電気的に接続されて回路
内に組み込まれる。
【００１６】また、抵抗を組み込む場合は、セラミック
基板１２に形成した導体パターン１６の所定のパターン
間にスパッタリング法、印刷法等で抵抗体を被着形成し
て行う。抵抗体としては五酸化バナジウム等の一般に使
用されている物質が使用できる。そして、所定の導体パ
ターン間に抵抗体を被着形成した後、レーザトリミング
等によって抵抗値を調節することができる。前記コンデ
ンサに使用するチタン酸ストロンチウム等の高誘電体物
質や抵抗体に使用する物質は１０００℃程度の温度には
十分耐えられるから、これらコンデンサ、抵抗を組み込
んだセラミック基板１２を積層して加熱することで、コ
ンデンサ、抵抗といった回路部品を一体に組み込んだ多
層セラミック基板を容易に得ることができる。
基板１２に形成した導体パターン１６の所定のパターン
間にスパッタリング法、印刷法等で抵抗体を被着形成し
て行う。抵抗体としては五酸化バナジウム等の一般に使
用されている物質が使用できる。そして、所定の導体パ
ターン間に抵抗体を被着形成した後、レーザトリミング
等によって抵抗値を調節することができる。前記コンデ
ンサに使用するチタン酸ストロンチウム等の高誘電体物
質や抵抗体に使用する物質は１０００℃程度の温度には
十分耐えられるから、これらコンデンサ、抵抗を組み込
んだセラミック基板１２を積層して加熱することで、コ
ンデンサ、抵抗といった回路部品を一体に組み込んだ多
層セラミック基板を容易に得ることができる。
【００１７】なお、導体パターン１６を有するセラミッ
ク基板１２を積層して一体に接合する場合は、図２に示
すように導体パターン１６が形成された部分でのみ接合
され、それ以外の部分は空隙になる。したがって、セラ
ミック基板１２を加熱して加圧した際に層間隔が一定間
隔以上狭くなると導体パターン１６が余分な部分にまで
付着することが起こり得る。このような問題を回避する
ため、導体パターン１６を形成した部分以外の部位に所
定の層間隔を確保するための耐熱性を有するスペーサ２
２を設けてもよい。このスペーサ２２は導体パターン１
６を除く部位全体を覆うようにパターン形成して設けて
もよい。
ク基板１２を積層して一体に接合する場合は、図２に示
すように導体パターン１６が形成された部分でのみ接合
され、それ以外の部分は空隙になる。したがって、セラ
ミック基板１２を加熱して加圧した際に層間隔が一定間
隔以上狭くなると導体パターン１６が余分な部分にまで
付着することが起こり得る。このような問題を回避する
ため、導体パターン１６を形成した部分以外の部位に所
定の層間隔を確保するための耐熱性を有するスペーサ２
２を設けてもよい。このスペーサ２２は導体パターン１
６を除く部位全体を覆うようにパターン形成して設けて
もよい。
【００１８】スペーサ２２としては硼硅酸系ガラス等の
電気的絶縁体が好適である。ガラスによる場合は、たと
えばガラスぺーストを印刷することによって所要のパタ
ーンに形成することができる。また、このようにスペー
サ２２をパターン形成することによって導体パターン１
６が接続不要なビア１０に接触したりする不良品の発生
を防止することが可能になる。なお、上記実施例では金
属層１４をエッチングしてシール部１８を形成したが、
金属層のかわりにスペーサ２２として使用するガラス等
の電気的絶縁体でシール部を形成することも可能であ
る。上記セラミック基板を積層して多層セラミックパッ
ケージを形成するような場合にはセラミック基板上に導
体パターン１６を露出させて積層するので、電気的絶縁
体でシール部を形成すると導体パターン１６とシール部
が電気的に導通することがないから好適である。
電気的絶縁体が好適である。ガラスによる場合は、たと
えばガラスぺーストを印刷することによって所要のパタ
ーンに形成することができる。また、このようにスペー
サ２２をパターン形成することによって導体パターン１
６が接続不要なビア１０に接触したりする不良品の発生
を防止することが可能になる。なお、上記実施例では金
属層１４をエッチングしてシール部１８を形成したが、
金属層のかわりにスペーサ２２として使用するガラス等
の電気的絶縁体でシール部を形成することも可能であ
る。上記セラミック基板を積層して多層セラミックパッ
ケージを形成するような場合にはセラミック基板上に導
体パターン１６を露出させて積層するので、電気的絶縁
体でシール部を形成すると導体パターン１６とシール部
が電気的に導通することがないから好適である。
【００１９】また、上記実施例では導体パターン１６を
形成するため金属層１４を被着形成してこれをエッチン
グして形成したが、金属層１４として金属箔を接着した
後、パターニングしてエッチングにより形成することも
可能であり、金属ペーストをスクリーン印刷等すること
によってセラミック基板１２上に導体パターンを形成す
ることも可能である。金属ペーストとしては上記実施例
と同様にＴｉ−Ｃｕ−Ａｇ合金等が使用できる。金属層
１４をエッチングして形成する場合は、微細なパターン
に形成できるという利点があり、一方、金属ペーストを
用いて導体パターンを印刷して設ける場合はエッチング
による方法にくらべて操作が容易であるという利点があ
る。
形成するため金属層１４を被着形成してこれをエッチン
グして形成したが、金属層１４として金属箔を接着した
後、パターニングしてエッチングにより形成することも
可能であり、金属ペーストをスクリーン印刷等すること
によってセラミック基板１２上に導体パターンを形成す
ることも可能である。金属ペーストとしては上記実施例
と同様にＴｉ−Ｃｕ−Ａｇ合金等が使用できる。金属層
１４をエッチングして形成する場合は、微細なパターン
に形成できるという利点があり、一方、金属ペーストを
用いて導体パターンを印刷して設ける場合はエッチング
による方法にくらべて操作が容易であるという利点があ
る。
【００２０】前述した実施例では導体パターン１６を形
成するセラミック基板１２としてビア１０の平面配置を
マトリクス状の共通配置とした基板を使用した。このよ
うに、ビア１０を適宜密度のマトリクス状に配置したセ
ラミック基板１２を使用すれば、ビア１０を適宜選択す
ることで異なる層や異なる製品で使用する場合にも共通
に利用できるという利点があり、セラミック基板１２も
共通に製造すればよいから製造が容易になり、導体パタ
ーン１６を有するセラミック基板１２の製造コストを下
げることが可能になる。
成するセラミック基板１２としてビア１０の平面配置を
マトリクス状の共通配置とした基板を使用した。このよ
うに、ビア１０を適宜密度のマトリクス状に配置したセ
ラミック基板１２を使用すれば、ビア１０を適宜選択す
ることで異なる層や異なる製品で使用する場合にも共通
に利用できるという利点があり、セラミック基板１２も
共通に製造すればよいから製造が容易になり、導体パタ
ーン１６を有するセラミック基板１２の製造コストを下
げることが可能になる。
【００２１】なお、このようにビア１０を共通に配置し
たセラミック基板１２を使用する他に、ビア１０以外の
内部配線を設けたセラミック基板を用いることも可能で
ある。たとえば、図３に示すように平板状に形成したリ
ードピン付きのセラミック基板２４上に枠体状に形成し
たセラミック基板２６、２８を接合して半導体チップを
搭載できる多層セラミックパッケージの形態に形成する
ことも可能である。
たセラミック基板１２を使用する他に、ビア１０以外の
内部配線を設けたセラミック基板を用いることも可能で
ある。たとえば、図３に示すように平板状に形成したリ
ードピン付きのセラミック基板２４上に枠体状に形成し
たセラミック基板２６、２８を接合して半導体チップを
搭載できる多層セラミックパッケージの形態に形成する
ことも可能である。
【００２２】図３に示す多層セラミックパッケージは上
記実施例と同様にして作製した導体パターンを有するセ
ラミック基板２４、２６、２８を積層し、加熱加圧して
一体化して作製する。なお、この実施例では半導体チッ
プと電気的に接続するボンディング部３０を形成するた
め、セラミック基板２６にビア１０以外の内部導体パタ
ーンを従来の方法により設けている。このように製品に
よってはビア以外の内部導体パターンを設けたセラミッ
ク基板を使用することが可能である。
記実施例と同様にして作製した導体パターンを有するセ
ラミック基板２４、２６、２８を積層し、加熱加圧して
一体化して作製する。なお、この実施例では半導体チッ
プと電気的に接続するボンディング部３０を形成するた
め、セラミック基板２６にビア１０以外の内部導体パタ
ーンを従来の方法により設けている。このように製品に
よってはビア以外の内部導体パターンを設けたセラミッ
ク基板を使用することが可能である。
【００２３】上記各実施例で説明したように本発明に係
る多層セラミック基板は、あらかじめ焼成したセラミッ
ク基板を積層して多層セラミック基板を形成するから、
セラミックのグリーンシートを多数枚積層した後に焼成
して多層セラミック基板とする場合にくらべて、セラミ
ック基板の焼成が容易でありこれによって製造コストを
下げることが可能である。また、多層に積層したグリー
ンシートを焼成するのにくらべて１枚ずつ焼成したセラ
ミック基板を多層に積層することでセラミック基板の反
りや変形を防止することができるという利点もある。
る多層セラミック基板は、あらかじめ焼成したセラミッ
ク基板を積層して多層セラミック基板を形成するから、
セラミックのグリーンシートを多数枚積層した後に焼成
して多層セラミック基板とする場合にくらべて、セラミ
ック基板の焼成が容易でありこれによって製造コストを
下げることが可能である。また、多層に積層したグリー
ンシートを焼成するのにくらべて１枚ずつ焼成したセラ
ミック基板を多層に積層することでセラミック基板の反
りや変形を防止することができるという利点もある。
【００２４】
【発明の効果】本発明に係る多層セラミック基板及びそ
の製造方法によれば、セラミック基板の焼成が容易で、
セラミック基板の多層形成を容易にすることができ、多
層セラミック基板の製造コストを効果的に下げることが
可能になる。また、基板の内部にコンデンサ、抵抗等の
回路部品を組み込むことが可能になり、これによって多
機能を有する多層セラミック基板として提供することが
可能になる。また、セラミック基板に導体パターンを形
成する際に金属層をエッチングして形成することによ
り、微細なパターンに形成することが可能になる等の著
効を奏する。
の製造方法によれば、セラミック基板の焼成が容易で、
セラミック基板の多層形成を容易にすることができ、多
層セラミック基板の製造コストを効果的に下げることが
可能になる。また、基板の内部にコンデンサ、抵抗等の
回路部品を組み込むことが可能になり、これによって多
機能を有する多層セラミック基板として提供することが
可能になる。また、セラミック基板に導体パターンを形
成する際に金属層をエッチングして形成することによ
り、微細なパターンに形成することが可能になる等の著
効を奏する。
【図１】多層セラミック基板の製造に使用する導体パタ
ーンを有するセラミック基板の製造方法を示す説明図で
ある。
ーンを有するセラミック基板の製造方法を示す説明図で
ある。
【図２】多層セラミック基板の製造方法を示す説明図で
ある。
ある。
【図３】導体パターンを有するセラミック基板を接合し
て形成した多層セラミックパッケージの例を示す説明図
である。
て形成した多層セラミックパッケージの例を示す説明図
である。
１０ ビア １２ セラミック基板 １４ 金属箔 １６ 導体パターン １８ シール部 ２０ コンデンサ ２２ スペーサ ２４、２６、２８ セラミック基板 ３０ ボンディング部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12
Claims (11)
- 【請求項１】 複数本のビアが形成されて焼成され、そ
の表面に前記ビアに接続する導体パターンが形成された
セラミック基板が複数枚積層され、前記導体パターンに
より前記セラミック基板が一体に接合されるとともに、
前記導体パターンを介して前記ビアが層間で電気的に接
続されて成ることを特徴とする多層セラミック基板。 - 【請求項２】 前記セラミック基板の周縁に枠状に形成
した層間のシール部を設けたことを特徴とする請求項１
記載の多層セラミック基板。 - 【請求項３】 前記セラミック基板の層間にコンデンサ
あるいは抵抗等の回路部品が組み込まれて成ることを特
徴とする請求項１または２記載の多層セラミック基板。 - 【請求項４】 複数本のビアが形成されて焼成された複
数枚のセラミック基板の各々に対し、これらセラミック
基板を積層して接合する面に導体パターンを設け、 該導体パターンを形成したこれらのセラミック基板を位
置合わせして積層し、加熱加圧することにより前記導体
パターンを溶融して前記各セラミック基板を一体に接合
することを特徴とする多層セラミック基板の製造方法。 - 【請求項５】 前記ビアを同一の平面配置に形成したセ
ラミック基板を使用することを特徴とする請求項４記載
の多層セラミック基板の製造方法。 - 【請求項６】 前記導体パターンは前記セラミック基板
の表面に被着形成した金属層をエッチングして形成する
ことを特徴とする請求項４記載の多層セラミック基板の
製造方法。 - 【請求項７】 前記導体パターンは前記セラミック基板
の表面に金属ペーストを印刷して形成することを特徴と
する請求項４記載の多層セラミック基板の製造方法。 - 【請求項８】 前記セラミック基板の周縁に層間のシー
ル部を枠状に形成したセラミック基板を積層することを
特徴とする請求項４記載の多層セラミック基板の製造方
法。 - 【請求項９】 前記セラミック基板上にコンデンサある
いは抵抗等の回路部品を形成したセラミック基板を積層
することを特徴とする請求項４記載の多層セラミック基
板の製造方法。 - 【請求項１０】 前記セラミック基板上にガラス等の電
気的絶縁性及び耐熱性を有する材料を用いて層間を所定
間隔に保持するスペーサを形成したセラミック基板を積
層することを特徴とする請求項４記載の多層セラミック
基板の製造方法。 - 【請求項１１】 前記セラミック基板上にガラス等の電
気的絶縁性及び耐熱性を有する材料を用いて層間をシー
ルするシール部を形成したセラミック基板を積層するこ
とを特徴とする請求項４記載の多層セラミック基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6006806A JPH07212042A (ja) | 1994-01-26 | 1994-01-26 | 多層セラミック基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6006806A JPH07212042A (ja) | 1994-01-26 | 1994-01-26 | 多層セラミック基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07212042A true JPH07212042A (ja) | 1995-08-11 |
Family
ID=11648440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6006806A Pending JPH07212042A (ja) | 1994-01-26 | 1994-01-26 | 多層セラミック基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07212042A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09289378A (ja) * | 1996-04-19 | 1997-11-04 | Fuji Xerox Co Ltd | プリント配線板及びその製造方法 |
| JP2012109387A (ja) * | 2010-11-17 | 2012-06-07 | Ngk Spark Plug Co Ltd | 配線基板 |
| US8964403B2 (en) | 2010-11-17 | 2015-02-24 | Ngk Spark Plug Co., Ltd. | Wiring board having a reinforcing member with capacitors incorporated therein |
-
1994
- 1994-01-26 JP JP6006806A patent/JPH07212042A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09289378A (ja) * | 1996-04-19 | 1997-11-04 | Fuji Xerox Co Ltd | プリント配線板及びその製造方法 |
| JP2012109387A (ja) * | 2010-11-17 | 2012-06-07 | Ngk Spark Plug Co Ltd | 配線基板 |
| US8964403B2 (en) | 2010-11-17 | 2015-02-24 | Ngk Spark Plug Co., Ltd. | Wiring board having a reinforcing member with capacitors incorporated therein |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08274469A (ja) | 多層セラミック基板の作製方法 | |
| JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JPH07212042A (ja) | 多層セラミック基板及びその製造方法 | |
| JPS6221260B2 (ja) | ||
| JPH07162157A (ja) | 多層基板 | |
| JP2942424B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05347227A (ja) | 積層薄膜コンデンサ | |
| JP3878842B2 (ja) | 多数個取り配線基板 | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JPH11150205A (ja) | チップ型ｃｒ素子 | |
| JPH02239697A (ja) | 回路基板の製造方法 | |
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| JPS63155694A (ja) | 多層複合セラミツク基板の製造方法 | |
| JPH05275608A (ja) | 半導体素子収納用パッケージ | |
| JPH1196872A (ja) | 複合回路素子 | |
| JPH05152133A (ja) | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 | |
| JP2000114100A (ja) | 多連型電子部品 | |
| JPH0341711A (ja) | 積層型電子部品 | |
| KR100896599B1 (ko) | 세라믹 다층 기판 및 그 제조 방법 | |
| JP2763470B2 (ja) | 配線基板 | |
| JPH084053B2 (ja) | 積層セラミックコンデンサ | |
| JPH0267707A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JPH0569977U (ja) | 多層回路基板 | |
| JP2002368426A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JP2001036242A (ja) | 多層回路基板とその製造方法 |