JPH08274469A - 多層セラミック基板の作製方法 - Google Patents
多層セラミック基板の作製方法Info
- Publication number
- JPH08274469A JPH08274469A JP8026757A JP2675796A JPH08274469A JP H08274469 A JPH08274469 A JP H08274469A JP 8026757 A JP8026757 A JP 8026757A JP 2675796 A JP2675796 A JP 2675796A JP H08274469 A JPH08274469 A JP H08274469A
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- electrode layer
- layers
- ceramic
- volume
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 239000000203 mixture Substances 0.000 claims description 14
- 239000002923 metal particle Substances 0.000 claims description 13
- 229910010293 ceramic material Inorganic materials 0.000 claims description 10
- 239000011230 binding agent Substances 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000005245 sintering Methods 0.000 claims description 7
- 238000010304 firing Methods 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000012530 fluid Substances 0.000 abstract description 2
- 239000013528 metallic particle Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000002241 glass-ceramic Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 229910052878 cordierite Inorganic materials 0.000 description 3
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 3
- 230000032798 delamination Effects 0.000 description 2
- 230000009969 flowable effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical group Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006112 glass ceramic composition Substances 0.000 description 1
- 230000002687 intercalation Effects 0.000 description 1
- 238000009830 intercalation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910001947 lithium oxide Inorganic materials 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S29/00—Metal working
- Y10S29/031—Pressing powder with other step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/30—Foil or other thin sheet-metal making or treating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】 小型化のために、薄い誘電体セラミック・グ
リーンシートを用いた多層セラミック基板を作製する方
法を提供する。 【解決手段】 本発明の方法によれば、可融性金属粒子
自己支持電極層１２を形成し、これら電極層を薄いグリ
ーンシート１０，１１の間に介在させたアセンブリを焼
結することによって、集積キャパシタのような多層基板
を形成することができる。この方法は、薄いグリーンシ
ートに流動性導電性インクまたはペーストをスクリーン
印刷する必要がなく、グリーンシートのゆがみ、そり、
弱体化を避けることができる。
リーンシートを用いた多層セラミック基板を作製する方
法を提供する。 【解決手段】 本発明の方法によれば、可融性金属粒子
自己支持電極層１２を形成し、これら電極層を薄いグリ
ーンシート１０，１１の間に介在させたアセンブリを焼
結することによって、集積キャパシタのような多層基板
を形成することができる。この方法は、薄いグリーンシ
ートに流動性導電性インクまたはペーストをスクリーン
印刷する必要がなく、グリーンシートのゆがみ、そり、
弱体化を避けることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子応用のための
キャパシタのような多層セラミック積層体の作製に関
し、特に、多層セラミック積層体ユニットを形成するた
めの、複数の誘電体セラミック・グリーンシートと、こ
れらの間に挿入された導電性電極層とによる積層体の作
製に関する。
キャパシタのような多層セラミック積層体の作製に関
し、特に、多層セラミック積層体ユニットを形成するた
めの、複数の誘電体セラミック・グリーンシートと、こ
れらの間に挿入された導電性電極層とによる積層体の作
製に関する。
【０００２】
【従来の技術】電子部品の小型化と電気的容量増大の必
要性が高まるにつれ、作製上の問題と性能上の問題が生
じてきた。例えば、小型化のためには、導電層の間にさ
らに薄い絶縁セラミック・グリーンシート層を使用する
ことが必要となる。
要性が高まるにつれ、作製上の問題と性能上の問題が生
じてきた。例えば、小型化のためには、導電層の間にさ
らに薄い絶縁セラミック・グリーンシート層を使用する
ことが必要となる。
【０００３】厚さが約７．６２×１０-2ｍｍ（約３ミ
ル）未満の薄いグリーンシート層は、流動性導電性イン
クまたは導電性ペースト組成物でスクリーン印刷される
際に、薄いグリーンシートがかなりゆがみ、機械的強度
を失うので、従来の作製方法で多層セラミック積層体に
加工するのが困難であり、また、弱められ、ゆがめら
れ、あるいは反ったグリーンシートを積層して信頼でき
る多層セラミック基板にするのは極めて困難である。
ル）未満の薄いグリーンシート層は、流動性導電性イン
クまたは導電性ペースト組成物でスクリーン印刷される
際に、薄いグリーンシートがかなりゆがみ、機械的強度
を失うので、従来の作製方法で多層セラミック積層体に
加工するのが困難であり、また、弱められ、ゆがめら
れ、あるいは反ったグリーンシートを積層して信頼でき
る多層セラミック基板にするのは極めて困難である。
【０００４】従来のグリーンシート技術を用いて内部キ
ャパシタを有する多層セラミック積層体を作製すること
は、よく知られている。このような積層体およびそれら
を作製する方法を開示する米国特許第４８６８７１１
号、第４９５６７４４号、第５０１９２００号、第５０
４６２３６号、第５０７２３２９号、第５３０４２７４
号明細書を参照されたい。
ャパシタを有する多層セラミック積層体を作製すること
は、よく知られている。このような積層体およびそれら
を作製する方法を開示する米国特許第４８６８７１１
号、第４９５６７４４号、第５０１９２００号、第５０
４６２３６号、第５０７２３２９号、第５３０４２７４
号明細書を参照されたい。
【０００５】一般に、既に知られた方法は、セラミック
添加物を含むことのできる、流動性導電性金属インクま
たは導電性ペースト組成物を、誘電体グリーンシート上
にスクリーン印刷して電極層を形成する工程を含む。し
たがって、使用される誘電体グリーンシートが厚さ約
７．６２×１０-2ｍｍ（約３ミル）未満であるならば、
そのような方法は、前述したゆがみおよび反りの問題を
生じる。
添加物を含むことのできる、流動性導電性金属インクま
たは導電性ペースト組成物を、誘電体グリーンシート上
にスクリーン印刷して電極層を形成する工程を含む。し
たがって、使用される誘電体グリーンシートが厚さ約
７．６２×１０-2ｍｍ（約３ミル）未満であるならば、
そのような方法は、前述したゆがみおよび反りの問題を
生じる。
【０００６】米国特許第５０７２３２９号明細書は、多
層セラミック容量性デバイスを開示している。このデバ
イスでは、セラミック金属介在インクが、支持セラミッ
ク・グリーンシート層に印刷された導電性電極インク層
の上下に印刷され、多層キャパシタを形成する。この多
層キャパシタでは、各印刷された導電性電極層が、２つ
の印刷された介在層間に挟まれている。介在層は、その
一方の側のプリント電極層と、他方の側の成型誘電体セ
ラミック層との両方に対し良好な結合特性を有してい
る。プリントされた介在層の目的すなわち機能は、セラ
ミック・グリーンシート層とプリント導電性金属層との
両方に親和性を与えて、積層剥離を阻止することであ
る。
層セラミック容量性デバイスを開示している。このデバ
イスでは、セラミック金属介在インクが、支持セラミッ
ク・グリーンシート層に印刷された導電性電極インク層
の上下に印刷され、多層キャパシタを形成する。この多
層キャパシタでは、各印刷された導電性電極層が、２つ
の印刷された介在層間に挟まれている。介在層は、その
一方の側のプリント電極層と、他方の側の成型誘電体セ
ラミック層との両方に対し良好な結合特性を有してい
る。プリントされた介在層の目的すなわち機能は、セラ
ミック・グリーンシート層とプリント導電性金属層との
両方に親和性を与えて、積層剥離を阻止することであ
る。
【０００７】
【発明が解決しようとする課題】本発明は、成型された
導電性電極層を間に挟んで、約７．６２×１０-2ｍｍ
（約３ミル）未満の厚さの薄いグリーンシート層を１枚
以上有する複数の成型された誘電体セラミック・グリー
ンシート層よりなる多層セラミック・キャパシタ積層体
の作製において、そのような薄いグリーンシート層に電
極層を形成するために用いられる流体導電性インクまた
は導電性ペースト組成物を施す際に、一般に遭遇する機
械的強度の損失とゆがみを回避する新規な方法を提供す
る。
導電性電極層を間に挟んで、約７．６２×１０-2ｍｍ
（約３ミル）未満の厚さの薄いグリーンシート層を１枚
以上有する複数の成型された誘電体セラミック・グリー
ンシート層よりなる多層セラミック・キャパシタ積層体
の作製において、そのような薄いグリーンシート層に電
極層を形成するために用いられる流体導電性インクまた
は導電性ペースト組成物を施す際に、一般に遭遇する機
械的強度の損失とゆがみを回避する新規な方法を提供す
る。
【０００８】
【課題を解決するための手段】本発明は、好適にはセラ
ミックすなわち絶縁相と、樹脂性バインダー材と、電極
層を導電性にするためのモリブデンのような粒子状導電
相とを含む組成物の、可融性の薄い自己支持層としての
導電性電極層を予め形成することによって前述した問題
と欠点を回避する。より好適には、誘電体セラミック・
グリーンシートに用いられるのと同じセラミック材を用
いて電極層を形成して、最終積層体の焼結および焼成の
際に誘電体絶縁層と電極層が融合するようにする。
ミックすなわち絶縁相と、樹脂性バインダー材と、電極
層を導電性にするためのモリブデンのような粒子状導電
相とを含む組成物の、可融性の薄い自己支持層としての
導電性電極層を予め形成することによって前述した問題
と欠点を回避する。より好適には、誘電体セラミック・
グリーンシートに用いられるのと同じセラミック材を用
いて電極層を形成して、最終積層体の焼結および焼成の
際に誘電体絶縁層と電極層が融合するようにする。
【０００９】
【発明の実施の形態】図１に示される、特定の層のアセ
ンブリを参照すると、複数の誘電体絶縁セラミック・グ
リーンシートは、コージェライト・ガラス、アルミナ等
のような一般的なセラミック組成物およびバインダー材
から通常の方法で成型される。グリーンシートのいくつ
か、例えば外側グリーンシート１０は、約１２．７×１
０-2〜２０．３２×１０-2ｍｍ（約５〜８ミル）の普通
の厚さに成型されるが、他の内側グリーンシート１１
は、好適には７．６２×１０-2ｍｍ（３ミル）未満、例
えば約５．０８×１０-2ｍｍ（約２ミル）の厚さを有す
る薄い層として成型される。
ンブリを参照すると、複数の誘電体絶縁セラミック・グ
リーンシートは、コージェライト・ガラス、アルミナ等
のような一般的なセラミック組成物およびバインダー材
から通常の方法で成型される。グリーンシートのいくつ
か、例えば外側グリーンシート１０は、約１２．７×１
０-2〜２０．３２×１０-2ｍｍ（約５〜８ミル）の普通
の厚さに成型されるが、他の内側グリーンシート１１
は、好適には７．６２×１０-2ｍｍ（３ミル）未満、例
えば約５．０８×１０-2ｍｍ（約２ミル）の厚さを有す
る薄い層として成型される。
【００１０】また、複数の導電性セラミック−金属電極
層１２は、セラミック（例えばコージェライト・ガラ
ス、アルミナ等）と、導電性金属（例えばモリブデン、
タングステン、銅）と、有機または無機のバインダー材
とを含む組成物から、通常のグリーンシート技術で成型
される。電極層１２は、層１１と同じ厚さを有するのが
好適である。即ち、約７．６２×１０-2ｍｍ（約３ミ
ル）未満、好適には約５．０８×１０-2ｍｍ（約２ミ
ル）である。
層１２は、セラミック（例えばコージェライト・ガラ
ス、アルミナ等）と、導電性金属（例えばモリブデン、
タングステン、銅）と、有機または無機のバインダー材
とを含む組成物から、通常のグリーンシート技術で成型
される。電極層１２は、層１１と同じ厚さを有するのが
好適である。即ち、約７．６２×１０-2ｍｍ（約３ミ
ル）未満、好適には約５．０８×１０-2ｍｍ（約２ミ
ル）である。
【００１１】自己支持ソリッド層１０，１１，１２は、
図１に示される構造にアセンブルされて積層される。図
１のアセンブルされたシート１０，１１，１２は、圧力
を加えながら加熱することによって積層される。一般
に、加熱工程は、有機バインダー組成物を軟化するのに
十分な温度である約６０〜９０℃の範囲内で行われる。
一般に、加圧工程は、軟化した誘電体グリーンシート１
０，１１に導電性電極層１２を押圧するのに十分な圧力
である約３５．１〜３５１ｋｇ／ｃｍ2 （約５００〜５
０００ポンド／平方インチ（ｐｓｉ））で行われる。圧
力は、通常、約３０〜１２０秒間加えられる。温度、圧
力および時間は、バインダー組成物の構成により幾分異
なる。したがって、上記した温度、圧力および時間は、
本発明の適当な応用のための指針と考えられるべきであ
り、適切に調整することができる。積層体は、焼成され
て、多層セラミック基板が作製される。この基板に、例
えば導電性金属−ガラス・フリットを設け、および焼結
温度まで加熱することにより、終端コンタクト１３を設
けて、最終のキャパシタ１４を形成する。図２に示され
るように、キャパシタ１４は、薄いグリーンシート層１
１の焼結により作られた絶縁性誘電体セラミック組成物
の薄い層によって互いに近接して離間され、封止された
薄い電極層１２を有している。さらに、終端電極の代わ
りに、あるいは終端電極に加えて、バイアを用いること
ができる。バイアは、終端に用いられるＩ／Ｏパッドま
たはピンのために備えられている。
図１に示される構造にアセンブルされて積層される。図
１のアセンブルされたシート１０，１１，１２は、圧力
を加えながら加熱することによって積層される。一般
に、加熱工程は、有機バインダー組成物を軟化するのに
十分な温度である約６０〜９０℃の範囲内で行われる。
一般に、加圧工程は、軟化した誘電体グリーンシート１
０，１１に導電性電極層１２を押圧するのに十分な圧力
である約３５．１〜３５１ｋｇ／ｃｍ2 （約５００〜５
０００ポンド／平方インチ（ｐｓｉ））で行われる。圧
力は、通常、約３０〜１２０秒間加えられる。温度、圧
力および時間は、バインダー組成物の構成により幾分異
なる。したがって、上記した温度、圧力および時間は、
本発明の適当な応用のための指針と考えられるべきであ
り、適切に調整することができる。積層体は、焼成され
て、多層セラミック基板が作製される。この基板に、例
えば導電性金属−ガラス・フリットを設け、および焼結
温度まで加熱することにより、終端コンタクト１３を設
けて、最終のキャパシタ１４を形成する。図２に示され
るように、キャパシタ１４は、薄いグリーンシート層１
１の焼結により作られた絶縁性誘電体セラミック組成物
の薄い層によって互いに近接して離間され、封止された
薄い電極層１２を有している。さらに、終端電極の代わ
りに、あるいは終端電極に加えて、バイアを用いること
ができる。バイアは、終端に用いられるＩ／Ｏパッドま
たはピンのために備えられている。
【００１２】予め形成された薄い電極層１２の使用は、
薄いグリーンシート層１１をパターニングまたはスクリ
ーン印刷することの必要性を回避する。したがって、薄
いグリーンシート層１１は、導電性インクまたは導電性
ペーストに接触しないので、ゆがむことも、反ること
も、弱くなることもない。応用によっては、セラミック
積層体のゆがみと剥離を避けるために処理中に注意を働
かせなければならないが、導電性金属粒子のみで作られ
た電極層を有することが望ましいこともある。電極層１
２は、約１６体積％〜約８０体積％、最も好適には約５
０体積％のモリブデン、タングステンまたは銅のような
導電性金属粒子と、約８４体積％〜約２０体積％、最も
好適には約５０体積％のコージェライト・ガラス（最大
１０体積％のノン−コージェライト・ガラスを任意に含
むことができる）のような誘電体セラミックとからなる
可融性のセラミック−金属粒子組成物から成型するのが
好適である。しかしながら、電極層の金属含有量は、上
述したように、約１６体積％の下限と約１００体積％の
上限との間で変化する。さらに、焼成工程の際に完全に
燃え尽きる少量の有機バインダー材および基剤が、グリ
ーンシート層および電極層の形成のために含まれてい
る。
薄いグリーンシート層１１をパターニングまたはスクリ
ーン印刷することの必要性を回避する。したがって、薄
いグリーンシート層１１は、導電性インクまたは導電性
ペーストに接触しないので、ゆがむことも、反ること
も、弱くなることもない。応用によっては、セラミック
積層体のゆがみと剥離を避けるために処理中に注意を働
かせなければならないが、導電性金属粒子のみで作られ
た電極層を有することが望ましいこともある。電極層１
２は、約１６体積％〜約８０体積％、最も好適には約５
０体積％のモリブデン、タングステンまたは銅のような
導電性金属粒子と、約８４体積％〜約２０体積％、最も
好適には約５０体積％のコージェライト・ガラス（最大
１０体積％のノン−コージェライト・ガラスを任意に含
むことができる）のような誘電体セラミックとからなる
可融性のセラミック−金属粒子組成物から成型するのが
好適である。しかしながら、電極層の金属含有量は、上
述したように、約１６体積％の下限と約１００体積％の
上限との間で変化する。さらに、焼成工程の際に完全に
燃え尽きる少量の有機バインダー材および基剤が、グリ
ーンシート層および電極層の形成のために含まれてい
る。
【００１３】図３の実施例によれば、積層体１５は、終
端電極が積層体の端部ではなく表面に設けられて作製さ
れている。誘電体層１６および一つ置きに置かれた電極
層１７は、積層されて多層アセンブリを形成する。バイ
ア１８は、外側誘電体層を通って所望の電極層１７にま
で延びており、電導性ペースト１９で充填され、外側誘
電体層１６の表面にピン２０およびＩ／Ｏパッド２１の
ような表面端子を与える。
端電極が積層体の端部ではなく表面に設けられて作製さ
れている。誘電体層１６および一つ置きに置かれた電極
層１７は、積層されて多層アセンブリを形成する。バイ
ア１８は、外側誘電体層を通って所望の電極層１７にま
で延びており、電導性ペースト１９で充填され、外側誘
電体層１６の表面にピン２０およびＩ／Ｏパッド２１の
ような表面端子を与える。
【００１４】端部電極が用いられないので、図３の電極
層１７が積層体１５の端部まで延びる必要がないことは
明らかである。
層１７が積層体１５の端部まで延びる必要がないことは
明らかである。
【００１５】種々のセラミック材が、本発明の方法に有
用である。これらのセラミック材の中で、いくつか例を
挙げれば、アルミナ、ムライト、ガラス・セラミック、
窒化アルミニウムがある。しかしながら、好適な材料
は、アルミナＡｌ2 Ｏ3 である。また、本発明での使用
に好適なのは、Ｋｕｍａｒらの米国特許第４３０１３２
４号、第４４１３０６１号明細書に開示されているガラ
ス・セラミック材である。これらの開示は、本明細書中
で参照され、取り入れられる。Ｋｕｍａｒらの特許に開
示されたガラス・セラミックの内、好適なガラス・セラ
ミックは、リチア輝石タイプのガラス・セラミックおよ
びコージェライト・タイプのガラス・セラミックであ
る。これらの焼結されたガラス・セラミックの共通の特
徴は、特に、約１０００℃以下での優れた焼結性および
結晶化と、低誘電率である。アルミナ・セラミックの焼
結温度は、約１４００℃以上である。基板の焼結温度
は、当業者によく知られているように、基板に用いられ
るセラミック材により調整されなければならない。
用である。これらのセラミック材の中で、いくつか例を
挙げれば、アルミナ、ムライト、ガラス・セラミック、
窒化アルミニウムがある。しかしながら、好適な材料
は、アルミナＡｌ2 Ｏ3 である。また、本発明での使用
に好適なのは、Ｋｕｍａｒらの米国特許第４３０１３２
４号、第４４１３０６１号明細書に開示されているガラ
ス・セラミック材である。これらの開示は、本明細書中
で参照され、取り入れられる。Ｋｕｍａｒらの特許に開
示されたガラス・セラミックの内、好適なガラス・セラ
ミックは、リチア輝石タイプのガラス・セラミックおよ
びコージェライト・タイプのガラス・セラミックであ
る。これらの焼結されたガラス・セラミックの共通の特
徴は、特に、約１０００℃以下での優れた焼結性および
結晶化と、低誘電率である。アルミナ・セラミックの焼
結温度は、約１４００℃以上である。基板の焼結温度
は、当業者によく知られているように、基板に用いられ
るセラミック材により調整されなければならない。
【００１６】本発明が、多層セラミック基板を作製する
ために通常用いられるすべての種々のセラミック組成物
に基づく誘電体セラミック・グリーンシートおよびセラ
ミック−金属電極シートの多層セラミック積層体に適用
可能であることは、当業者に明らかである。
ために通常用いられるすべての種々のセラミック組成物
に基づく誘電体セラミック・グリーンシートおよびセラ
ミック−金属電極シートの多層セラミック積層体に適用
可能であることは、当業者に明らかである。
【００１７】以上の説明は本発明の単なる例示であると
理解すべきである。本発明から逸脱することなく、種々
の変更と変形を当業者は考えることができる。したがっ
て、本発明は、特許請求の範囲内の全てのそのような変
更と変形を含むことを意図している。
理解すべきである。本発明から逸脱することなく、種々
の変更と変形を当業者は考えることができる。したがっ
て、本発明は、特許請求の範囲内の全てのそのような変
更と変形を含むことを意図している。
【００１８】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）セラミック・グリーンシート層により多層セラミ
ック基板を作製する方法において、（ａ）複数の誘電体
セラミック・グリーンシート層を形成する工程と、
（ｂ）可融性金属粒子とバインダー材とを含む複数の自
己支持導電性電極層を形成する工程と、（ｃ）前記電極
層を隣接する前記グリーンシート層の組の間に配置し
て、前記グリーンシート層および電極層をアセンブルす
る工程と、（ｄ）前記アセンブルしたグリーンシート層
および電極層を焼成して焼結し、多層セラミック基板を
形成する工程と、を含む方法。 （２）前記多層セラミック基板は、１つ置きに置かれた
電極層の組が各々異なる端子に接続されているキャパシ
タである上記（１）に記載の方法。 （３）前記グリーンシート層の少なくとも１つは、約
７．６２×１０-2ｍｍ（約３ミル）未満の厚さを有する
薄いグリーンシート層である上記（１）に記載の方法。 （４）前記電極層は、約０〜８４体積％のセラミック材
粒子と、約１００〜１６体積％の導電性金属粒子とを含
む上記（１）に記載の方法。 （５）前記電極層は、アルミナ粒子と、モリブデン、タ
ングステンおよび銅を含むグループより選ばれた導電性
金属粒子との混合物を含む上記（４）に記載の方法。 （６）前記電極層は、約１６〜８０体積％の金属粒子
と、約８４〜２０体積％のセラミック材粒子とを含む上
記（１）に記載の方法。 （７）前記電極層は、約５０体積％の金属粒子と、５０
体積％のセラミック材粒子とを含む上記（６）に記載の
方法。 （８）前記電極層は、約７．６２×１０-2ｍｍ（約３ミ
ル）未満の厚さを有する上記（１）に記載の方法。
の事項を開示する。 （１）セラミック・グリーンシート層により多層セラミ
ック基板を作製する方法において、（ａ）複数の誘電体
セラミック・グリーンシート層を形成する工程と、
（ｂ）可融性金属粒子とバインダー材とを含む複数の自
己支持導電性電極層を形成する工程と、（ｃ）前記電極
層を隣接する前記グリーンシート層の組の間に配置し
て、前記グリーンシート層および電極層をアセンブルす
る工程と、（ｄ）前記アセンブルしたグリーンシート層
および電極層を焼成して焼結し、多層セラミック基板を
形成する工程と、を含む方法。 （２）前記多層セラミック基板は、１つ置きに置かれた
電極層の組が各々異なる端子に接続されているキャパシ
タである上記（１）に記載の方法。 （３）前記グリーンシート層の少なくとも１つは、約
７．６２×１０-2ｍｍ（約３ミル）未満の厚さを有する
薄いグリーンシート層である上記（１）に記載の方法。 （４）前記電極層は、約０〜８４体積％のセラミック材
粒子と、約１００〜１６体積％の導電性金属粒子とを含
む上記（１）に記載の方法。 （５）前記電極層は、アルミナ粒子と、モリブデン、タ
ングステンおよび銅を含むグループより選ばれた導電性
金属粒子との混合物を含む上記（４）に記載の方法。 （６）前記電極層は、約１６〜８０体積％の金属粒子
と、約８４〜２０体積％のセラミック材粒子とを含む上
記（１）に記載の方法。 （７）前記電極層は、約５０体積％の金属粒子と、５０
体積％のセラミック材粒子とを含む上記（６）に記載の
方法。 （８）前記電極層は、約７．６２×１０-2ｍｍ（約３ミ
ル）未満の厚さを有する上記（１）に記載の方法。
【図１】積層と焼成のために用意された、複数の誘電体
セラミック・グリーンシートと、間に挿入された複数の
自己支持電極層との概略断面図である（説明のため分離
された状態で図示してある）。
セラミック・グリーンシートと、間に挿入された複数の
自己支持電極層との概略断面図である（説明のため分離
された状態で図示してある）。
【図２】図１の層を積層および焼成し、その後に通常の
方法で終端コンタクトを取り付けることによって作製さ
れた多層セラミック・キャパシタの概略断面図である。
方法で終端コンタクトを取り付けることによって作製さ
れた多層セラミック・キャパシタの概略断面図である。
【図３】誘電体層と電極層を交互に積層し、その後にバ
イアを形成して導電性ペーストでバイアを充填すること
によって作製された多層セラミック・キャパシタの概略
断面図である。
イアを形成して導電性ペーストでバイアを充填すること
によって作製された多層セラミック・キャパシタの概略
断面図である。
１０ 外側グリーンシート １１ 内側グリーンシート １２ 電極層 １３ 終端コンタクト １４ キャパシタ １５ 積層体 １６ 誘電体層 １７ 電極層 １８ バイア １９ 導電性ペースト ２０ ピン ２１ Ｉ／Ｏパッド
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/09 7511−4Ｅ Ｈ０５Ｋ 1/09 Ｂ (72)発明者 ジョン・ポウル・ガウチ アメリカ合衆国 12590 ニューヨーク州 ワッピンガーズ フォールズ スプリッ ト ツリー ドライブ 32 (72)発明者 ディネシュ・ガプタ アメリカ合衆国 12603 ニューヨーク州 ポケプシー マロニー ロード 510 アパートメント ピー８ (72)発明者 ロバート・アンソニー・リタ アメリカ合衆国 12590 ニューヨーク州 ワッピンガーズ フォールズ シェアウ ッド フォレスト 49エフ (72)発明者 ロバート・ジェイ・サリヴァン アメリカ合衆国 12569 ニューヨーク州 プレザント ヴァレイ ボックス 524 アール・アール３（番地なし)
Claims (8)
- 【請求項１】セラミック・グリーンシート層により多層
セラミック基板を作製する方法において、（ａ）複数の
誘電体セラミック・グリーンシート層を形成する工程
と、（ｂ）可融性金属粒子とバインダー材とを含む複数
の自己支持導電性電極層を形成する工程と、（ｃ）前記
電極層を隣接する前記グリーンシート層の組の間に配置
して、前記グリーンシート層および電極層をアセンブル
する工程と、（ｄ）前記アセンブルしたグリーンシート
層および電極層を焼成して焼結し、多層セラミック基板
を形成する工程と、を含む方法。 - 【請求項２】前記多層セラミック基板は、１つ置きに置
かれた電極層の組が各々異なる端子に接続されているキ
ャパシタである請求項１記載の方法。 - 【請求項３】前記グリーンシート層の少なくとも１つ
は、約７．６２×１０-2ｍｍ（約３ミル）未満の厚さを
有する薄いグリーンシート層である請求項１記載の方
法。 - 【請求項４】前記電極層は、約０〜８４体積％のセラミ
ック材粒子と、約１００〜１６体積％の導電性金属粒子
とを含む請求項１記載の方法。 - 【請求項５】前記電極層は、アルミナ粒子と、モリブデ
ン、タングステンおよび銅を含むグループより選ばれた
導電性金属粒子との混合物を含む請求項４記載の方法。 - 【請求項６】前記電極層は、約１６〜８０体積％の金属
粒子と、約８４〜２０体積％のセラミック材粒子とを含
む請求項１記載の方法。 - 【請求項７】前記電極層は、約５０体積％の金属粒子
と、５０体積％のセラミック材粒子とを含む請求項６記
載の方法。 - 【請求項８】前記電極層は、約７．６２×１０-2ｍｍ
（約３ミル）未満の厚さを有する請求項１記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/412,405 US5655209A (en) | 1995-03-28 | 1995-03-28 | Multilayer ceramic substrates having internal capacitor, and process for producing same |
| US412405 | 1995-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08274469A true JPH08274469A (ja) | 1996-10-18 |
| JP3079031B2 JP3079031B2 (ja) | 2000-08-21 |
Family
ID=23632833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08026757A Expired - Fee Related JP3079031B2 (ja) | 1995-03-28 | 1996-02-14 | 多層セラミック基板の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5655209A (ja) |
| JP (1) | JP3079031B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100979778B1 (ko) * | 2010-01-11 | 2010-09-02 | 명화지리정보(주) | 지피에스 정보를 기반으로 한 기준점 별 영상도화 이미지 업그레이드시스템 |
| KR100979781B1 (ko) * | 2010-01-11 | 2010-09-02 | 명화지리정보(주) | 항공영상이미지 편집용 영상도화시스템 |
| KR100979775B1 (ko) * | 2010-01-11 | 2010-09-02 | 명화지리정보(주) | 지형물의 기준점 위치가 설정된 이미지의 도화용 오차보정시스템 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW353762B (en) * | 1996-10-21 | 1999-03-01 | Dainippon Printing Co Ltd | Transfer sheet, and pattern-forming method |
| US6228196B1 (en) * | 1998-06-05 | 2001-05-08 | Murata Manufacturing Co., Ltd. | Method of producing a multi-layer ceramic substrate |
| JP3666321B2 (ja) * | 1999-10-21 | 2005-06-29 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
| US6657849B1 (en) * | 2000-08-24 | 2003-12-02 | Oak-Mitsui, Inc. | Formation of an embedded capacitor plane using a thin dielectric |
| US6693793B2 (en) | 2001-10-15 | 2004-02-17 | Mitsui Mining & Smelting Co., Ltd. | Double-sided copper clad laminate for capacitor layer formation and its manufacturing method |
| US20090034156A1 (en) * | 2007-07-30 | 2009-02-05 | Takuya Yamamoto | Composite sheet |
| KR101133327B1 (ko) * | 2010-04-09 | 2012-04-05 | 삼성전기주식회사 | 적층 세라믹 커패시터의 제조방법 |
| KR101852649B1 (ko) * | 2010-12-17 | 2018-04-26 | 후루카와 덴키 고교 가부시키가이샤 | 가열 접합용 재료, 가열 접합용 코팅 재료, 코팅물, 및 전자부품의 접합방법 |
| CN105428166B (zh) * | 2015-12-28 | 2017-11-17 | 深圳顺络电子股份有限公司 | 一种片式熔断器制造方法 |
| CN115764227B (zh) * | 2022-10-28 | 2023-07-04 | 广东微容电子科技有限公司 | 一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2389420A (en) * | 1943-10-04 | 1945-11-20 | Du Pont | Manufacture of capacttors |
| US3225939A (en) * | 1964-02-12 | 1965-12-28 | Braun Bernard | Display and delivery for packaged goods |
| US3852877A (en) * | 1969-08-06 | 1974-12-10 | Ibm | Multilayer circuits |
| US3768144A (en) * | 1971-03-04 | 1973-10-30 | American Lava Corp | Process for ceramic composites |
| US4237084A (en) * | 1979-03-26 | 1980-12-02 | University Of Illinois Foundation | Method of producing internal boundary layer ceramic compositions |
| US4337162A (en) * | 1979-03-26 | 1982-06-29 | University Of Illinois Foundation | Internal boundary layer ceramic compositions |
| US4340436A (en) * | 1980-07-14 | 1982-07-20 | International Business Machines Corporation | Process for flattening glass-ceramic substrates |
| JPS59995A (ja) * | 1982-06-16 | 1984-01-06 | 富士通株式会社 | 銅導体多層構造体の製造方法 |
| US4540621A (en) * | 1983-07-29 | 1985-09-10 | Eggerding Carl L | Dielectric substrates comprising cordierite and method of forming the same |
| FR2564826B1 (fr) * | 1984-05-25 | 1986-08-22 | Thomson Csf | Procede d'assemblage d'au moins deux pieces en ceramique, presentant chacune au moins une surface plane |
| JPS60254697A (ja) * | 1984-05-31 | 1985-12-16 | 富士通株式会社 | 多層セラミック回路基板および製法 |
| US4799983A (en) * | 1987-07-20 | 1989-01-24 | International Business Machines Corporation | Multilayer ceramic substrate and process for forming therefor |
| JPH0648666B2 (ja) * | 1987-09-29 | 1994-06-22 | 三菱マテリアル株式会社 | 積層セラミックコンデンサ及びその製法 |
| JPH0611018B2 (ja) * | 1988-01-07 | 1994-02-09 | 株式会社村田製作所 | セラミック生シートの積層方法 |
| US4806188A (en) * | 1988-03-04 | 1989-02-21 | E. I. Du Pont De Nemours And Company | Method for fabricating multilayer circuits |
| EP0332254B1 (en) * | 1988-03-07 | 1994-01-19 | Koninklijke Philips Electronics N.V. | Multilayer capacitor |
| JPH0670941B2 (ja) * | 1988-12-15 | 1994-09-07 | 株式会社村田製作所 | 積層コンデンサの製造方法 |
| JP2615977B2 (ja) * | 1989-02-23 | 1997-06-04 | 松下電器産業株式会社 | 誘電体磁器組成物およびこれを用いた積層セラミックコンデンサとその製造方法 |
| US5098494A (en) * | 1989-05-23 | 1992-03-24 | Mcnc | Bonding of ceramic parts |
| US4903166A (en) * | 1989-06-09 | 1990-02-20 | Avx Corporation | Electrostrictive actuators |
| JP2504223B2 (ja) * | 1989-10-11 | 1996-06-05 | 株式会社村田製作所 | 積層コンデンサの製造方法 |
| US5006182A (en) * | 1989-11-17 | 1991-04-09 | E. I. Du Pont De Nemours And Company | Method for fabricating multilayer circuits |
| US5254191A (en) * | 1990-10-04 | 1993-10-19 | E. I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of ceramic bodies |
| EP0488535A3 (en) * | 1990-11-08 | 1992-09-23 | Bmc Technology Corporation | Method and apparatus for manufacturing electrodes for multilayer ceramic capacitors |
| US5283104A (en) * | 1991-03-20 | 1994-02-01 | International Business Machines Corporation | Via paste compositions and use thereof to form conductive vias in circuitized ceramic substrates |
| US5072329A (en) * | 1991-04-01 | 1991-12-10 | Avx Corporation | Delamination resistant ceramic capacitor and method of making same |
-
1995
- 1995-03-28 US US08/412,405 patent/US5655209A/en not_active Expired - Fee Related
-
1996
- 1996-02-14 JP JP08026757A patent/JP3079031B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100979778B1 (ko) * | 2010-01-11 | 2010-09-02 | 명화지리정보(주) | 지피에스 정보를 기반으로 한 기준점 별 영상도화 이미지 업그레이드시스템 |
| KR100979781B1 (ko) * | 2010-01-11 | 2010-09-02 | 명화지리정보(주) | 항공영상이미지 편집용 영상도화시스템 |
| KR100979775B1 (ko) * | 2010-01-11 | 2010-09-02 | 명화지리정보(주) | 지형물의 기준점 위치가 설정된 이미지의 도화용 오차보정시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3079031B2 (ja) | 2000-08-21 |
| US5655209A (en) | 1997-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307078B1 (ko) | 기판을지지하는세라믹회로보드용글라스결합층 | |
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| US5601672A (en) | Method for making ceramic substrates from thin and thick ceramic greensheets | |
| US4835656A (en) | Multi-layered ceramic capacitor | |
| JP3079031B2 (ja) | 多層セラミック基板の作製方法 | |
| JP5013144B2 (ja) | セラミック電子部品の製造方法 | |
| JPH06100377A (ja) | 多層セラミック基板の製造方法 | |
| JPH09266131A (ja) | 積層電子部品 | |
| US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
| US7378049B2 (en) | Method for producing ceramic substrate and electronic component module using ceramic substrate | |
| JPH08125339A (ja) | 多層配線基板の製造方法 | |
| JPH09260192A (ja) | 積層コンデンサ | |
| US6245185B1 (en) | Method of making a multilayer ceramic product with thin layers | |
| JP2817890B2 (ja) | セラミックス多層基板及びその製造方法 | |
| JPH06164143A (ja) | 多層ハイブリッド回路の製造方法 | |
| JP2004083373A (ja) | 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造 | |
| JP4044552B2 (ja) | セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール | |
| JP2893116B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP3273112B2 (ja) | 多層配線基板および半導体素子収納用パッケージ | |
| JPH1065341A (ja) | 多層セラミック基板の製造方法 | |
| JPH10215074A (ja) | セラミック多層基板およびその製造方法 | |
| JPH02239697A (ja) | 回路基板の製造方法 | |
| JPH04280496A (ja) | コンデンサ内蔵セラミック多層回路基板及びその製造方法 | |
| JPH07212042A (ja) | 多層セラミック基板及びその製造方法 | |
| JPH022318B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |