CN115764227B - 一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法 - Google Patents
一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法 Download PDFInfo
- Publication number
- CN115764227B CN115764227B CN202211332469.6A CN202211332469A CN115764227B CN 115764227 B CN115764227 B CN 115764227B CN 202211332469 A CN202211332469 A CN 202211332469A CN 115764227 B CN115764227 B CN 115764227B
- Authority
- CN
- China
- Prior art keywords
- electrode
- lug
- multilayer ceramic
- ceramic capacitor
- capacitor filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 42
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 230000000149 penetrating effect Effects 0.000 claims abstract description 40
- 238000007639 printing Methods 0.000 claims abstract description 31
- 239000000919 ceramic Substances 0.000 claims abstract description 27
- 238000005520 cutting process Methods 0.000 claims abstract description 25
- 238000005266 casting Methods 0.000 claims abstract description 11
- 238000010030 laminating Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 210000005069 ears Anatomy 0.000 claims description 7
- 235000008429 bread Nutrition 0.000 abstract description 7
- 238000005452 bending Methods 0.000 abstract description 6
- 239000012528 membrane Substances 0.000 abstract description 6
- 238000005245 sintering Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract 1
- 239000002002 slurry Substances 0.000 description 16
- 238000003475 lamination Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 10
- 238000013461 design Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011267 electrode slurry Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003405 preventing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
- Y02A50/00—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE in human health protection, e.g. against extreme weather
- Y02A50/20—Air quality improvement or preservation, e.g. vehicle emission control or emission reduction by using catalytic converters
- Y02A50/2351—Atmospheric particulate matter [PM], e.g. carbon smoke microparticles, smog, aerosol particles, dust
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明涉及一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法，包括：提供印刷板，流延后的陶瓷薄膜，其中，印刷板上包括带耳电极图形和贯穿电极图形，带耳电极图形与贯穿电极图形按列间隔设置，贯穿电极的两侧对应带耳电极的极耳处设有避让部；带耳电极的两端设有支撑图形；在流延后的陶瓷膜片上，放置印刷板进行电极印刷；将印刷后的陶瓷薄膜按照一定的错位数进行叠层，叠层后经过层压得到巴块；将巴块进行切割得到三端子多层陶瓷电容式滤波器生坯芯片。本发明的三端子多层陶瓷电容式滤波器生坯芯片的制备方法具有减少电极之间的锯齿、毛刺、电极相连、改善高容层压面包状和烧结后电极弯曲等缺陷，降低芯片短路等失效概率的优点。
Description
技术领域
本发明涉及多层片式陶瓷电容器领域，特别是涉及三端子多层陶瓷电容式滤波器制造领域。
背景技术
为了满足电子整机不断向小型化、大容量化、高可靠性和低成本的方向发展。片式多层陶瓷电容器(Multi-layer Ceramic Chip Capacitors，MLCC)也随之迅速发展：技术不断进步，材料不断更新，种类不断增加，体积不断缩小，性能不断提高。小型化大容量系列产品已趋向于标准化和通用化。三端子多层陶瓷电容式滤波器，作为一种兼具多层陶瓷介质并联和穿芯电容式复合结构的新型片式元器件，由于其特殊结构设计和功能特性，替代高容MLCC、低电感MLCC用于移动通信以及芯片I/O滤波具有明显的优势，可有效提高滤波效能，缩减空间布局。
但由于其具有两层不同的电极层形状，一层为带耳X轴贯穿电极，另一层为Y轴贯穿电极。使其在陶瓷膜片上进行电极图形的印刷时带耳电极的极耳与Y轴贯穿电极之间的间距非常小，印刷过程中由于浆料的渗透，使得Y轴贯穿电极与带耳X轴贯穿电极之间会存在渗浆、锯齿、毛刺甚至两个电极连通的现象，又由于高容的薄层介质和高层数设计，导致层压后芯片呈现面包状，同时烧结后的芯片电极弯曲严重，生产的产品在导电后出现大比例不良。
发明内容
基于此，本发明的目的在于，提供一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法，其具有能够避免电极之间产生渗浆、锯齿、毛刺等不良现象、改善芯片层压面包状、烧结电极弯曲现象、节省调机时间、提高内浆和膜片利用率、优化和简化了印刷工艺和提高生产效率的优点。
本发明是通过如下技术方案实现的：
一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法，包括如下步骤：
提供印刷板，流延后的陶瓷薄膜，其中，所述印刷板上包括带耳电极图形和贯穿电极图形，所述带耳电极图形与所述贯穿电极图形按列间隔设置，所述带耳电极图形的左右两侧设置有极耳，所述贯穿电极的两侧对应所述带耳电极的极耳处设有避让部；
在所述流延后的陶瓷薄膜上，放置所述印刷板进行电极印刷；
将印刷后的陶瓷薄膜按照一定的错位数进行叠层，叠层后经过层压得到巴块；
将所述巴块进行切割得到三端子多层陶瓷电容式滤波器生坯芯片。
进一步地，还包括：
所述印刷板上的同一列带耳电极图形中，每个所述带耳电极图形与列方向上下两侧的切割中线之间，分别设置有支撑图形，且所述支撑图形与所述带耳电极图形之间不连通；其中，所述切割中线位于在列方向上相邻的两个带耳电极图形之间。
进一步地，相邻两支撑图形之间，跨过切割中线并相互连通。此设计使得切割时，切割线位置没有空隙，切割面更加平整，减少毛刺产生，或，切割面变形等现象。
进一步地，所述支撑图形的长度，与所述带耳电极图形的长轴宽度相同。
进一步地，所述避让部的图形为向所述贯穿电极内部凹陷的弧形。
进一步地，所述弧形两端点之间的距离大于所述带耳电极的极耳宽度。
进一步地，所述避让部的图形为矩形。
进一步地，所述矩形与极耳正对的边长，大于所述带耳电极的极耳宽度。
本发明所述的一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法，通过在贯穿电极图形两侧与带耳电极图形的极耳正对位置设置避让部，使得带耳电极图形的极耳与贯穿电极的距离大大增加，避免渗浆现象连通电极与电极、节省调机时间、提高内浆和膜片利用率、同时优化和简化了印刷工艺和提高生产效率，进一步的在带耳电极图形与列方向上下两侧的切割中线位置设置了支撑图形，使得巴块不会因为层压过程受力不均损坏电极，或者巴块变形，改善高容芯片层压面包状，烧结电极弯曲现象，进一步保证了获得的三端子多层陶瓷电容式滤波器生坯芯片的质量。
为了更好地理解和实施，下面结合附图详细说明本发明。
附图说明
图1为一示例性的常规陶瓷电容器的电极图形示意图；
图2为传统工艺的一示例性的三端子多层陶瓷电容式滤波器的电极图形示意图；
图3为本发明提供的一种三端子多层陶瓷电容式滤波器生坯芯片的制造方法；
图4为本发明提供的一示例性的贯穿电极图形为弧形的电极图形示意图；
图5为本发明提供的一示例性的贯穿电极图形为矩形的电极图形示意图；
图6为层压后巴块变形的图例示意图；
图7为本发明提供的一示例性的设置好支撑图形的电极图形示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例方式作进一步地详细描述。
应当明确，所描述的实施例仅仅是本申请实施例一部分实施例，而不是全部的实施例。基于本申请实施例中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请实施例保护的范围。
在本申请实施例使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请实施例。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。在本申请的描述中，需要理解的是，术语“第一”、“第二”、“第三”等仅用于区别类似的对象，而不必用于描述特定的顺序或先后次序，也不能理解为指示或暗示相对重要性。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
此外，在本申请的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或，可以表示：单独存在A，同时存在A 和，单独存在这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
结合图1，图2对三端子多层陶瓷电容式滤波器进行说明，图1是一示例性的常规陶瓷电容器的电极示意图，图2是现有的一示例性的三端子多层陶瓷电容式滤波器三端子多层陶瓷电容式滤波器的电极图形示意图。图1中常规陶瓷电容器则是由多个相同的电极图形10组成，而图2中三端子多层陶瓷电容式滤波器的电极存在带耳电极20跟贯穿电极30两种形状不一致的电极组成。
以现有的公知常识，三端子多层陶瓷电容式滤波器由带耳电极和贯穿电极交替堆叠组成，带耳电极的极耳21与贯穿电极30相互垂直，且三端子多层陶瓷电容式滤波器封端位置有四个，贯穿电极30的两侧以及两个极耳21所在位置，均使用电极材料进行封端。
三端子多层陶瓷电容式滤波器与常规陶瓷电容相比，三端子多层陶瓷电容式滤波器的带耳电极20图形的两个极耳21与贯穿电极30之间的距离远小于常规陶瓷电容器相邻两电极图形之间的距离，因此印刷三端子多层陶瓷电容式滤波器的电极图形时，带耳电极20的两个极耳21与相邻的两个贯穿电极30容易产生渗浆，导致极耳21与贯穿电极30连通，发生电极连通的情况下，在对制作好的三端子多层陶瓷电容式滤波器进行封端时，贯穿电极30产生渗浆的部位会与带耳电极20连通，导致芯片短路失效。
针对背景技术提及到的技术问题，本申请提供一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法。该方法需要印刷板和流延后的陶瓷薄膜，印刷板上设计有电极图形，电极图形包括带耳电极20图形和贯穿电极30图形。带耳电极20图形和贯穿电极30图形整行或整列相间设计，贯穿电极30图形与带耳电极20图形的极耳21相对的位置设有避让部31。在流延后的陶瓷薄膜上使用设计好电极图形的印刷板进行印刷，对印刷后的陶瓷薄膜烘干处理后，进行叠层，层压，最后再进行切割得到生坯芯片。
根据本申请的方法，采用避让设计，使得带耳电极20的极耳21与贯穿电极30之间的留边量增大，改善了内电极渗浆导致的毛刺或者电极连通等印刷问题，减少了不良的产生，节省调机时间、减少内浆浪费和膜片浪费，提高内浆和膜片利用率，提高生产效率。
结合图3，对本申请的一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法进行说明，本方法包括以下步骤：
S1：提供印刷板，流延后的陶瓷薄膜，其中，印刷板上包括带耳电极20图形和贯穿电极30图形。带耳电极20图形与贯穿电极30图形按行或列间隔设置，带耳电极20图形的左右两侧设置有极耳21，贯穿电极30两侧对应带耳电极20的极耳21处设有避让部。
三端子多层陶瓷电容式滤波器是在流延后的陶瓷薄膜上印刷电极图形，在经过叠层，层压，切割，排胶，烧结，倒角，封端，烧端等流程后得到的。
从印刷到切割的过程，每个步骤都影响生坯芯片的质量，印刷过程中如果产生渗浆，毛刺等状况贯穿电极30的侧面电容器的侧面电极连通，则会使得电容器产生短路。
切割过程中，若出现切割位置偏移，则会导致一侧留边量大，另一侧留边量小，留边量小的一侧容易被击穿或者短路。
参照图1，现有工艺的电极图形为，贯穿电极30为矩形，矩形长边与带耳电极20的极耳21正对，带耳电极20的极耳21与贯穿电极30的最短距离为留边距离，由于与电极图形的正对面积影响着电容器的容量，与电极图形的面积会随着设计改动，对于大容量的电容器，带耳电极20突出的极耳21部位压缩了留边距离，导致在印刷过程中极耳21与贯穿电极30的矩形长边发生渗浆，产生毛刺，封端后贯穿电极30的矩形长边与的极耳21连通等现象，导致芯片短路失效。
本申请在贯穿电极30与带耳电极20的极耳21正对位置设有避让部，使得带耳电极20的极耳21边缘到贯穿电极30的距离加大，避免渗浆等现象。
S2：在流延后的陶瓷薄膜上，放置印刷板进行电极印刷。
S3：将印刷后的陶瓷薄膜按照一定的错位数进行叠层，叠层后经过层压得到巴块。
叠层是将印刷后的陶瓷薄膜按照一定的错位数进行堆叠，得到未经过层压的巴块。在三端子多层陶瓷电容式滤波器中，存在两种不同的电极图形，为了使得每一层与上下两层的图案都不一致，每个切割后的电容按照XYXY交错叠层，需要设定错位数对X、Y层陶瓷薄膜进行堆叠，错位数是指每间隔多少个电极图形进行堆叠。
S4：将巴块进行切割得到三端子多层陶瓷电容式滤波器生坯芯片。
叠层后的巴块可以根据每个芯片的长宽进行切割，得到单个三端子多层陶瓷电容式滤波器生坯，切割的位置影响电容器生坯的长轴和短轴留边量。长轴留边量通过带耳电极20确定，短轴留边量通过贯穿电极30确定，切割位置的选择影响三端子多层陶瓷电容式滤波器的性能。切割后长轴和短轴的留边量满足落在设定范围内，防止芯片发生短路或者击穿。
结合图7，在一个优选的实施例中，印刷板上的同一列带耳电极20图形中，每个带耳电极20图形与列方向上下两侧的切割中线之间，分别设置有支撑图形40，且支撑图形40与带耳电极20图形之间不连通；其中，切割中线位于在列方向上相邻的两个带耳电极20图形之间。
原有的设计中带耳电极20的极耳21两端与芯片边缘存在较大的间距，以防止封端后带耳电极20与贯穿电极30连通导致电容器短路，原有设计下，层压阶段，由于带耳电极20极耳21两端存在较大的空隙，巴块中部压实后，由于切割线两侧存在着间隙，层压过程中切割线两侧的区域受力不均，切割线的区域向下凹陷变形，巴块的边缘会产生变形，形成面包状，严重状况下甚至电极产生弯曲导致芯片短路。
通过在留边位置设置支撑图形40，支撑图形40与带耳电极20之间不连通，不仅能够避免带耳电极20与贯穿电极30连通，还可以有效的解决层压导致的巴块变形以及电极弯曲，层压过后的巴块形状更规整，防止受力不均匀导致巴块边缘变形，形成面包状，甚至挤压内电极导致内电极变形。
在另一个实施例中，相邻两支撑图形40之间，跨过切割中线并相互连通。一方面这种设计使得可以更快的在陶瓷薄膜上设置支撑图形40，一次印刷一个支撑图形40就可以完成对相邻两个带耳电极20的支撑图形40设置，另一方面在切割中线位置存在支撑图形40，使得对巴块进行切割时，切割部位不存在间隙，切割面受力更加均匀，切割面更加平整，毛刺减少，同时改善高容芯片层压面包状，烧结电极弯曲的问题。
结合图4，在一个优选的实施例中，避让部的图形设计为弧形，且弧形的两端点的宽度大于带耳电极20的极耳21的宽度。避让部的宽度大于带耳电极20的极耳21宽度，保证了带耳电极20的极耳21与正对位置边界之间的间隔距离都被加大，进一步的防止渗浆现象发生。
结合图5，在另一个实施例中，所述避让部的形状与带耳电极20的极耳21形状都为矩形，这种设计能够保证带耳电极20的极耳21距离边界的间隔距离都相等，一方面更好的防止渗浆现象的发生，另一方面，电容器的容量与极板之间的正对面积呈正相关，通过将避让部形状设计成与极耳21形状相对应，在保证防止渗浆效果最优的情况下，使得相对面积利用率最大化。这种设计能够在保证三端子多层陶瓷电容式滤波器的质量的同时，提高了芯片面积的利用率。
本发明通过在贯穿电极图形两侧与带耳电极图形的极耳正对位置设置避让部，使得带耳电极图形的极耳与贯穿电极的距离大大增加，避免渗浆现象连通电极与电极，节省调机时间、提高内浆和膜片利用率、同时优化和简化了印刷工艺和提高生产效率，进一步的在带耳电极图形与列方向上下两侧的切割中线位置设置了支撑图形，使得巴块不会因为层压过程受力不均损坏电极，或者巴块变形，改善高容芯片层压面包状，烧结电极弯曲的问题，并且同时保证了获得单个三端子多层陶瓷电容式滤波器时，切割面的平整性，提高了产品的品质。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，则本发明也意图包含这些改动和变形。
Claims (8)
1.一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法，其特征在于，包括如下步骤：
提供印刷板，流延后的陶瓷薄膜，其中，所述印刷板上包括带耳电极图形和贯穿电极图形，所述带耳电极图形与所述贯穿电极图形按列间隔设置，所述带耳电极图形的左右两侧设置有极耳，所述贯穿电极的两侧对应所述带耳电极的极耳处设有避让部；
在所述流延后的陶瓷薄膜上，放置所述印刷板进行电极印刷；
将印刷后的陶瓷薄膜按照一定的错位数进行叠层，叠层后经过层压得到巴块；
将所述巴块进行切割得到三端子多层陶瓷电容式滤波器生坯芯片。
2.根据权利要求1所述的一种三端子多层陶瓷电容式滤波器生坯芯片的制作方法，其特征在于：
所述印刷板上的同一列带耳电极图形中，每个所述带耳电极图形与列方向上下两侧的切割中线之间，分别设置有支撑图形，且所述支撑图形与所述带耳电极图形之间不连通；其中，所述切割中线位于在列方向上相邻的两个带耳电极图形之间。
3.根据权利要求2所述的一种三端子多层陶瓷电容式滤波器生坯芯片的制作方法，其特征在于：
相邻两支撑图形之间，跨过切割中线并相互连通。
4.根据权利要求3所述的一种三端子多层陶瓷电容式滤波器生坯芯片的制作方法，其特征在于：
所述支撑图形的长度，与所述带耳电极图形的长轴宽度相同。
5.根据权利要求4所述的一种三端子多层陶瓷电容式滤波器生坯芯片的制作方法，其特征在于：
所述避让部的图形为向所述贯穿电极内部凹陷的弧形。
6.根据权利要求5所述的一种三端子多层陶瓷电容式滤波器生坯芯片的制作方法，其特征在于：
所述弧形两端点之间的距离大于所述带耳电极的极耳宽度。
7.根据权利要求4所述的一种三端子多层陶瓷电容式滤波器生坯芯片的制作方法，其特征在于：
所述避让部的图形为矩形。
8.根据权利要求7所述的一种三端子多层陶瓷电容式滤波器生坯芯片的制作方法，其特征在于：
所述矩形与极耳正对的边长，大于所述带耳电极的极耳宽度。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211332469.6A CN115764227B (zh) | 2022-10-28 | 2022-10-28 | 一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法 |
| PCT/CN2023/127117 WO2024088387A1 (zh) | 2022-10-28 | 2023-10-27 | 一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211332469.6A CN115764227B (zh) | 2022-10-28 | 2022-10-28 | 一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115764227A CN115764227A (zh) | 2023-03-07 |
| CN115764227B true CN115764227B (zh) | 2023-07-04 |
Family
ID=85355640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211332469.6A Active CN115764227B (zh) | 2022-10-28 | 2022-10-28 | 一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115764227B (zh) |
| WO (1) | WO2024088387A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115764227B (zh) * | 2022-10-28 | 2023-07-04 | 广东微容电子科技有限公司 | 一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法 |
| CN117673696A (zh) * | 2023-12-11 | 2024-03-08 | 广东微容电子科技有限公司 | 片式三端子电容式滤波器的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5655209A (en) * | 1995-03-28 | 1997-08-05 | International Business Machines Corporation | Multilayer ceramic substrates having internal capacitor, and process for producing same |
| CN103531356A (zh) * | 2013-09-29 | 2014-01-22 | 广东风华高新科技股份有限公司 | 安规片式多层陶瓷电容器的制备方法 |
| CN106710879A (zh) * | 2016-12-09 | 2017-05-24 | 北京元六鸿远电子科技股份有限公司 | 低esl表贴式电容器阵列及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4059181B2 (ja) * | 2003-09-29 | 2008-03-12 | 株式会社村田製作所 | 多端子型積層セラミック電子部品の製造方法 |
| CN103021657B (zh) * | 2012-12-31 | 2016-12-28 | 广东风华高新科技股份有限公司 | 片式多层陶瓷电容器内电极图形印刷方法 |
| JP6056622B2 (ja) * | 2013-04-09 | 2017-01-11 | 株式会社村田製作所 | グラビア印刷版、その製造方法、および積層セラミック電子部品の製造方法 |
| JP6855688B2 (ja) * | 2016-05-19 | 2021-04-07 | 株式会社村田製作所 | グラビア印刷版、グラビア印刷方法および電子部品の製造方法 |
| JP2018093164A (ja) * | 2016-12-02 | 2018-06-14 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミック電子部品及びその実装基板 |
| CN108281283A (zh) * | 2017-12-28 | 2018-07-13 | 山东迪电子科技有限公司 | 立式陶瓷贴片电容的制造工艺及其电容产品 |
| CN115764227B (zh) * | 2022-10-28 | 2023-07-04 | 广东微容电子科技有限公司 | 一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法 |
-
2022
- 2022-10-28 CN CN202211332469.6A patent/CN115764227B/zh active Active
-
2023
- 2023-10-27 WO PCT/CN2023/127117 patent/WO2024088387A1/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5655209A (en) * | 1995-03-28 | 1997-08-05 | International Business Machines Corporation | Multilayer ceramic substrates having internal capacitor, and process for producing same |
| CN103531356A (zh) * | 2013-09-29 | 2014-01-22 | 广东风华高新科技股份有限公司 | 安规片式多层陶瓷电容器的制备方法 |
| CN106710879A (zh) * | 2016-12-09 | 2017-05-24 | 北京元六鸿远电子科技股份有限公司 | 低esl表贴式电容器阵列及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024088387A1 (zh) | 2024-05-02 |
| CN115764227A (zh) | 2023-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115764227B (zh) | 一种三端子多层陶瓷电容式滤波器生坯芯片的制备方法 | |
| KR102527706B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
| KR100822956B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
| CN112397310B (zh) | 一种多层陶瓷电容器的印刷丝网设备及其制备方法 | |
| KR20220090433A (ko) | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 | |
| US20070030625A1 (en) | Method of manufacturing multilayer capacitor and multilayer capacitor | |
| JPH09153433A (ja) | 積層電子部品の製造方法 | |
| JP3985557B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP3264037B2 (ja) | コンデンサアレイ | |
| JP2000277382A (ja) | 多連型積層セラミックコンデンサ及びその製造方法 | |
| US5040093A (en) | Capacitor and method of manufacturing same | |
| KR101565725B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| JP2017120876A (ja) | 積層電子部品及びその製造方法 | |
| JP2001015373A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JP2000138127A (ja) | 積層セラミックコンデンサ | |
| JP2000049058A (ja) | 積層電子部品の製造方法 | |
| JPH0684690A (ja) | 積層コンデンサ | |
| JP2005032807A (ja) | 積層セラミック電子部品およびその製造方法 | |
| CN117673696A (zh) | 片式三端子电容式滤波器的制备方法 | |
| JPH0684689A (ja) | 積層コンデンサ | |
| JPH08124799A (ja) | 積層セラミックコンデンサアレイ | |
| JP3324461B2 (ja) | 積層セラミックコンデンサアレイの製造方法 | |
| KR102450592B1 (ko) | 스크린 인쇄판, 커패시터 및 커패시터의 제조방법 | |
| JP2000252160A (ja) | 積層部品の製造方法 | |
| JPH10199749A (ja) | 積層形セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |