JP2817890B2 - セラミックス多層基板及びその製造方法 - Google Patents
セラミックス多層基板及びその製造方法Info
- Publication number
- JP2817890B2 JP2817890B2 JP4298095A JP29809592A JP2817890B2 JP 2817890 B2 JP2817890 B2 JP 2817890B2 JP 4298095 A JP4298095 A JP 4298095A JP 29809592 A JP29809592 A JP 29809592A JP 2817890 B2 JP2817890 B2 JP 2817890B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- green sheets
- ceramic
- ceramic multilayer
- layer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は，ビアホールを有するセ
ラミックス多層基板及びその製造方法に関する。
ラミックス多層基板及びその製造方法に関する。
【０００２】
【従来技術】従来，例えば，図７に示すごとく，セラミ
ックス基板９７〜９９を積層したセラミックス多層基板
９がある。該セラミックス多層基板９の内部には，内層
回路５８，５９が形成されており，これらはビアホール
９０の内部に充填されたビアホール導体５により外部と
電気的に導通している。内層回路５８，５９は，ビアホ
ール９０の側面に配置されている。
ックス基板９７〜９９を積層したセラミックス多層基板
９がある。該セラミックス多層基板９の内部には，内層
回路５８，５９が形成されており，これらはビアホール
９０の内部に充填されたビアホール導体５により外部と
電気的に導通している。内層回路５８，５９は，ビアホ
ール９０の側面に配置されている。
【０００３】上記セラミックス多層基板９の製造方法と
しては，次の方法が考えられている。まず，図８に示す
ごとく，セラミックス基板９７〜９９を形成するための
グリーンシート７７〜７９の同一箇所に，ビアホール９
０を穿設する。該ビアホール９０内にビアホール導体５
を充填する。次いで，上記グリーンシート７８，７９の
上下面に内層回路５８，５９を印刷形成する。
しては，次の方法が考えられている。まず，図８に示す
ごとく，セラミックス基板９７〜９９を形成するための
グリーンシート７７〜７９の同一箇所に，ビアホール９
０を穿設する。該ビアホール９０内にビアホール導体５
を充填する。次いで，上記グリーンシート７８，７９の
上下面に内層回路５８，５９を印刷形成する。
【０００４】次に，グリーンシート７７〜７９の焼結温
度では焼結しない末焼結グリーンシート６１，６９を上
記グリーンシート７７〜７９の上下に載置し，熱圧着す
る。次いで，これらを上記焼結温度で焼成し，セラミッ
クス基板９７〜９９を得る。その後，上記末焼結グリー
ンシート６１，６９を除去する。
度では焼結しない末焼結グリーンシート６１，６９を上
記グリーンシート７７〜７９の上下に載置し，熱圧着す
る。次いで，これらを上記焼結温度で焼成し，セラミッ
クス基板９７〜９９を得る。その後，上記末焼結グリー
ンシート６１，６９を除去する。
【０００５】
【解決しようとする課題】しかしながら，上記従来の製
造方法によれば，上記グリーンシートを焼成する際に，
図９に示すごとく，ビアホール９０が湾曲し，ビアホー
ル９０とビアホール導体５との間に隙間８が形成され
る。そのため，ビアホール導体５と内層回路５８，５９
とが断線することがあり，電気的接続信頼性に欠ける。
造方法によれば，上記グリーンシートを焼成する際に，
図９に示すごとく，ビアホール９０が湾曲し，ビアホー
ル９０とビアホール導体５との間に隙間８が形成され
る。そのため，ビアホール導体５と内層回路５８，５９
とが断線することがあり，電気的接続信頼性に欠ける。
【０００６】ビアホール９０が湾曲するのは以下の理由
によるものであると推測される。即ち，焼成の際に，グ
リーンシート７７〜７９は，熱圧着した未焼結グリーン
シート６１，６９により上下方向から拘束されるので均
一な厚さに収縮する。しかし，上記グリーンシートは，
その内部平面方向においては何ら拘束されることなく自
由状態にある。そのため，図９に示すごとく，ビアホー
ル９０は，その中央付近で湾曲変形してしまう。この湾
曲は，グリーンシート７７〜７９の全体厚みが大きい程
大きい。
によるものであると推測される。即ち，焼成の際に，グ
リーンシート７７〜７９は，熱圧着した未焼結グリーン
シート６１，６９により上下方向から拘束されるので均
一な厚さに収縮する。しかし，上記グリーンシートは，
その内部平面方向においては何ら拘束されることなく自
由状態にある。そのため，図９に示すごとく，ビアホー
ル９０は，その中央付近で湾曲変形してしまう。この湾
曲は，グリーンシート７７〜７９の全体厚みが大きい程
大きい。
【０００７】また，セラミックス多層基板を長期間，高
温，低温が繰り返される場所で使用する場合，ビアホー
ルの膨張によって，上記のごとくビアホール導体と内層
回路との切断を生ずるおそれもある。本発明はかかる問
題点に鑑み，ビアホール内に充填されたビアホール導体
と内層回路との接続信頼性に優れたセラミックス多層基
板及びその製造方法を提供しようとするものである。
温，低温が繰り返される場所で使用する場合，ビアホー
ルの膨張によって，上記のごとくビアホール導体と内層
回路との切断を生ずるおそれもある。本発明はかかる問
題点に鑑み，ビアホール内に充填されたビアホール導体
と内層回路との接続信頼性に優れたセラミックス多層基
板及びその製造方法を提供しようとするものである。
【０００８】
【課題の解決手段】本発明は，複数枚の低温焼成セラミ
ックス基板を積層すると共に，ビアホール導体が充填さ
れているビアホールと，上記ビアホール導体に対して電
気的に接続されている内層回路とを有するセラミックス
多層基板において，複数枚の低温焼成セラミックス基板
を連続して貫通するすべての上記ビアホール内のビアホ
ール導体は，その端部にのみ，上記内層回路が配置接続
され，その側面には上記内層回路は配置されていないこ
とを特徴とするセラミックス多層基板にある。
ックス基板を積層すると共に，ビアホール導体が充填さ
れているビアホールと，上記ビアホール導体に対して電
気的に接続されている内層回路とを有するセラミックス
多層基板において，複数枚の低温焼成セラミックス基板
を連続して貫通するすべての上記ビアホール内のビアホ
ール導体は，その端部にのみ，上記内層回路が配置接続
され，その側面には上記内層回路は配置されていないこ
とを特徴とするセラミックス多層基板にある。
【０００９】本発明において，最も注目すべきことは，
複数枚の低温焼成セラミックス基板の間に設けた内層回
路が，複数枚のセラミックス基板を連続貫通するすべて
のビアホール内のビアホール導体に対しては，その端部
にのみ配置接続され，その側面には配置されていないこ
とである。上記端部とは，ビアホールの上端，又は下端
或いは上下両端をいう。ビアホールは，少なくともその
一が複数枚の低温焼成セラミックス基板を連続貫通して
いる。
複数枚の低温焼成セラミックス基板の間に設けた内層回
路が，複数枚のセラミックス基板を連続貫通するすべて
のビアホール内のビアホール導体に対しては，その端部
にのみ配置接続され，その側面には配置されていないこ
とである。上記端部とは，ビアホールの上端，又は下端
或いは上下両端をいう。ビアホールは，少なくともその
一が複数枚の低温焼成セラミックス基板を連続貫通して
いる。
【００１０】そして，例えば，ビアホールが３枚以上の
低温焼成セラミックス基板を連続貫通して設けられてい
る場合には，ビアホールの最上部或いは最下部の端部に
のみ内層回路を配置している。そして，該ビアホール内
に充填されたビアホール導体 はその最上部或いは最下部
の端部にのみ内層回路と電気的に接続している。内層回
路は，セラミックス多層基板の内部に埋設されている。
また，上記の低温焼成セラミックス基板は，１０００℃
以下，具体的には８００〜１０００℃において焼成する
ことができる低温焼成セラミックス基板を用いる。
低温焼成セラミックス基板を連続貫通して設けられてい
る場合には，ビアホールの最上部或いは最下部の端部に
のみ内層回路を配置している。そして，該ビアホール内
に充填されたビアホール導体 はその最上部或いは最下部
の端部にのみ内層回路と電気的に接続している。内層回
路は，セラミックス多層基板の内部に埋設されている。
また，上記の低温焼成セラミックス基板は，１０００℃
以下，具体的には８００〜１０００℃において焼成する
ことができる低温焼成セラミックス基板を用いる。
【００１１】上記セラミックス多層基板を製造する方法
としては，セラミックス基板を形成するためのグリーン
シートにビアホール導体を充填したビアホールを形成す
ると共に内層回路を形成し，上記複数枚のグリーンシー
トを積層し，次いで，上記グリーンシートの焼結温度で
は焼結しない未焼結グリーンシートを上記の積層したグ
リーンシートの上下に載置し，熱圧着し，次いで，上記
グリーンシートの焼結温度で焼成し，その後上記未焼結
グリーンシートを除去することによりセラミックス多層
基板を製造する方法であって，複数枚のグリーンシート
を連続して貫通するように形成されたすべての上記ビア
ホール内のビアホール導体は，その端部にのみ上記内層
回路を配置接続し，その側面には上記内層回路を配置し
ないことを特徴とするセラミックス多層基板の製造方法
がある。
としては，セラミックス基板を形成するためのグリーン
シートにビアホール導体を充填したビアホールを形成す
ると共に内層回路を形成し，上記複数枚のグリーンシー
トを積層し，次いで，上記グリーンシートの焼結温度で
は焼結しない未焼結グリーンシートを上記の積層したグ
リーンシートの上下に載置し，熱圧着し，次いで，上記
グリーンシートの焼結温度で焼成し，その後上記未焼結
グリーンシートを除去することによりセラミックス多層
基板を製造する方法であって，複数枚のグリーンシート
を連続して貫通するように形成されたすべての上記ビア
ホール内のビアホール導体は，その端部にのみ上記内層
回路を配置接続し，その側面には上記内層回路を配置し
ないことを特徴とするセラミックス多層基板の製造方法
がある。
【００１２】内層回路は，グリーンシートにビアホール
を形成した後，スクリーン印刷等により導体ペーストを
塗布することにより形成する。該導体ペーストは，Ａ
ｇ，Ａｇ−Ｐｄ，Ａｕ等を用いる。ビアホールには，ビ
アホール導体を充填する。なお，ビアホール導体も，上
記印刷時にビアホール内に充填する。
を形成した後，スクリーン印刷等により導体ペーストを
塗布することにより形成する。該導体ペーストは，Ａ
ｇ，Ａｇ−Ｐｄ，Ａｕ等を用いる。ビアホールには，ビ
アホール導体を充填する。なお，ビアホール導体も，上
記印刷時にビアホール内に充填する。
【００１３】ビアホール導体は，グリーンシートの焼成
の際に未焼結グリーンシートと接着しないものを用い
る。未焼結グリーンシートとしては，アルミナ，ジルコ
ニア等を用いる。また，ここに注目すべきことは，上記
グリーンシートを積層する際には，その２枚以上を貫通
するすべてのビアホールに対して，その側面には内層回
路を配置しないことである。内層回路は，必ずビアホー
ル導体の端部とのみ接触させることである。
の際に未焼結グリーンシートと接着しないものを用い
る。未焼結グリーンシートとしては，アルミナ，ジルコ
ニア等を用いる。また，ここに注目すべきことは，上記
グリーンシートを積層する際には，その２枚以上を貫通
するすべてのビアホールに対して，その側面には内層回
路を配置しないことである。内層回路は，必ずビアホー
ル導体の端部とのみ接触させることである。
【００１４】また，上記の製造方法の場合には，セラミ
ックス基板は低温焼成セラミックス基板であっても，そ
れ以外のものであっても良いが，前記未焼結グリーンシ
ートとして，アルミナ，ジルコニア等を用いる場合には
セラミックス基板は前記低温焼成セラミックス基板を用
いることが好ましい。
ックス基板は低温焼成セラミックス基板であっても，そ
れ以外のものであっても良いが，前記未焼結グリーンシ
ートとして，アルミナ，ジルコニア等を用いる場合には
セラミックス基板は前記低温焼成セラミックス基板を用
いることが好ましい。
【００１５】
【作用及び効果】本発明においては，複数枚の低温焼成
セラミックス基板を連続貫通するすべてのビアホール内
のビアホール導体には，その端部にのみ内層回路が配置
接続され，その側面には内層回路が配置されていない。
そのため，たとえ，焼成時において，グリーンシートの
収縮によりビアホールが湾曲しても，ビアホールの側面
には内層回路が配置されていないため，何らビアホール
導体と内層回路との電気的接続性に支障を来すことはな
い。
セラミックス基板を連続貫通するすべてのビアホール内
のビアホール導体には，その端部にのみ内層回路が配置
接続され，その側面には内層回路が配置されていない。
そのため，たとえ，焼成時において，グリーンシートの
収縮によりビアホールが湾曲しても，ビアホールの側面
には内層回路が配置されていないため，何らビアホール
導体と内層回路との電気的接続性に支障を来すことはな
い。
【００１６】また，セラミックス多層基板を，高温，低
温を繰り返す場所で長期間使用した場合においても，前
記従来例のごとく，ビアホール導体と内層回路とが切断
することもない。そのため，本発明のセラミックス多層
基板は，ビアホール導体と内層回路との接続信頼性に優
れている。従って，本発明によれば，ビアホール内に充
填されたビアホール導体と内層回路との接続信頼性に優
れたセラミックス多層基板及びその製造方法を提供する
ことができる。
温を繰り返す場所で長期間使用した場合においても，前
記従来例のごとく，ビアホール導体と内層回路とが切断
することもない。そのため，本発明のセラミックス多層
基板は，ビアホール導体と内層回路との接続信頼性に優
れている。従って，本発明によれば，ビアホール内に充
填されたビアホール導体と内層回路との接続信頼性に優
れたセラミックス多層基板及びその製造方法を提供する
ことができる。
【００１７】
【実施例】実施例１ 本発明にかかる実施例につき，図１〜図４を用いて説明
する。本例のセラミックス多層基板９は，図１に示すご
とく，１０００℃以下の低温で焼成されたセラミックス
基板９７〜９９を積層してなる。該セラミックス多層基
板９の内部には，内層回路５８，５９が形成されてお
り，これらはビアホール１７〜１９内に充填したビアホ
ール導体５の端部にのみ配置接続され，その側面には配
置されていない。上記ビアホール１７〜１９は，各セラ
ミックス基板９７〜９９にそれぞれ穿設されている。
する。本例のセラミックス多層基板９は，図１に示すご
とく，１０００℃以下の低温で焼成されたセラミックス
基板９７〜９９を積層してなる。該セラミックス多層基
板９の内部には，内層回路５８，５９が形成されてお
り，これらはビアホール１７〜１９内に充填したビアホ
ール導体５の端部にのみ配置接続され，その側面には配
置されていない。上記ビアホール１７〜１９は，各セラ
ミックス基板９７〜９９にそれぞれ穿設されている。
【００１８】上記ビアホール１７，１８のそれぞれの内
部に充填されたビアホール導体５は，内層回路５８を介
して電気的に接続されている。また，ビアホール１８，
１９の内部にそれぞれ充填されたビアホール導体５は，
内層回路５９を介して電気的に接続されている。上記セ
ラミックス基板９７〜９９は，厚さ０．３ｍｍである。
上記ビアホール１７〜１９の口径は，０．２ｍｍであ
る。
部に充填されたビアホール導体５は，内層回路５８を介
して電気的に接続されている。また，ビアホール１８，
１９の内部にそれぞれ充填されたビアホール導体５は，
内層回路５９を介して電気的に接続されている。上記セ
ラミックス基板９７〜９９は，厚さ０．３ｍｍである。
上記ビアホール１７〜１９の口径は，０．２ｍｍであ
る。
【００１９】次に，上記セラミックス多層基板の製造方
法について説明する。まず，図２に示すごとく，セラミ
ックス基板９７〜９９形成用のグリーンシート７７〜７
９と，該グリーンシート７７〜７９の焼結温度では焼結
しない未焼結グリーンシート６１，６９とを準備する。
グリーンシート７７〜７９は，１０００℃以下で焼結す
る低温焼成基板用材料である。
法について説明する。まず，図２に示すごとく，セラミ
ックス基板９７〜９９形成用のグリーンシート７７〜７
９と，該グリーンシート７７〜７９の焼結温度では焼結
しない未焼結グリーンシート６１，６９とを準備する。
グリーンシート７７〜７９は，１０００℃以下で焼結す
る低温焼成基板用材料である。
【００２０】グリーンシート７７〜７９を作製するに当
たっては，まず，ＣａＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２
Ｏ３系ガラス６０重量％（以下，％という）とアルミナ
４０％とよりなるセラミックス基板材料の混合粉末に，
溶剤，バインダー，及び可塑剤を加え，混練して，スラ
リーを作製する。次いで，常法のドクターブレード法に
より，上記スラリーを用いて，厚み０．３ｍｍのグリー
ンシートを作製する。
たっては，まず，ＣａＯ−Ａｌ２Ｏ３−ＳｉＯ２−Ｂ２
Ｏ３系ガラス６０重量％（以下，％という）とアルミナ
４０％とよりなるセラミックス基板材料の混合粉末に，
溶剤，バインダー，及び可塑剤を加え，混練して，スラ
リーを作製する。次いで，常法のドクターブレード法に
より，上記スラリーを用いて，厚み０．３ｍｍのグリー
ンシートを作製する。
【００２１】未焼結グリーンシート６１，６９を作製す
るに当たっては，アルミナ粉末をバインダーにより混合
して，ペースト状にする。次いで，常法のドクターブレ
ード法により，上記ペーストを用いて，厚み０．２ｍｍ
の未焼結グリーンシートを作製する。末焼結グリーンシ
ート６１，６９は，積層工程における熱圧着，及び加熱
工程における加熱では，膨張，収縮等の変形が生じない
ものであり，上記グリーンシートに積層した際，グリー
ンシート中に含まれるバインダーの蒸発を妨げないもの
である。また，未焼結グリーンシート６１，６９は，上
記グリーンシートの焼結温度では焼結しないものであ
る。
るに当たっては，アルミナ粉末をバインダーにより混合
して，ペースト状にする。次いで，常法のドクターブレ
ード法により，上記ペーストを用いて，厚み０．２ｍｍ
の未焼結グリーンシートを作製する。末焼結グリーンシ
ート６１，６９は，積層工程における熱圧着，及び加熱
工程における加熱では，膨張，収縮等の変形が生じない
ものであり，上記グリーンシートに積層した際，グリー
ンシート中に含まれるバインダーの蒸発を妨げないもの
である。また，未焼結グリーンシート６１，６９は，上
記グリーンシートの焼結温度では焼結しないものであ
る。
【００２２】次いで，上記各グリーンシート７７〜７９
の互い違いの位置に，ビアホール１７〜１９を穿設す
る。次いで，ビアホール１７〜１９内に，ビアホール導
体５を充填する。ビアホール導体５は，グリーンシート
の焼成の際に未焼結グリーンシート６１，６９と接着し
ないものである。ビアホール導体５は，フリットを含有
していない銀系導体とバインダーとを混合してペースト
状にしたものである。次いで，グリーンシート７８，７
９の上に内層回路５８，５９を印刷形成する。内層回路
５８，５９は，銀とバインダーとを混合した導体ペース
トである。
の互い違いの位置に，ビアホール１７〜１９を穿設す
る。次いで，ビアホール１７〜１９内に，ビアホール導
体５を充填する。ビアホール導体５は，グリーンシート
の焼成の際に未焼結グリーンシート６１，６９と接着し
ないものである。ビアホール導体５は，フリットを含有
していない銀系導体とバインダーとを混合してペースト
状にしたものである。次いで，グリーンシート７８，７
９の上に内層回路５８，５９を印刷形成する。内層回路
５８，５９は，銀とバインダーとを混合した導体ペース
トである。
【００２３】次に，図３に示すごとく，未焼結グリーン
シート６９，グリーンシート７９，７８，７７，末焼結
グリーンシート６１を，下から順に積層し，位置合わせ
を行い，熱圧着して，積層体９０を得る。熱圧着の条件
は，温度１００℃，加圧力５０ｋｇ／ｃｍ２，２０秒間
である。
シート６９，グリーンシート７９，７８，７７，末焼結
グリーンシート６１を，下から順に積層し，位置合わせ
を行い，熱圧着して，積層体９０を得る。熱圧着の条件
は，温度１００℃，加圧力５０ｋｇ／ｃｍ２，２０秒間
である。
【００２４】次に，上記グリーンシートが焼結する温度
で上記積層体９０を焼成する。その条件は，最高９００
℃，保持時間２０分である。これにより，図４に示すご
とく，上記未焼結グリーンシート６１，６９と，上記グ
リーンシートが焼結したセラミックス基板９７〜９９と
からなる焼成体９１が得られる。
で上記積層体９０を焼成する。その条件は，最高９００
℃，保持時間２０分である。これにより，図４に示すご
とく，上記未焼結グリーンシート６１，６９と，上記グ
リーンシートが焼結したセラミックス基板９７〜９９と
からなる焼成体９１が得られる。
【００２５】次に，該焼成体９１から，未焼結グリーン
シート６１，６９を，ハケで剥離，除去する。更に，上
記セラミックス基板の上に残存している末焼結グリーン
シート６１，６９の残留物を超音波洗浄により除去す
る。これにより，前記のごとく，図１に示したセラミッ
クス多層基板９が得られる。
シート６１，６９を，ハケで剥離，除去する。更に，上
記セラミックス基板の上に残存している末焼結グリーン
シート６１，６９の残留物を超音波洗浄により除去す
る。これにより，前記のごとく，図１に示したセラミッ
クス多層基板９が得られる。
【００２６】次に，本例の作用効果につき説明する。本
例において，ビアホール１７の下端には内層回路５８
が，ビアホール１８内のビアホール導体５の上下両端に
は内層回路５８，５９が，ビアホール１９内のビアホー
ル導体５の上端には内層回路５９が，それぞれ配置接続
されている。一方，ビアホール１７〜１９内のビアホー
ル導体５の側面には，いずれの内層回路も配置されてお
らず接続していない。
例において，ビアホール１７の下端には内層回路５８
が，ビアホール１８内のビアホール導体５の上下両端に
は内層回路５８，５９が，ビアホール１９内のビアホー
ル導体５の上端には内層回路５９が，それぞれ配置接続
されている。一方，ビアホール１７〜１９内のビアホー
ル導体５の側面には，いずれの内層回路も配置されてお
らず接続していない。
【００２７】そのため，グリーンシートを焼成した際，
たとえ，焼成によるグリーンシートの収縮によりビアホ
ール１７〜１９が湾曲しても，該ビアホールの側面には
内層回路が配置されていないため，ビアホール内のビア
ホール導体５と内層回路５８，５９との電気的接続性に
支障を来すことがない。
たとえ，焼成によるグリーンシートの収縮によりビアホ
ール１７〜１９が湾曲しても，該ビアホールの側面には
内層回路が配置されていないため，ビアホール内のビア
ホール導体５と内層回路５８，５９との電気的接続性に
支障を来すことがない。
【００２８】また，セラミックス多層基板を高温，低温
を繰り返す場所で長時間使用した場合においても，前記
従来例のごとく，ビアホール１７〜１９内に充填されて
いるビアホール導体５と内層回路５８，５９とが断線す
ることもない。そのため，本例のセラミックス多層基板
９は，ビアホール導体と内層回路との接続信頼性に優れ
ている。
を繰り返す場所で長時間使用した場合においても，前記
従来例のごとく，ビアホール１７〜１９内に充填されて
いるビアホール導体５と内層回路５８，５９とが断線す
ることもない。そのため，本例のセラミックス多層基板
９は，ビアホール導体と内層回路との接続信頼性に優れ
ている。
【００２９】実施例２ 本例のセラミックス多層基板９は，図５に示すごとく，
セラミックス基板９５〜９９を積層している。該セラミ
ックス多層基板９の内部には，内層回路５６〜５９，５
６１，５８１が形成されており，これらはビアホール１
５〜１９，１１６内のビアホール導体５の端部にのみ配
置接続されている。
セラミックス基板９５〜９９を積層している。該セラミ
ックス多層基板９の内部には，内層回路５６〜５９，５
６１，５８１が形成されており，これらはビアホール１
５〜１９，１１６内のビアホール導体５の端部にのみ配
置接続されている。
【００３０】ここに注目すべきことは，ビアホール１１
６は，セラミックス基板９６，９７において同一位置に
形成され，２層のセラミックス基板の間を連続貫通して
いることである。上記ビアホール１５〜１９，１１６内
にはビアホール導体５が充填されている。
６は，セラミックス基板９６，９７において同一位置に
形成され，２層のセラミックス基板の間を連続貫通して
いることである。上記ビアホール１５〜１９，１１６内
にはビアホール導体５が充填されている。
【００３１】その他は実施例１と同様である。本例にお
いては，ビアホール１１６は，２枚のセラミックス基板
９６，９７を連続貫通しているが，その側面は内層回路
が配置されていない。それ故，前記のごとく，ビアホー
ル内に充填されたビアホール導体と内層回路との間に切
断を生ずることはない。そのため，実施例１と同様の効
果を得ることができる。
いては，ビアホール１１６は，２枚のセラミックス基板
９６，９７を連続貫通しているが，その側面は内層回路
が配置されていない。それ故，前記のごとく，ビアホー
ル内に充填されたビアホール導体と内層回路との間に切
断を生ずることはない。そのため，実施例１と同様の効
果を得ることができる。
【００３２】実施例３ 本例のセラミックス多層基板９は，図６に示すごとく，
セラミックス基板９２〜９９を積層している。該セラミ
ックス多層基板９の内部には，内層回路５３〜５８が形
成されており，これらはビアホール１２〜１６，１１２
〜１１４内のビアホール導体５の端部にのみ配置接続さ
れている。
セラミックス基板９２〜９９を積層している。該セラミ
ックス多層基板９の内部には，内層回路５３〜５８が形
成されており，これらはビアホール１２〜１６，１１２
〜１１４内のビアホール導体５の端部にのみ配置接続さ
れている。
【００３３】各ビアホール１４，１５，１６は，２枚の
セラミックス基板の間で連続貫通している。また，ビア
ホール１１２，１１３，１１４は，３枚のセラミックス
基板をそれぞれ連続貫通している。そして，上記連続貫
通しているビアホール１４〜１６，１１２〜１１４内の
ビアホール導体５には，いずれも端部にのみ内層回路が
配置接続され，それらの側面には内層回路が配置されて
いない。その他は実施例１と同様である。本例において
も，実施例１と同様の効果を得ることができる。
セラミックス基板の間で連続貫通している。また，ビア
ホール１１２，１１３，１１４は，３枚のセラミックス
基板をそれぞれ連続貫通している。そして，上記連続貫
通しているビアホール１４〜１６，１１２〜１１４内の
ビアホール導体５には，いずれも端部にのみ内層回路が
配置接続され，それらの側面には内層回路が配置されて
いない。その他は実施例１と同様である。本例において
も，実施例１と同様の効果を得ることができる。
【００３４】実施例４ 本例においては，上記実施例１の方法により作製された
セラミックス多層基板の断線率を測定した。ビアホール
の測定個数は，１００００個である。なお，比較のため
に，ビアホール内のビアホール導体５の側面に内層回路
を配置接続したセラミックス多層基板を作製し（図７参
照），これについても上記と同様にその断線率を測定し
た。
セラミックス多層基板の断線率を測定した。ビアホール
の測定個数は，１００００個である。なお，比較のため
に，ビアホール内のビアホール導体５の側面に内層回路
を配置接続したセラミックス多層基板を作製し（図７参
照），これについても上記と同様にその断線率を測定し
た。
【００３５】上記測定の結果，実施例１においては，断
線率は０％（０個／１００００個）であった。一方，比
較例においては，０．３％（３０個／１００００個）で
あった。このことからも知られるように，本発明の製造
方法によれば，ビアホール内に充填したビアホール導体
と内層回路との接続信頼性に優れたセラミックス多層基
板を作製できることが分かる。
線率は０％（０個／１００００個）であった。一方，比
較例においては，０．３％（３０個／１００００個）で
あった。このことからも知られるように，本発明の製造
方法によれば，ビアホール内に充填したビアホール導体
と内層回路との接続信頼性に優れたセラミックス多層基
板を作製できることが分かる。
【図１】実施例１のセラミックス多層基板の断面図。
【図２】実施例１のセラミックス多層基板の製造方法を
示す製造工程説明図。
示す製造工程説明図。
【図３】図２に続く，製造工程説明図。
【図４】図３に続く，製造工程説明図。
【図５】実施例２のセラミックス多層基板の断面図。
【図６】実施例３のセラミックス多層基板の断面図。
【図７】従来例のセラミックス多層基板の断面図。
【図８】従来例のセラミックス多層基板の製造方法を示
す製造工程説明図。
す製造工程説明図。
【図９】従来例における問題点を示した説明図。
１２〜１９，１１２〜１１４，１１６．．．ビアホー
ル， ５３〜５９，５６１〜５８１．．．内層回路， ５．．．ビアホール導体， ６１，６９．．．未焼結グリーンシート， ７７〜７９．．．グリーンシート， ９．．．セラミックス多層基板， ９２〜９９．．．セラミックス基板，
ル， ５３〜５９，５６１〜５８１．．．内層回路， ５．．．ビアホール導体， ６１，６９．．．未焼結グリーンシート， ７７〜７９．．．グリーンシート， ９．．．セラミックス多層基板， ９２〜９９．．．セラミックス基板，
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−244794（ＪＰ，Ａ) 特開 昭62−279695（ＪＰ，Ａ) 特開 平３−112606（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46
Claims (2)
- 【請求項１】 複数枚の低温焼成セラミックス基板を積
層すると共に，ビアホール導体が充填されているビアホ
ールと，上記ビアホール導体に対して電気的に接続され
ている内層回路とを有するセラミックス多層基板におい
て， 複数枚の低温焼成セラミックス基板を連続して貫通する
すべての上記ビアホール内のビアホール導体は，その端
部にのみ，上記内層回路が配置接続され，その側面には
上記内層回路は配置されていないことを特徴とするセラ
ミックス多層基板。 - 【請求項２】 セラミックス基板を形成するためのグリ
ーンシートにビアホール導体を充填したビアホールを形
成すると共に内層回路を形成し，上記複数枚のグリーン
シートを積層し， 次いで，上記グリーンシートの焼結温度では焼結しない
未焼結グリーンシートを上記の積層したグリーンシート
の上下に載置し，熱圧着し， 次いで，上記グリーンシートの焼結温度で焼成し，その
後上記末焼結グリーンシートを除去することによりセラ
ミックス多層基板を製造する方法であって， 複数枚のグリーンシートを連続して貫通するように形成
されたすべての上記ビアホール内のビアホール導体は，
その端部にのみ上記内層回路を配置接続し，その側面に
は上記内層回路を配置しないことを特徴とするセラミッ
クス多層基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4298095A JP2817890B2 (ja) | 1992-10-09 | 1992-10-09 | セラミックス多層基板及びその製造方法 |
| US08/109,040 US5456778A (en) | 1992-08-21 | 1993-08-17 | Method of fabricating ceramic circuit substrate |
| DE69305939T DE69305939T2 (de) | 1992-08-21 | 1993-08-19 | Verfahren zur Herstellung eines keramischen Schaltungssubstrates |
| EP93113295A EP0584726B1 (en) | 1992-08-21 | 1993-08-19 | Method of fabricating ceramic circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4298095A JP2817890B2 (ja) | 1992-10-09 | 1992-10-09 | セラミックス多層基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06125178A JPH06125178A (ja) | 1994-05-06 |
| JP2817890B2 true JP2817890B2 (ja) | 1998-10-30 |
Family
ID=17855101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4298095A Expired - Lifetime JP2817890B2 (ja) | 1992-08-21 | 1992-10-09 | セラミックス多層基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817890B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100315751B1 (ko) * | 1999-12-31 | 2001-12-12 | 송재인 | 저온 소성 세라믹 다층기판 |
| KR20020005922A (ko) * | 2000-07-11 | 2002-01-18 | 이형도 | 다층 회로 기판 |
| US6900395B2 (en) * | 2002-11-26 | 2005-05-31 | International Business Machines Corporation | Enhanced high-frequency via interconnection for improved reliability |
| JP4683269B2 (ja) * | 2005-03-23 | 2011-05-18 | Ｔｄｋ株式会社 | 多層セラミック基板の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279695A (ja) * | 1986-05-29 | 1987-12-04 | 株式会社住友金属セラミックス | セラミツク多層配線基板 |
| JPH01287992A (ja) * | 1988-05-13 | 1989-11-20 | Ngk Spark Plug Co Ltd | 低温焼結多層セラミック基板 |
| JPH02244794A (ja) * | 1989-03-17 | 1990-09-28 | Hitachi Ltd | 多層セラミック基板 |
-
1992
- 1992-10-09 JP JP4298095A patent/JP2817890B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06125178A (ja) | 1994-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0179404B1 (ko) | 세라믹기판과 그 제조방법 | |
| US4799984A (en) | Method for fabricating multilayer circuits | |
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| US5276963A (en) | Process for obtaining side metallization and articles produced thereby | |
| JPH05102666A (ja) | 多層セラミツク基板の製造方法 | |
| US5655209A (en) | Multilayer ceramic substrates having internal capacitor, and process for producing same | |
| JP2010080679A (ja) | 半導体装置の製造方法 | |
| JP2817890B2 (ja) | セラミックス多層基板及びその製造方法 | |
| JP3003413B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH0613726A (ja) | セラミックス回路基板 | |
| JPH10135073A (ja) | 複合セラミック電子部品およびその製造方法 | |
| JPH05327218A (ja) | 多層セラミック基板の製造方法 | |
| JP3758947B2 (ja) | セラミックパッケージ | |
| JPH11330705A (ja) | コンデンサ内蔵基板およびその製造方法 | |
| JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
| EP0983843A2 (en) | Low temperature co-fired ceramic | |
| JPH0221157B2 (ja) | ||
| JP2001185838A (ja) | セラミック配線基板 | |
| JP4038611B2 (ja) | セラミックス基板 | |
| JP2009147160A (ja) | 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品 | |
| JP3076214B2 (ja) | 低温焼成セラミック多層回路基板 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JP3493264B2 (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100821 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100821 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110821 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 15 |