JP3258231B2 - セラミック回路基板およびその製造方法 - Google Patents
セラミック回路基板およびその製造方法Info
- Publication number
- JP3258231B2 JP3258231B2 JP6619796A JP6619796A JP3258231B2 JP 3258231 B2 JP3258231 B2 JP 3258231B2 JP 6619796 A JP6619796 A JP 6619796A JP 6619796 A JP6619796 A JP 6619796A JP 3258231 B2 JP3258231 B2 JP 3258231B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- ceramic
- circuit board
- glass frit
- via conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器のセラミ
ック回路基板およびその製造方法に関する。
ック回路基板およびその製造方法に関する。
【０００２】
【従来の技術】セラミック回路基板に内蔵導体を配し、
これと表面導体とをビア導体によって接合してなる電子
機器用の回路基板は知られているが、近年電子機器の小
型化および多機能化の要望が強くなり、セラミック基板
と内蔵導体を多層に配置した多層回路基板が多く用いら
れる。セラミック多層回路基板においては、セラミック
にＷ，Ｍｏからなる導体を内蔵させ、その内蔵導体を表
面基板に設けたビアから露出させて、表層に形成したＣ
ｕを主成分とする金属厚膜よりなる表面導体をビアにお
ける中間金属層を介して連接した構造の基板が広く用い
られている。かかる基板は内蔵導体および表面導体共に
非酸化性雰囲気中での焼成により製造しているが、より
生産性の高い空気中での焼成が可能なＡｇ系、Ａｕ系の
金属を主とする表面導体を形成する製造方法も開発され
ている。この空気中焼成を利用する場合には内蔵導体で
あるＷやＭｏの酸化が発生するため、内蔵導体と表面導
体間の接続はかなり技術的に困難なものであった。
これと表面導体とをビア導体によって接合してなる電子
機器用の回路基板は知られているが、近年電子機器の小
型化および多機能化の要望が強くなり、セラミック基板
と内蔵導体を多層に配置した多層回路基板が多く用いら
れる。セラミック多層回路基板においては、セラミック
にＷ，Ｍｏからなる導体を内蔵させ、その内蔵導体を表
面基板に設けたビアから露出させて、表層に形成したＣ
ｕを主成分とする金属厚膜よりなる表面導体をビアにお
ける中間金属層を介して連接した構造の基板が広く用い
られている。かかる基板は内蔵導体および表面導体共に
非酸化性雰囲気中での焼成により製造しているが、より
生産性の高い空気中での焼成が可能なＡｇ系、Ａｕ系の
金属を主とする表面導体を形成する製造方法も開発され
ている。この空気中焼成を利用する場合には内蔵導体で
あるＷやＭｏの酸化が発生するため、内蔵導体と表面導
体間の接続はかなり技術的に困難なものであった。
【０００３】特公平５−４４２００号公報に記載された
多層回路基板はアルミナを主成分とする電気絶縁基板に
Ｗ又はＭｏからなる内蔵導体及び電気絶縁層を交互に積
層し、最外層絶縁層中に内蔵導体が露出するビアを設
け、該ビア部分にＷ又はＭｏによって還元されない低融
点ガラス材料と貴金属とからなる導体材料を充填して焼
成し、その上に表面導体を設けて焼成し、内蔵導体層の
劣化のない多層回路基板を提供せんとするものである。
多層回路基板はアルミナを主成分とする電気絶縁基板に
Ｗ又はＭｏからなる内蔵導体及び電気絶縁層を交互に積
層し、最外層絶縁層中に内蔵導体が露出するビアを設
け、該ビア部分にＷ又はＭｏによって還元されない低融
点ガラス材料と貴金属とからなる導体材料を充填して焼
成し、その上に表面導体を設けて焼成し、内蔵導体層の
劣化のない多層回路基板を提供せんとするものである。
【０００４】
【発明が解決しようとする課題】本発明は、従来の技術
を検討した結果、表面導体とビア内に配置した導体とを
接合する際に接続不良が発生することが判った。原因と
しては以下のことが考えられる。Ａｇ系、Ａｕ系、Ｃｕ
系等の表面導体はセラミック基板と強固に接合されるこ
とが必要であるため、表面導体形成材料中には一般的に
ガラスフリットが含有されている。すなわち、表面導体
形成材料は、通常、金属粉末、有機ビヒクル、ガラスフ
リットを主としてペースト状に構成されており、これを
スクリーン印刷法で所望の回路に印刷し、８５０℃程度
で焼成して形成する。ガラスフリットは焼成中にセラミ
ックと金属の接合を行うが、ビア導体との接合時には、
ガラスフリットは不要なものであり、ビア導体中に溶融
フリットの侵入がなければビア導体と表面導体との間に
溶融ガラスフリットが多量に存在することとなり、これ
が固化して接続不良の原因となる。そこで本発明はかか
る現象をなくして、ビア導体と表面導体との接続を良好
にして優れた導電性を確保するものである。
を検討した結果、表面導体とビア内に配置した導体とを
接合する際に接続不良が発生することが判った。原因と
しては以下のことが考えられる。Ａｇ系、Ａｕ系、Ｃｕ
系等の表面導体はセラミック基板と強固に接合されるこ
とが必要であるため、表面導体形成材料中には一般的に
ガラスフリットが含有されている。すなわち、表面導体
形成材料は、通常、金属粉末、有機ビヒクル、ガラスフ
リットを主としてペースト状に構成されており、これを
スクリーン印刷法で所望の回路に印刷し、８５０℃程度
で焼成して形成する。ガラスフリットは焼成中にセラミ
ックと金属の接合を行うが、ビア導体との接合時には、
ガラスフリットは不要なものであり、ビア導体中に溶融
フリットの侵入がなければビア導体と表面導体との間に
溶融ガラスフリットが多量に存在することとなり、これ
が固化して接続不良の原因となる。そこで本発明はかか
る現象をなくして、ビア導体と表面導体との接続を良好
にして優れた導電性を確保するものである。
【０００５】
【課題を解決するための手段】本発明は、少なくともビ
アおよび表面に金属導体を配したセラミック回路基板に
おいて、ビア導体と表面導体とを接合するため、セラミ
ック基板内に形成するビア導体が前記表面導体との接合
面において空隙率５％以上の表層ビア導体に表面導体が
接合されたものであるセラミック回路基板である。
アおよび表面に金属導体を配したセラミック回路基板に
おいて、ビア導体と表面導体とを接合するため、セラミ
ック基板内に形成するビア導体が前記表面導体との接合
面において空隙率５％以上の表層ビア導体に表面導体が
接合されたものであるセラミック回路基板である。
【０００６】本発明は、又、セラミック基板材料の表面
にビアを形成し、該ビア内に少なくとも露出部近傍が焼
成後に空隙率５％以上にするための表層ビア導体材料を
配置し、同時焼成した後、ビアを中心とした表面所定部
位に、金属粉末を主成分とし、これにガラスフリットと
バインダを混和してなる導体ペーストをもって回路パタ
ーンを印刷し焼成することによって表面導体を形成する
セラミック回路基板の製造方法である。
にビアを形成し、該ビア内に少なくとも露出部近傍が焼
成後に空隙率５％以上にするための表層ビア導体材料を
配置し、同時焼成した後、ビアを中心とした表面所定部
位に、金属粉末を主成分とし、これにガラスフリットと
バインダを混和してなる導体ペーストをもって回路パタ
ーンを印刷し焼成することによって表面導体を形成する
セラミック回路基板の製造方法である。
【０００７】上記において、表面導体は金属導体材料と
ガラスフリットにより形成されたものである。又、セラ
ミック基板材料はＡｌ2Ｏ3、ＡｌＮも適用できるが１０
００℃以下で焼成可能なセラミックが望ましい。ビア導
体材料および表面導電材料は、Ｗ，Ｍｏ，Ｍｏ−Ｍｎ，
Ａｇ，Ａｇ−Ｐｄ，Ａｇ−Ｐｔ，Ａｕ，Ｃｕ等の適宜の
組合せで適用できる。又、表面導電材料に含まれるガラ
スフリットとしては、金属材料がＷ，Ｍｏ，Ｍｏ−Ｍｎ
である場合には、ＣａＯ−ＭｇＯ−ＳｉＯ2系ガラスフ
リットが、又、Ａｇ，Ａｇ−Ｐｄ，Ａｇ−Ｐｔ，Ａｕ，
Ｃｕである場合にはＰｂＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ
3系、ＳｉＯ2−ＣａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3系等が好適で
ある。
ガラスフリットにより形成されたものである。又、セラ
ミック基板材料はＡｌ2Ｏ3、ＡｌＮも適用できるが１０
００℃以下で焼成可能なセラミックが望ましい。ビア導
体材料および表面導電材料は、Ｗ，Ｍｏ，Ｍｏ−Ｍｎ，
Ａｇ，Ａｇ−Ｐｄ，Ａｇ−Ｐｔ，Ａｕ，Ｃｕ等の適宜の
組合せで適用できる。又、表面導電材料に含まれるガラ
スフリットとしては、金属材料がＷ，Ｍｏ，Ｍｏ−Ｍｎ
である場合には、ＣａＯ−ＭｇＯ−ＳｉＯ2系ガラスフ
リットが、又、Ａｇ，Ａｇ−Ｐｄ，Ａｇ−Ｐｔ，Ａｕ，
Ｃｕである場合にはＰｂＯ−ＳｉＯ2−Ａｌ2Ｏ3−Ｂ2Ｏ
3系、ＳｉＯ2−ＣａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3系等が好適で
ある。
【０００８】又、ビア導体の表面導体との接合面を空隙
率５％以上としてビア導体と表面導体とを接合するの
は、表面導体中のガラスフリットの溶融物がビア導体と
の接合面に偏在しないように、ビア導体の接合面の５％
以上の空隙中に浸入できるようにしたものである。空隙
率５％未満では、ビア導体と表層導体間に、表面導体に
由来するガラスフリットの濃縮部が形成され易くなり、
場合によっては電気的導通が遮断される。空隙率５％以
上では、このガラスフリットのビア導体への濃縮部の形
成が行われず、電気的導通が保たれる。空隙率の最大値
は上部導体とビア導体が導通できる範囲であれば良い。
なお、本発明における空隙率は次の定義による。
率５％以上としてビア導体と表面導体とを接合するの
は、表面導体中のガラスフリットの溶融物がビア導体と
の接合面に偏在しないように、ビア導体の接合面の５％
以上の空隙中に浸入できるようにしたものである。空隙
率５％未満では、ビア導体と表層導体間に、表面導体に
由来するガラスフリットの濃縮部が形成され易くなり、
場合によっては電気的導通が遮断される。空隙率５％以
上では、このガラスフリットのビア導体への濃縮部の形
成が行われず、電気的導通が保たれる。空隙率の最大値
は上部導体とビア導体が導通できる範囲であれば良い。
なお、本発明における空隙率は次の定義による。
【０００９】
【数１】
【００１０】
【発明の実施の形態】空隙率５％以上の構成とするため
には下記いくつかの手段がある。 ビアへ充填する導電ペースト中へ添加する材料の焼
結完了温度は基板のセラミック材料の焼結完了温度より
も高い材料を混入する。 ビアの導電材料として焼結性の悪い金属材料を使用
する。 ビアの導電材料に蒸発飛散する有機物を添加する。 基板の焼成後、ビア導電体表面に機械的に微細な穴
をあける。
には下記いくつかの手段がある。 ビアへ充填する導電ペースト中へ添加する材料の焼
結完了温度は基板のセラミック材料の焼結完了温度より
も高い材料を混入する。 ビアの導電材料として焼結性の悪い金属材料を使用
する。 ビアの導電材料に蒸発飛散する有機物を添加する。 基板の焼成後、ビア導電体表面に機械的に微細な穴
をあける。
【００１１】
【実施例】以下具体的な実施例について述べる。 実施例１ 図１に本発明を適用する回路基板の説明図で、１はセラ
ミック基板、２は表面導体、３は内蔵導体、４はビア導
体、５，６は他のビアを示す。セラミック基板１用の材
料として、ＣａＯ−Ａｌ2Ｏ3−ＳｉＯ2−Ｂ2Ｏ3系ガラ
スとα−Ａｌ2Ｏ3との６０：４０（重量比）混合よりな
る低温焼成セラミックを用いた。表面導体２としてはＡ
ｇとＰｄを重量比で８５：１５の割合で混合した粉末に
ＰｂＯ−ＳｉＯ2−Ｂ2Ｏ3系ガラスフリットを５％含有
させたものを用いた。ビア導体４としては図２に拡大し
て示すように内部ビア導体４ａと表層ビア導体４ｂとに
分け、内部ビア導体４ａとしては１００％Ａｇを用い
た。表層ビア導体４ｂとしてはＡｇとＰｄとを重量比で
９０：１０の割合で混合した粉末を用いた。なお、基板
内部のビア５には、前記内部ビア導体４ａと同じ導体
を、又、反対表面側のビア６には前記の表層ビア導体４
ｂと同じ導体を適用してもよい。この表層ビア導体材料
は内部ビア導体材料Ａｇよりも焼結性の悪いＰｄを含ん
でいるため、すなわち前述の空隙率５％以上とするため
の手段に相当し、焼結後の空隙率が約６％となるもの
である。
ミック基板、２は表面導体、３は内蔵導体、４はビア導
体、５，６は他のビアを示す。セラミック基板１用の材
料として、ＣａＯ−Ａｌ2Ｏ3−ＳｉＯ2−Ｂ2Ｏ3系ガラ
スとα−Ａｌ2Ｏ3との６０：４０（重量比）混合よりな
る低温焼成セラミックを用いた。表面導体２としてはＡ
ｇとＰｄを重量比で８５：１５の割合で混合した粉末に
ＰｂＯ−ＳｉＯ2−Ｂ2Ｏ3系ガラスフリットを５％含有
させたものを用いた。ビア導体４としては図２に拡大し
て示すように内部ビア導体４ａと表層ビア導体４ｂとに
分け、内部ビア導体４ａとしては１００％Ａｇを用い
た。表層ビア導体４ｂとしてはＡｇとＰｄとを重量比で
９０：１０の割合で混合した粉末を用いた。なお、基板
内部のビア５には、前記内部ビア導体４ａと同じ導体
を、又、反対表面側のビア６には前記の表層ビア導体４
ｂと同じ導体を適用してもよい。この表層ビア導体材料
は内部ビア導体材料Ａｇよりも焼結性の悪いＰｄを含ん
でいるため、すなわち前述の空隙率５％以上とするため
の手段に相当し、焼結後の空隙率が約６％となるもの
である。
【００１２】つぎに製造方法について説明する。上記セ
ラミック基板１用のセラミック粉体（平均粒径０．１〜
１０μｍ程度）をポリビニルブチラール樹脂を溶剤（ト
ルエン）と共にボールミルにて混合し、ドクターブレー
ド法によってセラミックグリーンシートを作製した。こ
れを所望の形状に切断し、さらに層間の導通を得るため
のビアホールを打抜き金型をもって形成した。そして、
ビア内にまず内部ビア導体４ａ材料を、さらにその上に
表層ビア導体４ｂ材料を印刷法によって充填し、又、必
要に応じて内部配線（Ａｇ１００％等）をスクリーン印
刷法により形成した。ついで、必要枚数のセラミックグ
リーンシートを熱圧着した後に、セラミックの焼結温度
（９００℃）にて焼成した。得られた焼結セラミック板
上にガラスフリットを含有した表面導体２材料をビア表
面と接合するように形成し、又、必要に応じて抵抗体等
も形成した後に表面導体の焼結温度（９００℃）にて焼
結してセラミック回路基板を得た。ビア径０．２５ｍ
ｍ、配線幅０．３ｍｍ、セラミック厚０．３ｍｍにおけ
る前記製品のビア接続性をテストしたところ、１０００
０回の試験で接続不良の発生数は０であった。
ラミック基板１用のセラミック粉体（平均粒径０．１〜
１０μｍ程度）をポリビニルブチラール樹脂を溶剤（ト
ルエン）と共にボールミルにて混合し、ドクターブレー
ド法によってセラミックグリーンシートを作製した。こ
れを所望の形状に切断し、さらに層間の導通を得るため
のビアホールを打抜き金型をもって形成した。そして、
ビア内にまず内部ビア導体４ａ材料を、さらにその上に
表層ビア導体４ｂ材料を印刷法によって充填し、又、必
要に応じて内部配線（Ａｇ１００％等）をスクリーン印
刷法により形成した。ついで、必要枚数のセラミックグ
リーンシートを熱圧着した後に、セラミックの焼結温度
（９００℃）にて焼成した。得られた焼結セラミック板
上にガラスフリットを含有した表面導体２材料をビア表
面と接合するように形成し、又、必要に応じて抵抗体等
も形成した後に表面導体の焼結温度（９００℃）にて焼
結してセラミック回路基板を得た。ビア径０．２５ｍ
ｍ、配線幅０．３ｍｍ、セラミック厚０．３ｍｍにおけ
る前記製品のビア接続性をテストしたところ、１０００
０回の試験で接続不良の発生数は０であった。
【００１３】実施例２ セラミック基板１用の材料としては実施例１と同じもの
を用い、表層ビア導体４ｂ材料としては粒径０．５μｍ
のＣｕ粉にＡｌ2Ｏ3粉体１０％添加したものを用い、内
部ビア導体４ａ材料としては、粒径３μｍのＣｕ粉を用
い９００℃で焼成した。表層ビア導体の空隙率は上記手
段に相当し、１５％であった。得られた焼成セラミッ
ク板上に、Ｃｕ粉にＰｂＯ−ＳｉＯ2−Ｂ2Ｏ3−ＣｄＯ
系ガラスフリットを１０ｗｔ％含有させた表面導体２材
料をビア表面と接合するように形成し、又、必要に応じ
て抵抗体等も形成した後に、表面導体の焼結温度９００
℃で焼成して、セラミック回路基板を得た。実施例１の
場合と同様に試験をしたところ１００００回の試験で接
続不良の発生数は０であった。
を用い、表層ビア導体４ｂ材料としては粒径０．５μｍ
のＣｕ粉にＡｌ2Ｏ3粉体１０％添加したものを用い、内
部ビア導体４ａ材料としては、粒径３μｍのＣｕ粉を用
い９００℃で焼成した。表層ビア導体の空隙率は上記手
段に相当し、１５％であった。得られた焼成セラミッ
ク板上に、Ｃｕ粉にＰｂＯ−ＳｉＯ2−Ｂ2Ｏ3−ＣｄＯ
系ガラスフリットを１０ｗｔ％含有させた表面導体２材
料をビア表面と接合するように形成し、又、必要に応じ
て抵抗体等も形成した後に、表面導体の焼結温度９００
℃で焼成して、セラミック回路基板を得た。実施例１の
場合と同様に試験をしたところ１００００回の試験で接
続不良の発生数は０であった。
【００１４】実施例３ セラミック基板１用の材料としては９６％Ａｌ2Ｏ3を用
い、内部ビア導体４ｂ材料としてはＷ粉に粒径１０μｍ
のポリスチレンボールを３ｗｔ％添加したものを、表層
ビア導体４ａ材料としては粒径２μｍのＷ粉を用いた。
必要に応じてＷを用いた配線を形成し、１６００℃で焼
成した。表層ビア導体は前記の手段に相当し、空隙率
は７％であった。得られた焼成セラミック板上に、Ｗ粉
にＭｇＯ−ＳｉＯ2−ＣａＯ系ガラスフリットを５ｗｔ
％添加したＷ系の表面導体２材料をビア表面と接合する
ように形成し、又、必要に応じて抵抗体等を形成した後
に、表面導体の焼結温度１６００℃で焼成してセラミッ
ク回路基板を得た。実施例１の場合と同様に試験をした
ところ、１００００回の試験で接続不良の発生率は０で
あった。
い、内部ビア導体４ｂ材料としてはＷ粉に粒径１０μｍ
のポリスチレンボールを３ｗｔ％添加したものを、表層
ビア導体４ａ材料としては粒径２μｍのＷ粉を用いた。
必要に応じてＷを用いた配線を形成し、１６００℃で焼
成した。表層ビア導体は前記の手段に相当し、空隙率
は７％であった。得られた焼成セラミック板上に、Ｗ粉
にＭｇＯ−ＳｉＯ2−ＣａＯ系ガラスフリットを５ｗｔ
％添加したＷ系の表面導体２材料をビア表面と接合する
ように形成し、又、必要に応じて抵抗体等を形成した後
に、表面導体の焼結温度１６００℃で焼成してセラミッ
ク回路基板を得た。実施例１の場合と同様に試験をした
ところ、１００００回の試験で接続不良の発生率は０で
あった。
【００１５】比較例１ セラミック基板１用の材料としては、ＣａＯ−Ａｌ2Ｏ3
−ＳｉＯ2−Ｂ2Ｏ3系ガラスとα−Ａｌ2Ｏ3の重量比で
６０：４０の混合粉を用い、内部導体３、ビア導体
（４，４ｂ，４ａのいずれも含む）材料に粒径０．５μ
ｍのＡｇ粉を用いて配線を形成し、９００℃で焼成し
た。表層ビア導体４ｂの空隙率は３％であった。得られ
た焼成セラミック基板上にＡｇ／Ｐｄ（８５／１５）の
混合物にＰｂＯ−ＳｉＯ2−Ｂ2Ｏ3系ガラスを５ｗｔ％
含有させた材料を表面導体２材料としてビアと接合する
ように形成し、又、必要に応じて抵抗体等を形成した後
に、導面導体の焼結温度９００℃で焼成してセラミック
回路基板を得た。実施例１と同様に試験をしたところ、
１００００回の試験で接続不良率は２３回あった。この
不良箇所を解析した結果、その接続面にガラスフリット
が遍在し接続不良となっていることが判明した。
−ＳｉＯ2−Ｂ2Ｏ3系ガラスとα−Ａｌ2Ｏ3の重量比で
６０：４０の混合粉を用い、内部導体３、ビア導体
（４，４ｂ，４ａのいずれも含む）材料に粒径０．５μ
ｍのＡｇ粉を用いて配線を形成し、９００℃で焼成し
た。表層ビア導体４ｂの空隙率は３％であった。得られ
た焼成セラミック基板上にＡｇ／Ｐｄ（８５／１５）の
混合物にＰｂＯ−ＳｉＯ2−Ｂ2Ｏ3系ガラスを５ｗｔ％
含有させた材料を表面導体２材料としてビアと接合する
ように形成し、又、必要に応じて抵抗体等を形成した後
に、導面導体の焼結温度９００℃で焼成してセラミック
回路基板を得た。実施例１と同様に試験をしたところ、
１００００回の試験で接続不良率は２３回あった。この
不良箇所を解析した結果、その接続面にガラスフリット
が遍在し接続不良となっていることが判明した。
【００１６】
【発明の効果】本発明は、ビア導体と表面導体との接続
の信頼性の高いセラミック回路基板を提供することがで
きる。
の信頼性の高いセラミック回路基板を提供することがで
きる。
【図１】本発明の実施例の構成を示す説明図である。
【図２】本発明のビア導体と表面導体との接合部の拡大
説明図である。
説明図である。
１ セラミック基板 ２ 表面導体 ３ 内部導体 ４ ビア導体 ４ａ 内部ビア導体 ４ｂ 表層ビア導体 ５ ビア ６ ビア
Claims (5)
- 【請求項１】 少なくともビアおよび表面に金属導体を
配したセラミック回路基板において、ビア導体と表面導
体とを接合するため、セラミック基板内に形成するビア
導体が前記表面導体との接合面において空隙率５％以上
の表層ビア導体に表面導体が接合されたものであること
を特徴とするセラミック回路基板。 - 【請求項２】 表面導体が金属導体材料とガラスフリッ
トにより形成されたものである請求項１記載のセラミッ
ク回路基板。 - 【請求項３】 セラミックが１０００℃以下で焼成され
た低温焼成セラミックである請求項１記載のセラミック
回路基板。 - 【請求項４】 セラミック基板材料の表面にビアを形成
し、該ビア内に少なくとも露出部近傍が焼成後に空隙率
５％以上にするための表層ビア導体材料を配置し、同時
焼成した後、ビアを中心とした表面所定部位に、金属粉
末を主成分とし、これにガラスフリットとバインダを混
和してなる導体ペーストをもって回路パターンを印刷し
焼成することによって表面導体を形成することを特徴と
するセラミック回路基板の製造方法。 - 【請求項５】 セラミック基板材料が低温焼成セラミッ
クである請求項４記載のセラミック回路基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6619796A JP3258231B2 (ja) | 1996-03-22 | 1996-03-22 | セラミック回路基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6619796A JP3258231B2 (ja) | 1996-03-22 | 1996-03-22 | セラミック回路基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260853A JPH09260853A (ja) | 1997-10-03 |
| JP3258231B2 true JP3258231B2 (ja) | 2002-02-18 |
Family
ID=13308890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6619796A Expired - Lifetime JP3258231B2 (ja) | 1996-03-22 | 1996-03-22 | セラミック回路基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3258231B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299560A (ja) * | 1999-04-15 | 2000-10-24 | Matsushita Electric Ind Co Ltd | セラミック回路板の製造方法 |
| JP4760789B2 (ja) * | 2006-08-21 | 2011-08-31 | 株式会社村田製作所 | 積層コンデンサ、回路基板及び回路モジュール |
| JP6336829B2 (ja) * | 2014-06-19 | 2018-06-06 | 京セラ株式会社 | 配線基板、パッケージおよび電子機器 |
| JP6294784B2 (ja) * | 2014-07-31 | 2018-03-14 | 古河電気工業株式会社 | 接続構造体およびその製造方法 |
-
1996
- 1996-03-22 JP JP6619796A patent/JP3258231B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260853A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960004401B1 (ko) | 대형 세라믹 그린시이트 제품, 대형 세라믹 기판 제품 및 그의 제조방법 | |
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| JPH09266363A (ja) | セラミック回路基板及びその製造方法 | |
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| EP0569799A2 (en) | Conductive paste for a ceramic substrate | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JPH09260844A (ja) | セラミック多層基板の製造方法 | |
| JPH06100377A (ja) | 多層セラミック基板の製造方法 | |
| JPH08153945A (ja) | セラミック回路基板 | |
| JPH06334351A (ja) | 導体ペーストおよびそれを用いたセラミック多層配線基板 | |
| JPH0685466A (ja) | 多層回路基板 | |
| JPH088505A (ja) | 低温焼成セラミック回路基板およびその製造法 | |
| JP2681328B2 (ja) | 回路基板の製造方法 | |
| JPH11186727A (ja) | 配線基板およびその製造方法 | |
| JP3076214B2 (ja) | 低温焼成セラミック多層回路基板 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JPH0432297A (ja) | 多層配線基板及びその製造方法 | |
| JPH05235550A (ja) | 低誘電率ガラスセラミック多層配線基板およびその製造方法 | |
| JPH06103811A (ja) | 導体ペースト組成物 | |
| JP3493264B2 (ja) | 回路基板 | |
| JPH0632379B2 (ja) | セラミツク配線基板の製造方法 | |
| JP3250944B2 (ja) | 配線基板 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JPH10341067A (ja) | 無機多層基板およびビア用導体ペースト | |
| JPH0828577B2 (ja) | セラミック積層基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071207 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081207 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091207 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |