JPS59995A - 銅導体多層構造体の製造方法 - Google Patents

銅導体多層構造体の製造方法

Info

Publication number
JPS59995A
JPS59995A JP57101990A JP10199082A JPS59995A JP S59995 A JPS59995 A JP S59995A JP 57101990 A JP57101990 A JP 57101990A JP 10199082 A JP10199082 A JP 10199082A JP S59995 A JPS59995 A JP S59995A
Authority
JP
Japan
Prior art keywords
manufacturing
resin
layer
copper conductor
glass ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57101990A
Other languages
English (en)
Other versions
JPH039636B2 (ja
Inventor
亀原　伸男
和明 栗原
丹羽　紘一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57101990A priority Critical patent/JPS59995A/ja
Priority to CA000429289A priority patent/CA1194314A/en
Priority to AU15309/83A priority patent/AU546794B2/en
Priority to DE8383303352T priority patent/DE3378668D1/de
Priority to US06/502,598 priority patent/US4504339A/en
Priority to EP83303352A priority patent/EP0098067B1/en
Priority to KR1019830002602A priority patent/KR880000367B1/ko
Priority to ES523275A priority patent/ES8405200A1/es
Publication of JPS59995A publication Critical patent/JPS59995A/ja
Publication of JPH039636B2 publication Critical patent/JPH039636B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/088—Using a vapour or mist, e.g. cleaning using water vapor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）技術分野 本発明はＬＳＩ素子などを実装するセラミック回路基板
の製造方法、さらに特定、すれば、銅を導体材料とする
多層ガラスセラミック基板の製造方法に関する。
（２）技術の背景 多層セラミック回路基板は、一般にモリブデン、タング
ステン表どの高融点金属、または金などの貴金属を導体
材料とする。しかし、前者は電気抵抗が高く、また後者
は価格が高い欠点を有するので、これらよりも電気抵抗
が低く、かつ価格が安い銅を導体材料とすることが望ま
れている。
（３）従来技術と問題点 導体材料のモリブデン、タングステン、金などは高温度
の焼成に耐えるために、絶縁材料として高融点のアルミ
ナを使用することができる。アルミナは絶縁性、熱伝達
性、安定性および強度が優れているが、誘電率が比較的
高いので、信号伝送の遅延および雑音の発生を伴なう欠
点があシ、またシリコン・“チップを基板にはんだ接続
する場合は、シリコンと比べ【熱膨張係数が比較的高い
欠点もある。
銅を導体材料とする基板に、アルミナより融点がはるか
に低いガラス・セラミックを使用することが提案されて
いる。銅は酸化され易いので、非酸化性雰囲気で焼成す
る必要がある。他方、絶縁材料は焼成中にバインダの樹
脂を完全に飛散し炭素残留物を残さないことが必要であ
る。従来、一般に使用された、たとえばポリビニルブチ
ラールは、１１５０℃以下の非酸化性雰囲気中では完全
に飛散しないので、焼成基板が多孔性となシ、かつ炭素
残留物が生じて基板の機械的および電気的な抵抗が低下
する欠点を生ずる。これらの欠点を回避するためには、
各層ごとに焼成を反復する、いわゆる厚膜多層法が知ら
れているが、この方法は繁雑であって商業的製造に適し
ない欠点を有する。
導体材料を銅とし、絶縁材料をガラス・セラミックとし
、これらを一体成形した未焼成体を焼成する方法が提案
されている。ＩＢＭの特開昭５５−１２８８９９号によ
れば、水素対水蒸気の比が１０−４〜１０−６°５　の
雰囲気中で一体焼成する。この方法は水素含有量が極め
て少なくて、許容範囲が狭い。
（４）発明の目的 本発明の目的は、電気抵抗の低い銅を導体層とする多層
セラミック回路基板を製造することである゛。
本発明の他の目的は、焼成温度が低く、かつ誘電率が低
い絶縁材料を、導体層と一体化して、伝送特性の優れ九
多層セラミック回路基板を製造することである。
本発明のさらに他の目的は、完全に飛散して炭素残留物
を残すことのないバインダ樹脂を使用して、未焼成絶縁
材料とし、多層セラミック回路基板を製造することであ
る。
本発明のまた他の目的は、一体化した未焼成体を、バイ
ンダ樹脂からの炭素残留物を残さずに、かつ銅を酸化す
ることのない組成の許容範囲が広い雰囲気中モ一体焼成
して、多層セラミック回路基板を製造することである。
（５）発明の構成 本発明の上記目的は、熱解重合型樹脂を含むパイン〆を
使用してガラスセラミック層を形成し、この層の上に銅
導体層を形成し、多層化した未焼結体を、ガラスセラミ
ックに含まれるガラス成分が加熱による変化を示さない
温度において、水蒸気分圧を帆００５〜０．３気圧に制
御した窒素雰囲気中で焼成してパイン〆を飛散させるこ
とを特徴とする銅導体多層構造体の製造方法によって達
成することができる。
熱解重合型樹脂はポリメチルメタクリレート系樹脂、ポ
リテトラフルオロエチレン系樹脂およびポリ−α−メチ
ルスチレン系樹脂ならびにこれらの樹脂の混合物を使用
することが適当である。
鋼を酸化しない雰囲気として、水蒸気を含まない窒素ま
たは水蒸気を含む水素のなかで、熱解重合性樹脂をバイ
ンダ樹脂としたがラスセラミックスリップから作ったグ
リーンシートを使用した未焼成体を焼成した場合は、炭
素が十分に酸化されず、得られた多層構造体が黒化して
、機械強度および絶縁性が劣化する。またバインダ樹脂
として、一般に広く利用されているポリビニルブチラー
ル、酢酸ビニルなどは、熱解重合が十分でないので、上
記雰囲気中で勿論黒化する。
水蒸気を含む窒素の水蒸気分圧は、０．００５〜０．３
気圧が必要であシ、これがα００５気圧より低い場合は
、グリーンシートに含まれる熱解重合性樹脂が十分に飛
散しないので黒化するのみでなく、第２図のａに示すよ
うに基板の多孔率が増加する。他方、０．３気圧を超え
る場合は、銅の酸化が始まシ、第２図のｂで示すように
銅の表面抵抗が増加する。−々イン〆を飛散させるとき
の焼成温度は５５０〜６５０℃が適当であシ、５５０℃
よシ低いときは、パイン〆の樹脂の飛散が十分でな（，
６＋５：０℃を超えるときは、スリ、ツブのガラス成分
が熱変化して、パイン〆の飛散を妨げる。
ガラスセラミックのアルミナ含量は、４０〜６０重量％
が適当であり、４０重量％よシ少ないときは、誘電率が
高くなル、６０重量％よシ多いときは、機械的強度が低
くな名、約５０重量％が最本適当である。
ガラスセラミックスリップの／々インダ樹脂の含量は、
バイアホールの形成方法によって異なるが、ゾール充填
法では、第３図のＣに示すよう４Ｃ，５〜１６重１ｊｋ
ｔｓが適当であシ、５重量％よシ少ない−ときは、焼成
基板にクラックを生じ易く、１６重量％を超えるときは
、樹脂の飛散に長時間の焼成を必要とし、第３図のｄに
示すように、炭素残留物の量が増加して、基板が黒化す
る。
この銅導体多層セラミック回路基板の未焼成体は、焼成
セラミック板の上に銅ペーストとガラスセラミックペー
ストとを又互に印刷する多層印刷法、またはセラミック
生シートの上に導体ペーストを印刷した単層を作９、こ
の単層を積層する積層法のいずれによっても形成するこ
とができる。
（６）実施例 次に積層法による本発明の銅導体多層回路基板の製造方
法の実施例を示す。
捷ず、グリーンシートは次のようにして作成した。
第１表　ガラスセラミック粉末の組成（重量％）Ａ４０
ｓ　　　　　　　　　　５０．５Ｓｉｎ、　　　　　　
　　　　３５．０Ｂｙｅｓ　　　　　　　　　　　１−
３．０Ｎａｎｏ　　　　　　　　　　　　　Ｏ，７５Ｋ
ｆＯＯ，７０ Ｃａ０　　　　　　　　　　　　　０．１５Ｌｉ０　　
　　　　　　　　　　　０．１５第２表　ガラスセラミ
ックスリップの組成（重量％）ガラスセラミック粉末　
　　　　　　　　　　５７．８４リメチルメタアクリレ
ート樹脂　　　　　　　８，７ゾプチル７タレート可塑
剤　　　　　　　　　　　４．６第１・表および第２表
に示す組成のスリップからドクタブレード法によって均
一な厚み０．３−のグリーンシートを形成した。
このグリーンシートに銅導体ペーストを印刷した単層を
作シ、が−ル充填法によってバイアホールを形成した後
に、３０層を積層して一体化した未焼成体を形成した。
′このペーストは通常使用される、ＥＳＬ２３１０．ま
たはＤｕ　Ｐｏｎｔ　　９９２３のいずれも使用するこ
とができた。
次にこの未焼成体を水蒸気分圧０．０７気圧の窒素雰囲
気中で、第１図に示す、時間の経過に伴なう焼成温度で
焼成した。このようにして作成した今多層回路基板ｄ、
銅導体の表面抵抗が１．２ｍΩ／口ｌ／ｍｉｌであシ、
絶縁体の曲げ強さが２０００ｈ／ｌａ、誘電率ξが５．
６であった。
この実施例ではバインダ樹脂としてポリメチルメタアク
リレートを使用したが、ぼリラトラフルオロエチレンま
たはポリ−α−メチルスチレンを使用したときも、はぼ
同様な多層回路基板１を傅た。
（７）発明の効果 本発明は、銅導体層の表面抵抗が低く、絶縁材料は緻密
であってクラックがなく、炭素残留物が少ないので、機
械的強さが大きいばかシでなく、絶縁性および＠電・率
の低い多層ゼラミック基板を、ｒｒｆＶ４範囲の広い組
成の雰囲気中で一体焼成によってＩ［ｔすることができ
る。
また、本発明は銅導体回路基板の製造に効果があるが、
タングステン、モリブデン導体回路基板の場合にも、従
来より低い焼成温度で容易に製造することができる。
【図面の簡単な説明】
°第１図は銅導体多層構造体を製造するときの焼成時間
と焼成温度との関係を示すグラフであシ、第２図は本発
明によって製造した銅導体多層構造体の、焼成雰囲気中
の水蒸気分圧と、絶縁層の気孔率および導体層の表面抵
抗との関係を示すグラフである。 第３図は本発明によって製造した銅導体多層構造体の、
ガラスセラミックスリップの樹脂含量と、絶縁層のクラ
ック発生率および残留炭素量との関係を示すグラフであ
る。 ａ・・・気孔率、ｂ・・・表面抵抗、Ｃ・・・クラック
発生率、ｄ・・・残留炭素量。 特齢出願人 富士通株式会社 特許出願代理人 弁理士　青　木　　　　朗 弁理士　西　舘　和　之 弁理士　内　１）幸　男 弁理士　　山　　口　　昭　　之 焼成時間（ｈ） 第２図 焼成雰囲気中の水蒸気分圧（ｂ＋ｒｒ）第３図 バインター含有量　　（’１０） 手続補正書（自発） 昭和５８年を月３ノ日 特許庁長官若　杉　和　夫　殿 １、事件の表示 昭和５７年　特許願　　第１０１９９０　　号２、発明
の名称 銅導体多層構造体の製造方法 ３、補正をする者 事件との関係　　特許出願人 名称（５２２）富士通株式会社 ４、代理人 ５、補正の対象 （１）　　明細書の「発明の詳細な説明」の欄（２）図
面（第２図、第６図） ６、　補正の内容 （１）（イ）明細書第６頁第１２行、「または水蒸気を
含む水素」を削除する。 （ロ）同第７頁第１４行、「４０重量％より少ない」を
ｒ６０重Ｎ％より多い」と訂正する。 （ハ）同第７頁第１５行、「６０重景％より多い」を「
４０重量％より少ない」と訂正する。 に）同第１０頁第１５行、「および」を「が高＜、」と
訂正する。 （２）第２図および第３図を別紙のとおり訂正するＯ Ｚ　添付書類の目録 図面（第２図、第３図）　　　　１通 弗°２面 焼成雰囲気中の水蒸気分圧（気圧） 第３０ バインダー含有量　（電歇０７・）

Claims (1)

  1. 【特許請求の範囲】 １、熱解重合型樹脂を含むパイン〆を使用してガラスセ
    ラミック層を形成し、この層の上に銅導体層を形成し、
    多層化した未焼結体を、ガラスセラミックに含まれるガ
    ラス成分が加熱による変化を示さない温度において、水
    蒸気分圧を０．００５〜０．３気圧に制御した窒素雰囲
    気中で焼成して／４インダを飛散させることを特徴とす
    る、銅導体多層構造体の製造方法。 ２、熱解重合型樹脂を４リメチルメタクリレート系樹脂
    、ポリテトラフルオロエチレン系樹脂、およびポリーα
    ′−メチルスチレン系樹脂ならびにこれらの゛樹脂の混
    合物のいずれかとする、特許請求の範囲第１項記載の製
    造方法。 ３、　ガラスセラミックのアルミナ含量を４０〜６０重
    量％とする、特許請求の範囲第１項または第２項記載の
    製造方法。 ４、　ガラスセラミックスリツ／の樹脂含量を一５〜１
    ゛６重蓋チとし、が−ル充填法によってバイアホールを
    特徴する特許請求の範囲第１項〜第３項のいずれかに記
    載の製造方法。 ５、水蒸気分圧を制御した窒素雰囲気中でバインダを飛
    散させる焼成温度を５５０〜６５０℃とする、特許請求
    の範囲第１項〜第４項のいずれかに記載の製造方法。 ６、積層法によって未焼結体を特徴する特許請求の範囲
    Ｍ１項〜第５項のいずれかに記載の製造方法。 ７、　多層印刷法によって未焼結体を特徴する特許請求
    の範囲第１項〜第５項のいずれかに記載の製造方法。
JP57101990A 1982-06-16 1982-06-16 銅導体多層構造体の製造方法 Granted JPS59995A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP57101990A JPS59995A (ja) 1982-06-16 1982-06-16 銅導体多層構造体の製造方法
CA000429289A CA1194314A (en) 1982-06-16 1983-05-31 Method for producing multilayered glass-ceramic structure with copper-based conductors therein
AU15309/83A AU546794B2 (en) 1982-06-16 1983-06-02 Multilayered glass-ceramic structure with copper-based conductors
DE8383303352T DE3378668D1 (en) 1982-06-16 1983-06-09 Method for producing multilayered glass-ceramic structure with copper-based conductors therein
US06/502,598 US4504339A (en) 1982-06-16 1983-06-09 Method for producing multilayered glass-ceramic structure with copper-based conductors therein
EP83303352A EP0098067B1 (en) 1982-06-16 1983-06-09 Method for producing multilayered glass-ceramic structure with copper-based conductors therein
KR1019830002602A KR880000367B1 (ko) 1982-06-16 1983-06-11 구리베이스도체가 들어있는 다층 유리-세라믹 구조체의 제조방법
ES523275A ES8405200A1 (es) 1982-06-16 1983-06-15 Un metodo para producir una estructura de vidrio-ceramica de multiples capas.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57101990A JPS59995A (ja) 1982-06-16 1982-06-16 銅導体多層構造体の製造方法

Publications (2)

Publication Number Publication Date
JPS59995A true JPS59995A (ja) 1984-01-06
JPH039636B2 JPH039636B2 (ja) 1991-02-08

Family

ID=14315269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57101990A Granted JPS59995A (ja) 1982-06-16 1982-06-16 銅導体多層構造体の製造方法

Country Status (8)

Country Link
US (1) US4504339A (ja)
EP (1) EP0098067B1 (ja)
JP (1) JPS59995A (ja)
KR (1) KR880000367B1 (ja)
AU (1) AU546794B2 (ja)
CA (1) CA1194314A (ja)
DE (1) DE3378668D1 (ja)
ES (1) ES8405200A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
JPS61270897A (ja) * 1985-05-25 1986-12-01 株式会社住友金属セラミックス 多層回路基板
JPS6247196A (ja) * 1985-08-26 1987-02-28 松下電器産業株式会社 セラミツク多層基板
JPH02248098A (ja) * 1989-02-20 1990-10-03 L'air Liquide 電気接続部材の製造方法
EP0510727A2 (en) 1987-04-27 1992-10-28 Fujitsu Limited Superconducting ceramic film-forming paste
US5925444A (en) * 1992-12-09 1999-07-20 Hitachi, Ltd. Organic binder for shaping ceramic, its production method and product employing the same

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60221358A (ja) * 1984-04-13 1985-11-06 日本碍子株式会社 電気絶縁体用セラミック組成物
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
FR2571545B1 (fr) * 1984-10-05 1987-11-27 Thomson Csf Procede de fabrication d'un substrat de circuit hybride de forme non plane, et circuit hybride non plan obtenu par ce procede
US4645552A (en) * 1984-11-19 1987-02-24 Hughes Aircraft Company Process for fabricating dimensionally stable interconnect boards
JPS61155243A (ja) * 1984-12-28 1986-07-14 富士通株式会社 グリ−ンシ−ト組成物
CN1006440B (zh) * 1985-03-04 1990-01-10 奥林公司 混合与多层电路
EP0196865B1 (en) * 1985-03-27 1990-09-12 Ibiden Co, Ltd. Electronic circuit substrates
US4627160A (en) * 1985-08-02 1986-12-09 International Business Machines Corporation Method for removal of carbonaceous residues from ceramic structures having internal metallurgy
US4678683A (en) * 1985-12-13 1987-07-07 General Electric Company Process for cofiring structure comprised of ceramic substrate and refractory metal metallization
US4795512A (en) * 1986-02-26 1989-01-03 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a multilayer ceramic body
US4885038A (en) * 1986-05-01 1989-12-05 International Business Machines Corporation Method of making multilayered ceramic structures having an internal distribution of copper-based conductors
JPS63128791A (ja) * 1986-11-12 1988-06-01 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 金属導体を有する高密度多層ガラス・セラミツク構造体の製造方法
CA1273853C (en) * 1986-12-17 1990-09-11 METHOD OF PRODUCTION OF A CERAMIC CIRCUIT BOARD
US4788046A (en) * 1987-08-13 1988-11-29 Ceramics Process Systems Corporation Method for producing materials for co-sintering
US4799984A (en) * 1987-09-18 1989-01-24 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
JPH0650792B2 (ja) * 1987-10-19 1994-06-29 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 耐酸化金属導体を含むセラミック構造体及びその製造方法
US5147484A (en) * 1987-10-19 1992-09-15 International Business Machines Corporation Method for producing multi-layer ceramic substrates with oxidation resistant metalization
US4931323A (en) * 1987-12-10 1990-06-05 Texas Instruments Incorporated Thick film copper conductor patterning by laser
JPH0772092B2 (ja) * 1988-02-10 1995-08-02 日本特殊陶業株式会社 低温焼成基板
US4806188A (en) * 1988-03-04 1989-02-21 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
JPH0728128B2 (ja) * 1988-03-11 1995-03-29 松下電器産業株式会社 セラミック多層配線基板とその製造方法
US5053361A (en) * 1988-07-18 1991-10-01 International Business Machines Corporation Setter tile for use in sintering of ceramic substrate laminates
US4971738A (en) * 1988-07-18 1990-11-20 International Business Machines Corporation Enhanced removal of carbon from ceramic substrate laminates
CA2007199C (en) * 1989-02-03 1993-05-18 Satish S. Tamhankar Single atmosphere for firing copper compatible thick film materials
US5194294A (en) * 1989-02-20 1993-03-16 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Process for preparing electrical connection means, in particular interconnection substances of hybrid circuits
US5041695A (en) * 1989-06-01 1991-08-20 Westinghouse Electric Corp. Co-fired ceramic package for a power circuit
US5089070A (en) * 1989-12-07 1992-02-18 Pac Polymers Inc. Poly(propylene carbonate)-containing ceramic tape formulations and the green tapes resulting therefrom
KR920002589B1 (ko) * 1990-03-30 1992-03-30 삼성코닝 주식회사 금속 인쇄된 세라믹 팩키지의 제조방법
DE4025715C1 (ja) * 1990-08-14 1992-04-02 Robert Bosch Gmbh, 7000 Stuttgart, De
US5073180A (en) * 1991-03-20 1991-12-17 International Business Machines Corporation Method for forming sealed co-fired glass ceramic structures
US5215610A (en) * 1991-04-04 1993-06-01 International Business Machines Corporation Method for fabricating superconductor packages
US5682018A (en) * 1991-10-18 1997-10-28 International Business Machines Corporation Interface regions between metal and ceramic in a metal/ceramic substrate
US5728470A (en) * 1994-05-13 1998-03-17 Nec Corporation Multi-layer wiring substrate, and process for producing the same
DE4443365A1 (de) * 1994-12-06 1996-06-13 Philips Patentverwaltung Brenn- und Sinterverfahren für ein keramisches elektronisches Bauteil
US5716713A (en) * 1994-12-16 1998-02-10 Ceramic Packaging, Inc. Stacked planar transformer
US5655209A (en) * 1995-03-28 1997-08-05 International Business Machines Corporation Multilayer ceramic substrates having internal capacitor, and process for producing same
US6395663B1 (en) 2000-06-16 2002-05-28 National Science Council Low temperature sintered BI2O3-ZNO-NB2O5 ceramics and method for its formation
JP4028508B2 (ja) * 2004-03-26 2007-12-26 Ｔｄｋ株式会社 積層セラミック素子の製造方法
US20090238954A1 (en) * 2008-03-20 2009-09-24 Seigi Suh Large area thin film capacitors on metal foils and methods of manufacturing same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51111666A (en) * 1975-03-26 1976-10-02 Hitachi Ltd Method of manufacturing multilayered wiring ceramic structure
JPS51127112A (en) * 1975-04-30 1976-11-05 Fujitsu Ltd Method of producing multiilayered glass substrate
JPS52128899A (en) * 1976-04-21 1977-10-28 Hitachi Ltd Treatment of the surface of magnesium hydroxide powder
JPS55128899A (en) * 1979-03-23 1980-10-06 Ibm Method of fabricating glass ceramic structure
JPS5717474A (en) * 1980-06-30 1982-01-29 Nippon Electric Co Multilayer ceramic substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846222A (en) * 1970-06-05 1974-11-05 Owens Illinois Inc Multilayer dielectric
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
JPS5824037B2 (ja) * 1980-05-26 1983-05-18 富士通株式会社 導体ボ−ル配列方法
US4340436A (en) * 1980-07-14 1982-07-20 International Business Machines Corporation Process for flattening glass-ceramic substrates
JPS58223678A (ja) * 1982-06-16 1983-12-26 株式会社日立製作所 金属化層を有するＳｉＣ焼結体とその製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51111666A (en) * 1975-03-26 1976-10-02 Hitachi Ltd Method of manufacturing multilayered wiring ceramic structure
JPS51127112A (en) * 1975-04-30 1976-11-05 Fujitsu Ltd Method of producing multiilayered glass substrate
JPS52128899A (en) * 1976-04-21 1977-10-28 Hitachi Ltd Treatment of the surface of magnesium hydroxide powder
JPS55128899A (en) * 1979-03-23 1980-10-06 Ibm Method of fabricating glass ceramic structure
JPS5717474A (en) * 1980-06-30 1982-01-29 Nippon Electric Co Multilayer ceramic substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
JPH0249550B2 (ja) * 1984-05-31 1990-10-30 Fujitsu Ltd
JPS61270897A (ja) * 1985-05-25 1986-12-01 株式会社住友金属セラミックス 多層回路基板
JPS6247196A (ja) * 1985-08-26 1987-02-28 松下電器産業株式会社 セラミツク多層基板
JPH0369197B2 (ja) * 1985-08-26 1991-10-31 Matsushita Electric Ind Co Ltd
EP0510727A2 (en) 1987-04-27 1992-10-28 Fujitsu Limited Superconducting ceramic film-forming paste
JPH02248098A (ja) * 1989-02-20 1990-10-03 L'air Liquide 電気接続部材の製造方法
US5925444A (en) * 1992-12-09 1999-07-20 Hitachi, Ltd. Organic binder for shaping ceramic, its production method and product employing the same

Also Published As

Publication number Publication date
KR840005302A (ko) 1984-11-05
AU1530983A (en) 1984-12-20
EP0098067A3 (en) 1985-06-12
DE3378668D1 (en) 1989-01-12
ES523275A0 (es) 1984-05-16
AU546794B2 (en) 1985-09-19
EP0098067B1 (en) 1988-12-07
JPH039636B2 (ja) 1991-02-08
CA1194314A (en) 1985-10-01
EP0098067A2 (en) 1984-01-11
KR880000367B1 (ko) 1988-03-20
ES8405200A1 (es) 1984-05-16
US4504339A (en) 1985-03-12

Similar Documents

Publication Publication Date Title
JPS59995A (ja) 銅導体多層構造体の製造方法
US3423517A (en) Monolithic ceramic electrical interconnecting structure
CA1222832A (en) Method for removal of carbonaceous residues from ceramic structures having internal metallurgy
JP3664757B2 (ja) セラミック発熱体の製造方法
JPS60254697A (ja) 多層セラミック回路基板および製法
US5073180A (en) Method for forming sealed co-fired glass ceramic structures
JPH0326554B2 (ja)
JPS6244879B2 (ja)
US5147484A (en) Method for producing multi-layer ceramic substrates with oxidation resistant metalization
JPH0568877B2 (ja)
JP2989975B2 (ja) 窒化アルミニウム質基板の製造方法
JPH0576795B2 (ja)
JPH0636473B2 (ja) 多層セラミツク基板
JPH0544840B2 (ja)
JPH1192256A (ja) 無機基板用導体、導体用ペースト及びこれを用いた無機多層基板
JPH029473B2 (ja)
JP2892163B2 (ja) 低温焼成ガラスセラミック体
JP2002198622A (ja) メタライズ組成物及びそれを用いた配線基板並びにその製造方法
JPH0467359B2 (ja)
JP2506270B2 (ja) 高熱伝導性回路基板及び高熱伝導性外囲器
JP2615970B2 (ja) 内部に導体、抵抗体を配線したＡ▲ｌ▼Ｎ多層基板の製造方法
JPH0362033B2 (ja)
JPH0832238A (ja) 多層配線基板とその製造方法、及びそれに用いるシリカ焼結体の製造方法
JPS60245154A (ja) 半導体装置実装用多層基板
JPH0250638B2 (ja)