KR880000367B1 - 구리베이스도체가 들어있는 다층 유리-세라믹 구조체의 제조방법 - Google Patents

구리베이스도체가 들어있는 다층 유리-세라믹 구조체의 제조방법 Download PDF

Info

Publication number
KR880000367B1
KR880000367B1 KR1019830002602A KR830002602A KR880000367B1 KR 880000367 B1 KR880000367 B1 KR 880000367B1 KR 1019830002602 A KR1019830002602 A KR 1019830002602A KR 830002602 A KR830002602 A KR 830002602A KR 880000367 B1 KR880000367 B1 KR 880000367B1
Authority
KR
South Korea
Prior art keywords
glass
ceramic
copper
green sheet
ceramic green
Prior art date
Application number
KR1019830002602A
Other languages
English (en)
Other versions
KR840005302A (ko
Inventor
노부오 가메하라
고오이찌 니와
Original Assignee
후지쓰가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰가부시끼가이샤
Publication of KR840005302A publication Critical patent/KR840005302A/ko
Application granted granted Critical
Publication of KR880000367B1 publication Critical patent/KR880000367B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/088—Using a vapour or mist, e.g. cleaning using water vapor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

내용 없음.

Description

구리베이스도체가 들어있는 다층 유리-세라믹 구조체의 제조방법
제1도는 그린시이트(green sheet)에서의 균열발생율과 소결시이트 중의 탄소잔사량을 유리-세라믹 그린시이트에 함유된 결합제의 양의 함수로서 표시한 그래프이고,
제2도는 다층 그린구조체의 연소시의 시간과 온도간의 관계를 보여주는 그래프이고,
제3도는 소결된 다층 구조체의 공극률과 전기저항을 불활성 분위기중에 물분압의 함수로 표시한 그래프이다.
본발명은 대규모의 직접회로(LSI)장치 등이 설치된 세라믹회로 기판(substrate)으로 사용될 구리베이스도체가 들어있는 다층 유리-세라믹 구조체를 제조하는 방법에 관한 것이다.
다층 세라믹 회로기판은, 패턴이 이루어진 전기도체 역할을 하는 금속층이 전기절연체 역할을 하는 세라믹층 사이에 끼어있는 구조로 되어 있다. 이것들은 유기결합체가 함유된 세라믹 박판상에 인쇄된 전기도체를 적층하여 만든다. 이렇게 만든 적층체는 태움으로써, 결합제는 연소시켜 버리고 세라믹입자는 합체되게 하되 금속입자는 소결된 치밀한 금속상태가 되게 한다.
일반적으로, 몰리브덴 및 텅스텐 등의 고융점 금속 또는 금과 같은 귀금속을 전도층을 만드는데 사용한다. 고융점 금속을 사용하기 때문에 이런 다층구조체에 고융점 알루미나를 절연체로 사용할 수 있다. 알루미나는 전기절연성, 열전도성 및 기계적 강도가 탁월하며 장기간 사용후에도 이런 성질이 잔류한다. 그러나 알루미나의 유전상수가 비교적 높아 신호전송을 지연시키고 신호대 잡음(S/N)비를 낮게 하며, 그 열팽창 계수가 규소보다 비교적 높아 규소칩을 그 위에 납땜할때 기계적 결함을 일으킨다.
고융점 금속과 귀금속 가운데서 전기저항이 낮은 점에서 귀금속이 바림직하나 이것을 사용하면 총생산비를 상당히 증가시킨다.
따라서 구리와 같은 전기저항이 작고 값이 저렴한 금속과 유리-세라믹과 같은 합체온도가 낮은 세라믹 재료를 사용하는 것이 요망된다. 이 목적을 위해서는, 유리-세라믹 그린시이트에 포함된 결합제 물질이 구리가 산화되지 않는 분위기와 온도에서 해중합되고 소각될 필요가 있다. 통상적 공지의 결합제로서, 예컨대 폴리비닐 부티랄, 폴리비닐 아세테이트 등을 유리-세라믹 그린시이트에 사용하여 1150℃까지의 온도에서 질소분위기중에서 태우면 이 수지는 만족스럽게 해중합도 되지 않고 철저히 산화되지도 않는다. 결과적으로 연소된 다층 구조체는 다공질화하고 탄소성 잔사가 잔류하게 되며 그리하여 기계적 강도와 전기절연성을 악화시킨다.
레스터 더블유, 헤론(Lester W. Herron)등은 미국 특허 제 4,234,367호에서 구리의 융점이하의 온도하 제어된 수소 및 물 분위기중에서 가열하여, 다층의 상호 연결된 후층 구리 베이스도체의 회로패턴을 포함하는 소결된 유리-세라믹기판을 형성하는 방법을 개시하고 있다. 헤론 등은 H2/H2O비가 10-4내지 10-6.5인 수소 및 물의 분위기중에서 소각온도인 약 700℃ 내지 800℃까지 그린적층판을 가열하는 것을 교시하고 있다.
우리가 계산해본 바에 의하면 물증기 자체를 그런 분위기로 사용하면 물은 열분해하여 물증기압 1기압 하에서 H2/H2O의 몰비는 700℃에서 약 10-6.8그리고 800℃에서는 약 10-6.0가 된다.
저전기저항의 전기도체로서 구리층이 사용딘 다층 유리-세라믹 구조체를 제조하는 것이 본발명의 주목적이다.
그러한 도체층과 저합체온도 및 저유전상수의 전기절연체를 결합시켜 전송성능이 탁월한 다층 유리-세라믹 회로기판을 제조하는 것은 본발명의 다른 목적이다.
세라믹 절연체에 탄소잔사를 남기지 않고 또한 구리도체의 산화도 없이 결합제 수지가 완전히 소각될 수 있는 광범위한 기체비를 가진 분위기중에서 그린적층체를 태움에 의해 다층 유리-세라믹 회로기판을 제조하는 것이 본발명의 또다른 목적이다.
본발명에 의하면, (a) 적어도 구리베이스 페이스트의 패턴들 사이에 위치하는 세라믹층이 열해중합성 수지를 결합제로 함유하는 유리-세라믹 그린사이트가 되도록, 상기 구리 베이스 페이스트의 패턴과 상기 세라믹층을 교대로 측정시켜 다층구조체를 형성사는 단계 ; (b) 상기 유리-세라믹 그린시이트에 함유된 결합제는 해중합되어 제거하기에는 충분하지만, 그것의 유리성분 및 구리의 상태에 실질적인 변화를 가져오기에는 불충분한 온도에서 연소되며, 0.005 내지 0.3기압의 분압을 가지는 물증기를 함유하는 불활성 분위기 중에서 상기 다층구조체를 연소하는 단계 ; (c) 물증기가 없는 불활성 분위기중에서 상기 유리성분의 입자들을 합체시킬 수 있으나 구리의 금속상태에는 영향을 주지 않는 온도까지 상승시키는 단계들로 구성되는 구리 베이스도체가 들어 있는 다층 유리-세라믹 구조체의 제조방법이 제공된다.
도면을 참고하여 본발명을 이제 상세히 설명하겠다.
본발명에 따라 구리 베이스도체가 들어 있는 다층 유리-세라믹 구조체를 제조하는 방법에 있어서는, 먼저 구리도체의 패턴과 세라믹층이 교대로 적층된 다층구조를 형성하는 것이다. 적어도 구리도체 패턴들 사이에 끼인 세라믹층은 열해중합성수지를 결합제로 함유하는 유리-세라믹재료로 되어 있다.
유리-세라믹재료는 유리-세라믹재료의 중량을 기준으로 40중량% 내지 60중량%의 알루미나를 함유하도록 하는 것이, 가장 바람직하기는 50중량%를 함유하게 하는 것이 좋다. 그 함량이 60중량%를 초과하면 나중에 소결했을 때 다층구조체의 유전상수가 커진다. 40중량%이하가 되면 기계적 강도가 열화된다.
열 해중합성수지는 폴리메틸 메타크릴레이트, 폴리테트라플루오로에틸렌, 폴리-α-메틸스티렌 및 그들의 혼합물에서 선택하면 좋다.
소결된 세라믹 기판상에 구리 베이스도체의 패턴과 유리-세라믹 페이스트(paste)를 교대로 인쇄하되 유리-세라믹 페이스트층에는 관통공을 형성할 구멍이 있도록 하여 다층구조체를 만들수 있다.
유리-세라믹 그린시이트의 중량의 5 내지 16중량%의 열해중합성수지를 함유하는 유리-세라믹 그린시이트상에 구리 베이스도체의 패턴을 인쇄하여 각층을 제조한 뒤 이 복합층을 복수개 중첩시키고, 일렬의 미소 구리공(copper ball)이 유리-세라믹 그린시이트를 관통, 충전되게 하는 방식에 의해 다층구조체를 만드는 것이 바람직하다. 유리-세라믹 그리시이트중의 수지량이 그린시이트 중량의 5중량% 이하면 제1도선의 선c로 나타낸 바와 같이 그린판이 건조후 균열하는 경향이 있다. 그 양이 16중량%이상이 되면 제1도의 선 d가 나타내는 바와 같이 탄소잔사의 양이 많아져서 결과적으로 연소된 구조체의 색을 검게 만든다.
다층구조체는 제2도에 표시한 바와 같이 연소(firing)시킨다. 다층그린구조체는 먼저 물을 함유하는 질소, 아르곤, 헬륨 등의 불할성기체의 분위기중에서 비교적 저온에서 연소되며, 그동안 결합제수지는 해중합, 제거되나 구리는 산화되지 않고 세라믹입자는 합체하지 않는다. 그 다음 함수(含水) 불활성기체를 물증기가 없는 불활성기체분위기로 바꾸고 세라믹입자는 합체하나 구리의 금속상태는 변하지 안을 온도까지 온도를 올린다.
첫번째 연소단계의 함수기체분의기는 분압 0.005내지 0.3기압의 물증기를 함유한다. 분압이 0.005기압이 하가 되면 유리-세라믹 그린시이트에 포함된 열해중합성수지는 만족스럽게 소각하지 않고 색이 흑변하고 연소된 기판은 제3도선의 선 a로 표시된 바와 같이 공극율이 증가한다. 물의 분압이 0.3기압 이상이 되면 구리입자가 산화하게 되어구리층의 저항은 제3도의 선 b로 표시한 바와 같이 증가한다.
첫째 연소단계에서의 연소온도는 유리-세라믹 그린시이트에 포함된 결합제는 해중합되어 제거되나, 그 유리성분과 구리는 사실상 그 상태변화를 나타내지 않도록 선택된다. 이 온도는 550℃ 내지 650℃이면 좋을 것이며, 이 온도에서는 붕규산유리같은 저융점 유리마저 이런 온도에서는 합체(융착)하지 않기때문에 사용할 수 있다. 온도가 650℃를 초과하면 연소속도는 증가하지만 그린시이트의 유리성분이 융착하기 시작하여 결합제의 제거를 방해한다.
H2/H2O의 몰비는 불활성기체는 상관하지 않은 물분압 0.3기압하에서의 물의 열분해 평형으로부터 550℃에서 약 10-8.3과 약 650℃에서 10-72로 산출되었다.
본발명을 실시예에 의해 상세히 설명하겠지만, 이 실시예가 본발명을 한정시키는 것은 결코 아니다.
[실시예]
독터블레이드(doctor-blade)기술에 의해서 0.3㎜두께의 그린시이트 30매를 유리-세라믹 페이스트로 만들었다. 유리-세라믹 페이스트의 조성은 표1에 표시되어 있고 유리-세라믹 분말의 조성은 표2에 표시되어 있다.
[표 1]
유리-세라믹 페이스트의 조성
Figure kpo00001
[표 2]
유리-세라믹 분말의 조성
Figure kpo00002
상표 Du Pont 9923의 구리도체 페이트스 패턴을 각 그린시트 위에 인쇄했다. 각 시이트를 통해 일렬의 미소 구리공을 충전하여 관통공을 형성했다. 그 다음 그린시이트를 적층하여 다층기판을 만들었다.
이 그린기판을 분압 0.07atm의 물을 포함하는 질소 분위기중에서 650℃에서 3시간 동안 제2도에 표시한 바와 같이 연소했다. 그다음 물증기가 없는 질소로 분위기를 교체하고 온도를 900℃까지 상승시켜 여기서 1시간동안 유지했다.
얻어진 다층 유리-세라믹 회로기판은 구리도체층 전기저항이 1.2mΩ/□/mil, 절연층의 유전상수가 5.6, 그리고 기판의 굽힘강도는 2000kg/cm2를 가진다.
이 실시예에서는 폴리메틸 메타크릴레이트가 결합제 수지로 사용되었다. 폴리테트라플루오로에틸렌 또는 폴리메틸스티렌을 사용해서도 비슷한 전기 및 기계적 성능을 가진 다층회로기판을 만들수 있다.
본발명은 탁원할 성질, 즉 치밀하고 균열없는 세라믹에 기인하는 기판의 높은 기계적강도, 무탄소 잔사 세라믹으로 인한 낮은 유전상수 및 높은 절연성, 및 구리도체의 낮은 저항을 가진 다층 세라믹 회로기판을, 광범위한 기체비를 가진 분위기중에서 그린적층제를 연소시킴으로써 제조하는 방법을 제공한다.
더우기, 본발명은 종래예보다 더 낮은 온도에서 몰리브덴 또는 텅스텐을 도체층으로 갖는 다층회로기판을 제조하는데에도 또한 응용될 수 있다.

Claims (7)

  1. (a) 적어도 구리베이스 페이스트의 패턴들 사이에 위치하는 세라믹층이 열해중합성 수지를 결합제로 함유하는 유리-세라믹 그린시이트가 되도록, 상기 구리베이스 페이스트의 상기 세라믹층을 교대로 적층시켜 다층구조체를 형성하는 단계 ; (b) 상기 유리-세라믹그린시이트에 함유된 결합제는 해중합되어 제거하기에는 충분하지만, 그것의 유리 성분및 구리의 상태에 실질적인 변화를 가져오기에는 불충분한 온도에서 연소되며, 0.005 내지 0.3기압의 분압을 가지는 물증기를 함유하는 불활성분위기중에서 상기 다층구조체를 연소하는 단계 ; 및 (c) 물증기가 없는 불활성분위기 중에서 상기 유리성분의 입자들을 합체시킬 수 있으나 구리의 금속상태에는 영향을 주지않는 온도까지 연소온도를 상승시키는 단계들로 구성되는 것을 특징으로 하는 구리베이스도체가 들어있는 다층 유리-세라믹 구조체의 제조방법.
  2. 제1항에 있서서, 상기 연소단계(b)는 550℃ 내지 650℃의 온도에서 수행되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 단계(b) 및 (c)는 질소, 아르곤 및 헬륨으로 구성되는 그룹으로부터 선택된 불활성분위기에서의 연소단계를 포함하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 형성단계(a)에 사용된 유리-세라믹 그린시이트는 유리-세라믹의 중량을 기준으로 40중량% 내지 60중량%의 알루미나를 함유하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 혈해중합성 수지는 폴리메틸메타크릴레이트, 폴리테트라플로오로에틸렌, 폴-α-메틸스티렌 및 그들의 혼합물로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 단계(a)는 복합층을 형성하도록 유리-세라믹 그린시이트 중량의 5중량% 내지 16중량%의 열해중합성 수지를 함유하는 각각의 유리-세라믹 그린시이트상에 구리베이스 도체의 패턴을 인쇄하는 단계, 다수의 복합층을 적층하는 단계 및 다층구조체에 관통홀로서 일렬의 미소 구리공을 위치시키는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제 1항에 있어서, 상기 단계(a)는 소결된 세라믹 기판상에 상기 구리베이스 페이스트의 패턴과 상기 유리-세라믹 그린시이트를 교대로 인쇄하는 단계를 포함하며, 상기 유리-세라믹 그린시이트의 층은 관통홀에 그것을 통하는 개구를 갖는 것을 특징으로 하는 방법.
KR1019830002602A 1982-06-16 1983-06-11 구리베이스도체가 들어있는 다층 유리-세라믹 구조체의 제조방법 KR880000367B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP57-101990 1982-06-16
JP57101990A JPS59995A (ja) 1982-06-16 1982-06-16 銅導体多層構造体の製造方法
JP101990 1982-06-19

Publications (2)

Publication Number Publication Date
KR840005302A KR840005302A (ko) 1984-11-05
KR880000367B1 true KR880000367B1 (ko) 1988-03-20

Family

ID=14315269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830002602A KR880000367B1 (ko) 1982-06-16 1983-06-11 구리베이스도체가 들어있는 다층 유리-세라믹 구조체의 제조방법

Country Status (8)

Country Link
US (1) US4504339A (ko)
EP (1) EP0098067B1 (ko)
JP (1) JPS59995A (ko)
KR (1) KR880000367B1 (ko)
AU (1) AU546794B2 (ko)
CA (1) CA1194314A (ko)
DE (1) DE3378668D1 (ko)
ES (1) ES523275A0 (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60221358A (ja) * 1984-04-13 1985-11-06 日本碍子株式会社 電気絶縁体用セラミック組成物
JPS60254697A (ja) * 1984-05-31 1985-12-16 富士通株式会社 多層セラミック回路基板および製法
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
FR2571545B1 (fr) * 1984-10-05 1987-11-27 Thomson Csf Procede de fabrication d'un substrat de circuit hybride de forme non plane, et circuit hybride non plan obtenu par ce procede
US4645552A (en) * 1984-11-19 1987-02-24 Hughes Aircraft Company Process for fabricating dimensionally stable interconnect boards
JPS61155243A (ja) * 1984-12-28 1986-07-14 富士通株式会社 グリ−ンシ−ト組成物
CA1253628A (en) * 1985-03-04 1989-05-02 Charles J. Leedecke Hybrid and multi-layer circuitry
EP0196865B1 (en) * 1985-03-27 1990-09-12 Ibiden Co, Ltd. Electronic circuit substrates
JPS61270897A (ja) * 1985-05-25 1986-12-01 株式会社住友金属セラミックス 多層回路基板
US4627160A (en) * 1985-08-02 1986-12-09 International Business Machines Corporation Method for removal of carbonaceous residues from ceramic structures having internal metallurgy
JPS6247196A (ja) * 1985-08-26 1987-02-28 松下電器産業株式会社 セラミツク多層基板
US4678683A (en) * 1985-12-13 1987-07-07 General Electric Company Process for cofiring structure comprised of ceramic substrate and refractory metal metallization
US4795512A (en) * 1986-02-26 1989-01-03 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a multilayer ceramic body
US4885038A (en) * 1986-05-01 1989-12-05 International Business Machines Corporation Method of making multilayered ceramic structures having an internal distribution of copper-based conductors
JPS63128791A (ja) * 1986-11-12 1988-06-01 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 金属導体を有する高密度多層ガラス・セラミツク構造体の製造方法
CA1273853A (en) * 1986-12-17 1990-09-11 Hitoshi Suzuki Method for production of ceramic circuit board
CA1329952C (en) * 1987-04-27 1994-05-31 Yoshihiko Imanaka Multi-layer superconducting circuit substrate and process for manufacturing same
US4788046A (en) * 1987-08-13 1988-11-29 Ceramics Process Systems Corporation Method for producing materials for co-sintering
US4799984A (en) * 1987-09-18 1989-01-24 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
US5147484A (en) * 1987-10-19 1992-09-15 International Business Machines Corporation Method for producing multi-layer ceramic substrates with oxidation resistant metalization
JPH0650792B2 (ja) * 1987-10-19 1994-06-29 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 耐酸化金属導体を含むセラミック構造体及びその製造方法
US4931323A (en) * 1987-12-10 1990-06-05 Texas Instruments Incorporated Thick film copper conductor patterning by laser
JPH0772092B2 (ja) * 1988-02-10 1995-08-02 日本特殊陶業株式会社 低温焼成基板
US4806188A (en) * 1988-03-04 1989-02-21 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
JPH0728128B2 (ja) * 1988-03-11 1995-03-29 松下電器産業株式会社 セラミック多層配線基板とその製造方法
US5053361A (en) * 1988-07-18 1991-10-01 International Business Machines Corporation Setter tile for use in sintering of ceramic substrate laminates
US4971738A (en) * 1988-07-18 1990-11-20 International Business Machines Corporation Enhanced removal of carbon from ceramic substrate laminates
CA2007199C (en) * 1989-02-03 1993-05-18 Satish S. Tamhankar Single atmosphere for firing copper compatible thick film materials
US5194294A (en) * 1989-02-20 1993-03-16 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Process for preparing electrical connection means, in particular interconnection substances of hybrid circuits
FR2643535B1 (fr) * 1989-02-20 1991-04-26 Air Liquide Procede d'elaboration de moyens de connexion electrique, en particulier de substrats d'interconnexion de circuits hybrides
US5041695A (en) * 1989-06-01 1991-08-20 Westinghouse Electric Corp. Co-fired ceramic package for a power circuit
US5089070A (en) * 1989-12-07 1992-02-18 Pac Polymers Inc. Poly(propylene carbonate)-containing ceramic tape formulations and the green tapes resulting therefrom
KR920002589B1 (ko) * 1990-03-30 1992-03-30 삼성코닝 주식회사 금속 인쇄된 세라믹 팩키지의 제조방법
DE4025715C1 (ko) * 1990-08-14 1992-04-02 Robert Bosch Gmbh, 7000 Stuttgart, De
US5073180A (en) * 1991-03-20 1991-12-17 International Business Machines Corporation Method for forming sealed co-fired glass ceramic structures
US5215610A (en) * 1991-04-04 1993-06-01 International Business Machines Corporation Method for fabricating superconductor packages
US5682018A (en) * 1991-10-18 1997-10-28 International Business Machines Corporation Interface regions between metal and ceramic in a metal/ceramic substrate
US5925444A (en) * 1992-12-09 1999-07-20 Hitachi, Ltd. Organic binder for shaping ceramic, its production method and product employing the same
US5728470A (en) * 1994-05-13 1998-03-17 Nec Corporation Multi-layer wiring substrate, and process for producing the same
DE4443365A1 (de) * 1994-12-06 1996-06-13 Philips Patentverwaltung Brenn- und Sinterverfahren für ein keramisches elektronisches Bauteil
US5716713A (en) * 1994-12-16 1998-02-10 Ceramic Packaging, Inc. Stacked planar transformer
US5655209A (en) * 1995-03-28 1997-08-05 International Business Machines Corporation Multilayer ceramic substrates having internal capacitor, and process for producing same
US6395663B1 (en) 2000-06-16 2002-05-28 National Science Council Low temperature sintered BI2O3-ZNO-NB2O5 ceramics and method for its formation
JP4028508B2 (ja) * 2004-03-26 2007-12-26 Ｔｄｋ株式会社 積層セラミック素子の製造方法
US20090238954A1 (en) * 2008-03-20 2009-09-24 Seigi Suh Large area thin film capacitors on metal foils and methods of manufacturing same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3846222A (en) * 1970-06-05 1974-11-05 Owens Illinois Inc Multilayer dielectric
JPS51111666A (en) * 1975-03-26 1976-10-02 Hitachi Ltd Method of manufacturing multilayered wiring ceramic structure
JPS51127112A (en) * 1975-04-30 1976-11-05 Fujitsu Ltd Method of producing multiilayered glass substrate
JPS52128899A (en) * 1976-04-21 1977-10-28 Hitachi Ltd Treatment of the surface of magnesium hydroxide powder
US4234367A (en) * 1979-03-23 1980-11-18 International Business Machines Corporation Method of making multilayered glass-ceramic structures having an internal distribution of copper-based conductors
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
JPS55133597A (en) * 1979-04-06 1980-10-17 Hitachi Ltd Multilayer circuit board
JPS5824037B2 (ja) * 1980-05-26 1983-05-18 富士通株式会社 導体ボ−ル配列方法
JPS608229B2 (ja) * 1980-06-30 1985-03-01 日本電気株式会社 多層セラミック基板
US4340436A (en) * 1980-07-14 1982-07-20 International Business Machines Corporation Process for flattening glass-ceramic substrates
JPS58223678A (ja) * 1982-06-16 1983-12-26 株式会社日立製作所 金属化層を有するＳｉＣ焼結体とその製法

Also Published As

Publication number Publication date
CA1194314A (en) 1985-10-01
ES8405200A1 (es) 1984-05-16
KR840005302A (ko) 1984-11-05
ES523275A0 (es) 1984-05-16
EP0098067B1 (en) 1988-12-07
EP0098067A3 (en) 1985-06-12
DE3378668D1 (en) 1989-01-12
JPH039636B2 (ko) 1991-02-08
EP0098067A2 (en) 1984-01-11
AU546794B2 (en) 1985-09-19
US4504339A (en) 1985-03-12
AU1530983A (en) 1984-12-20
JPS59995A (ja) 1984-01-06

Similar Documents

Publication Publication Date Title
KR880000367B1 (ko) 구리베이스도체가 들어있는 다층 유리-세라믹 구조체의 제조방법
CA1222832A (en) Method for removal of carbonaceous residues from ceramic structures having internal metallurgy
US4109377A (en) Method for preparing a multilayer ceramic
US5073180A (en) Method for forming sealed co-fired glass ceramic structures
EP0332457B1 (en) Multilayered ceramic substrates and method for manufacturing of the same
JPH0249550B2 (ko)
EP0132740B1 (en) Method of forming a dielectric substrate
US4795512A (en) Method of manufacturing a multilayer ceramic body
KR900005315B1 (ko) 다중충 세라믹 동회로판(Multilayer Ceramic Copper Circuit Board) 및 그 제조방법
JPH0634450B2 (ja) 多層回路の製造方法
JPH05136572A (ja) 多層セラミツク基板の製造方法
JPS62145896A (ja) セラミツク銅多層配線基板の製造方法
JPS622597A (ja) セラミツク配線基板の製造方法
JPH0625562A (ja) 厚膜導体ペースト組成物および多層配線基板の製造方法
JPH0588557B2 (ko)
JPS61292394A (ja) セラミツク配線基板用メタライズ組成物
JPH0321107B2 (ko)
JPH06268373A (ja) 多層回路基板の製造方法
JPH0554718B2 (ko)
JPH0738259A (ja) 多層セラミック回路基板の製造方法及び多層セラミック回路基板
JPH05102631A (ja) 銅ペースト及び低温焼成セラミツク回路基板
JPH0585803A (ja) セラミツク多層基板用グリーンシート材の製造方法
JPH066046A (ja) セラミック多層配線基板
JPH0632380B2 (ja) 多層配線基板の製造方法
JPS6218795A (ja) セラミツク多層基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010315

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee