JPH0738259A - 多層セラミック回路基板の製造方法及び多層セラミック回路基板 - Google Patents
多層セラミック回路基板の製造方法及び多層セラミック回路基板Info
- Publication number
- JPH0738259A JPH0738259A JP17914293A JP17914293A JPH0738259A JP H0738259 A JPH0738259 A JP H0738259A JP 17914293 A JP17914293 A JP 17914293A JP 17914293 A JP17914293 A JP 17914293A JP H0738259 A JPH0738259 A JP H0738259A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- ceramic circuit
- circuit board
- multilayer ceramic
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 コンピュータ等の電子機器に使用される多層
セラミック回路基板の製造方法及びその方法を使用して
製造された多層セラミック回路基板に関し、焼成後の導
体の密度を向上させて導体の抵抗値の低い多層セラミッ
ク回路基板の製造方法を提供することを目的とする。 【構成】 セラミックスのグリーンシートにバイアホー
ルを形成して導体ペーストを充填し、導体ペーストの充
填されたグリーンシート上に導体ペーストを印刷して導
体パターンを形成し、導体パターンの形成されたグリー
ンシートの複数枚を積層して焼成する多層セラミック回
路基板の製造方法において、前記の焼成工程に続けて、
前記の焼成温度より低い温度で熱処理を施すものとす
る。
セラミック回路基板の製造方法及びその方法を使用して
製造された多層セラミック回路基板に関し、焼成後の導
体の密度を向上させて導体の抵抗値の低い多層セラミッ
ク回路基板の製造方法を提供することを目的とする。 【構成】 セラミックスのグリーンシートにバイアホー
ルを形成して導体ペーストを充填し、導体ペーストの充
填されたグリーンシート上に導体ペーストを印刷して導
体パターンを形成し、導体パターンの形成されたグリー
ンシートの複数枚を積層して焼成する多層セラミック回
路基板の製造方法において、前記の焼成工程に続けて、
前記の焼成温度より低い温度で熱処理を施すものとす
る。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ等の電子
機器に使用される多層セラミック回路基板の製造方法及
びその方法を使用して製造された多層セラミック回路基
板に関する。
機器に使用される多層セラミック回路基板の製造方法及
びその方法を使用して製造された多層セラミック回路基
板に関する。
【０００２】
【従来の技術】近年のコンピュータシステムの回路基板
としては高速化・高集積化に対応しうることが要求され
ている。この要求を満たす回路基板の一つとして多層セ
ラミック回路基板が提供されている。
としては高速化・高集積化に対応しうることが要求され
ている。この要求を満たす回路基板の一つとして多層セ
ラミック回路基板が提供されている。
【０００３】多層セラミック回路基板の製造方法として
は、セラミックスのグリーンシートにバイアホールを形
成し、このバイアホールに導体ペーストを充填した後、
グリーンシート上に導体ペーストをスクリーン印刷して
導体パターンを形成し、これら導体パターンの形成され
た複数枚のグリーンシートを積層して焼成する方法が知
られている。
は、セラミックスのグリーンシートにバイアホールを形
成し、このバイアホールに導体ペーストを充填した後、
グリーンシート上に導体ペーストをスクリーン印刷して
導体パターンを形成し、これら導体パターンの形成され
た複数枚のグリーンシートを積層して焼成する方法が知
られている。
【０００４】導体ペーストとしては一般に低抵抗の銅ペ
ーストが使用されている。アルミナを使用してセラミッ
ク基板を形成する場合には、焼成温度が１８００℃と銅
の融点より高いため、グリーンシートと銅ペーストとを
同時に焼成することができなかったが、ガラスセラミッ
クを使用することで銅の融点以下の温度で同時焼成する
ことが可能になった。
ーストが使用されている。アルミナを使用してセラミッ
ク基板を形成する場合には、焼成温度が１８００℃と銅
の融点より高いため、グリーンシートと銅ペーストとを
同時に焼成することができなかったが、ガラスセラミッ
クを使用することで銅の融点以下の温度で同時焼成する
ことが可能になった。
【０００５】
【発明が解決しようとする課題】導体ペーストには多量
のバインダが含まれているため、焼成時にこのバインダ
が飛散して導体の密度が低くなり、電気抵抗が高くなる
という問題がある。
のバインダが含まれているため、焼成時にこのバインダ
が飛散して導体の密度が低くなり、電気抵抗が高くなる
という問題がある。
【０００６】本発明の目的は、この欠点を解消すること
にあり、焼成後の導体の密度を向上させて導体の抵抗値
の低い多層セラミック回路基板の製造方法とその方法を
使用して製造された多層セラミック回路基板とを提供す
ることにある。
にあり、焼成後の導体の密度を向上させて導体の抵抗値
の低い多層セラミック回路基板の製造方法とその方法を
使用して製造された多層セラミック回路基板とを提供す
ることにある。
【０００７】
【課題を解決するための手段】上記の目的は、セラミッ
クスのグリーンシートにバイアホールを形成し、このバ
イアホールに導体ペーストを充填し、この導体ペースト
の充填された前記のグリーンシート上に導体ペーストを
印刷して導体パターンを形成し、この導体パターンの形
成された前記のグリーンシートの複数枚を積層して焼成
する多層セラミック回路基板の製造方法において、前記
の焼成工程に続けて、前記の焼成温度より低い温度で熱
処理をなす工程を有する多層セラミック回路基板の製造
方法とこの製造方法を使用して製造された多層セラミッ
ク回路基板によって達成される。なお、前記の熱処理温
度は４５０〜６００℃であり、前記の熱処理時間は３〜
１５時間であることが好ましい。
クスのグリーンシートにバイアホールを形成し、このバ
イアホールに導体ペーストを充填し、この導体ペースト
の充填された前記のグリーンシート上に導体ペーストを
印刷して導体パターンを形成し、この導体パターンの形
成された前記のグリーンシートの複数枚を積層して焼成
する多層セラミック回路基板の製造方法において、前記
の焼成工程に続けて、前記の焼成温度より低い温度で熱
処理をなす工程を有する多層セラミック回路基板の製造
方法とこの製造方法を使用して製造された多層セラミッ
ク回路基板によって達成される。なお、前記の熱処理温
度は４５０〜６００℃であり、前記の熱処理時間は３〜
１５時間であることが好ましい。
【０００８】
【作用】多層セラミック回路基板を通常の方法で焼成し
て形成した後、比較的低温で熱処理を施すと、層間導体
路の密度が向上し、電気抵抗が低くなることを本発明の
発明者らは見出した。
て形成した後、比較的低温で熱処理を施すと、層間導体
路の密度が向上し、電気抵抗が低くなることを本発明の
発明者らは見出した。
【０００９】図１に、焼成後に種々の温度で熱処理を施
した場合の導体ペーストの寸法変化率をＴＭＡ（Therma
l Mechanical Analyser ）を使用して測定した結果を示
す。なお、熱処理の昇温・降温速度は５℃／min とし、
熱処理の最高温度は３５０℃、４５０℃、または、５５
０℃とし、熱処理時間は１５時間とした。
した場合の導体ペーストの寸法変化率をＴＭＡ（Therma
l Mechanical Analyser ）を使用して測定した結果を示
す。なお、熱処理の昇温・降温速度は５℃／min とし、
熱処理の最高温度は３５０℃、４５０℃、または、５５
０℃とし、熱処理時間は１５時間とした。
【００１０】図１に示すように、熱処理最高温度が３５
０℃の場合は、導体ペーストの寸法変化は殆どなく、密
度の向上はまったくなかった。しかし、４５０℃の場合
は導体ペーストが収縮して密度が増加することが確認さ
れた。また、５５０℃の場合には寸法変化がさらに大き
くなり、密度が著しく増加することが確認された。な
お、熱処理温度が６００℃以上の場合には断線が発生す
る場合がある。
０℃の場合は、導体ペーストの寸法変化は殆どなく、密
度の向上はまったくなかった。しかし、４５０℃の場合
は導体ペーストが収縮して密度が増加することが確認さ
れた。また、５５０℃の場合には寸法変化がさらに大き
くなり、密度が著しく増加することが確認された。な
お、熱処理温度が６００℃以上の場合には断線が発生す
る場合がある。
【００１１】上記の実験結果から、１０００℃で焼成し
た多層セラミック回路基板に４５０℃〜６００℃の比較
的低温でさらに熱処理を施すことによって、導体ペース
トの密度を向上させ、導体の電気抵抗を低くすることが
可能であるとの結論を得た。
た多層セラミック回路基板に４５０℃〜６００℃の比較
的低温でさらに熱処理を施すことによって、導体ペース
トの密度を向上させ、導体の電気抵抗を低くすることが
可能であるとの結論を得た。
【００１２】なお、４５０℃と５５０℃における保持時
間依存性については、３時間以下では効果が認められ
ず、また、１５時間以上ではそれ以上の密度向上は認め
られないので、熱処理の保持時間は３〜１５時間が適当
である。
間依存性については、３時間以下では効果が認められ
ず、また、１５時間以上ではそれ以上の密度向上は認め
られないので、熱処理の保持時間は３〜１５時間が適当
である。
【００１３】
【実施例】以下、本発明の一実施例に係る多層セラミッ
ク回路基板の製造方法について説明する。
ク回路基板の製造方法について説明する。
【００１４】重量比でアルミナ３３．３％、ホウケイ酸
ガラス３３．３％、石英ガラス３３．３％からなる粉末
に有機溶剤、可塑剤、有機バインダを加えて混練する。
このスラリーを脱泡処理後ドクターブレード法を使用し
て厚さ３００μｍのグリーンシートを成形し、これにバ
イアホールを形成する。このバイアホールに銅ペースト
を充填した後、グリーンシート上に銅ペーストを２００
μｍ厚にスクリーン印刷して配線パターンを形成する。
このグリーンシートを複数枚積層してプレスした積層体
を湿潤窒素雰囲気中で１０００℃の温度で焼成して多層
基板を形成する。この多層基板を窒素雰囲気中で４５０
℃、５００℃、５５０℃、または、６００℃の４通りの
温度でそれぞれ熱処理をなして多層セラミック回路基板
を形成する。
ガラス３３．３％、石英ガラス３３．３％からなる粉末
に有機溶剤、可塑剤、有機バインダを加えて混練する。
このスラリーを脱泡処理後ドクターブレード法を使用し
て厚さ３００μｍのグリーンシートを成形し、これにバ
イアホールを形成する。このバイアホールに銅ペースト
を充填した後、グリーンシート上に銅ペーストを２００
μｍ厚にスクリーン印刷して配線パターンを形成する。
このグリーンシートを複数枚積層してプレスした積層体
を湿潤窒素雰囲気中で１０００℃の温度で焼成して多層
基板を形成する。この多層基板を窒素雰囲気中で４５０
℃、５００℃、５５０℃、または、６００℃の４通りの
温度でそれぞれ熱処理をなして多層セラミック回路基板
を形成する。
【００１５】作用の項で説明したように、熱処理温度が
上記いずれの場合にも熱処理を施さない場合に比べて銅
ペーストが収縮して導体密度が向上し、電気抵抗の低い
導体路を有する多層セラミック回路基板が形成された。
上記いずれの場合にも熱処理を施さない場合に比べて銅
ペーストが収縮して導体密度が向上し、電気抵抗の低い
導体路を有する多層セラミック回路基板が形成された。
【００１６】
【発明の効果】以上説明したとおり、本発明に係る多層
セラミック回路基板の製造方法及び多層セラミック回路
基板においては、通常の方法で多層セラミック回路基板
を形成した後、比較的低温で熱処理を施すことによって
層間導体路の密度を向上させることができるので、電気
抵抗が低く、コンピュータの高速化に有効な多層セラミ
ック回路基板を形成することが可能になった。
セラミック回路基板の製造方法及び多層セラミック回路
基板においては、通常の方法で多層セラミック回路基板
を形成した後、比較的低温で熱処理を施すことによって
層間導体路の密度を向上させることができるので、電気
抵抗が低く、コンピュータの高速化に有効な多層セラミ
ック回路基板を形成することが可能になった。
【図１】熱処理温度を変化させたときの熱処理時間と導
体ペーストの寸法変化率との関係を示すグラフである。
体ペーストの寸法変化率との関係を示すグラフである。
Claims (3)
- 【請求項１】 セラミックスのグリーンシートにバイア
ホールを形成し、 該バイアホールに導体ペーストを充填し、 該導体ペーストの充填された前記グリーンシート上に導
体ペーストを印刷して導体パターンを形成し、 該導体パターンの形成された前記グリーンシートの複数
枚を積層して焼成する多層セラミック回路基板の製造方
法において、 前記焼成工程に続けて、前記焼成温度より低い温度で熱
処理をなす工程を有することを特徴とする多層セラミッ
ク回路基板の製造方法。 - 【請求項２】 前記熱処理温度は４５０〜６００℃であ
り、前記熱処理時間は３〜１５時間であることを特徴と
する請求項１記載の多層セラミック回路基板の製造方
法。 - 【請求項３】 請求項１または２記載の多層セラミック
回路基板の製造方法を使用して製造された多層セラミッ
ク回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17914293A JPH0738259A (ja) | 1993-07-20 | 1993-07-20 | 多層セラミック回路基板の製造方法及び多層セラミック回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17914293A JPH0738259A (ja) | 1993-07-20 | 1993-07-20 | 多層セラミック回路基板の製造方法及び多層セラミック回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738259A true JPH0738259A (ja) | 1995-02-07 |
Family
ID=16060714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17914293A Withdrawn JPH0738259A (ja) | 1993-07-20 | 1993-07-20 | 多層セラミック回路基板の製造方法及び多層セラミック回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738259A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6729831B1 (en) | 1998-08-31 | 2004-05-04 | Yanmar Co., Ltd. | Extremely-small-swing working machine |
-
1993
- 1993-07-20 JP JP17914293A patent/JPH0738259A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6729831B1 (en) | 1998-08-31 | 2004-05-04 | Yanmar Co., Ltd. | Extremely-small-swing working machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100462289B1 (ko) | 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법 | |
| JPH039636B2 (ja) | ||
| JP3351043B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
| JP2955442B2 (ja) | セラミックス回路基板の製造方法 | |
| EP1189495B1 (en) | Method of manufacturing multilayer ceramic substrate | |
| JPH0738259A (ja) | 多層セラミック回路基板の製造方法及び多層セラミック回路基板 | |
| JPH035075B2 (ja) | ||
| JPH06334282A (ja) | セラミック多層基板用グリーンシート | |
| JPH05218654A (ja) | マイクロ波を用いたセラミック複合構造の製造方法 | |
| JPH0588557B2 (ja) | ||
| JP2605306B2 (ja) | 多層回路基板 | |
| JPH0521958A (ja) | 多層配線基板の積層体及びその製造方法 | |
| JPH0320915B2 (ja) | ||
| JPH0613756A (ja) | 導体ペースト組成物 | |
| JPH10294561A (ja) | 高脱バインダ性多層配線基板およびその製法 | |
| JPS6011479B2 (ja) | セラミツク多層回路基板の製造方法 | |
| JPH0561799B2 (ja) | ||
| JPH10341067A (ja) | 無機多層基板およびビア用導体ペースト | |
| JPS625694A (ja) | 多層配線基板の製造方法 | |
| JPH02279577A (ja) | セラミック基板の製造方法 | |
| JPS6135156B2 (ja) | ||
| JPH08242050A (ja) | 配線基板用導電性ペーストおよび配線基板の製造方法 | |
| JPH08242049A (ja) | 多層配線基板用導電性ペースト | |
| JPS6218795A (ja) | セラミツク多層基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |