JPH08242050A - 配線基板用導電性ペーストおよび配線基板の製造方法 - Google Patents
配線基板用導電性ペーストおよび配線基板の製造方法Info
- Publication number
- JPH08242050A JPH08242050A JP4376095A JP4376095A JPH08242050A JP H08242050 A JPH08242050 A JP H08242050A JP 4376095 A JP4376095 A JP 4376095A JP 4376095 A JP4376095 A JP 4376095A JP H08242050 A JPH08242050 A JP H08242050A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- metal oxide
- wiring board
- insulating layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 導体抵抗の低いビア導体を、内部ポアやクラ
ックを発生させることなく形成できる導電性ペーストお
よび信頼性の高い配線基板を提供する。 【構成】 ガラス・セラミック材からなる絶縁層のスル
ーホール内に導電体を設けるための導電性ペーストが、
第１および第２の金属酸化物を主成分とする。第１の金
属酸化物の還元後焼結温度をＴ1 、第２の金属酸化物の
還元後焼結温度をＴ2 、ガラス・セラミック材の焼結温
度をＴとするとき、Ｔ1 ＜Ｔ＜Ｔ2 の関係が成立する。
第１の金属酸化物にＣｕＯ、第２の金属酸化物にＮｉ2
Ｏを用いることができる。組成中に占める第１の金属酸
化物を６０〜８０重量％、第２の金属酸化物を１０〜３
０重量％となすことができる。
ックを発生させることなく形成できる導電性ペーストお
よび信頼性の高い配線基板を提供する。 【構成】 ガラス・セラミック材からなる絶縁層のスル
ーホール内に導電体を設けるための導電性ペーストが、
第１および第２の金属酸化物を主成分とする。第１の金
属酸化物の還元後焼結温度をＴ1 、第２の金属酸化物の
還元後焼結温度をＴ2 、ガラス・セラミック材の焼結温
度をＴとするとき、Ｔ1 ＜Ｔ＜Ｔ2 の関係が成立する。
第１の金属酸化物にＣｕＯ、第２の金属酸化物にＮｉ2
Ｏを用いることができる。組成中に占める第１の金属酸
化物を６０〜８０重量％、第２の金属酸化物を１０〜３
０重量％となすことができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩやＩＣなどの電
子部品を搭載して電子回路を構成する配線基板の製造に
用いられる導電性ペーストおよび配線基板の製造方法に
関するものである。
子部品を搭載して電子回路を構成する配線基板の製造に
用いられる導電性ペーストおよび配線基板の製造方法に
関するものである。
【０００２】
【従来の技術】近年、低温焼結のガラス・セラミック基
板が開発されたのに伴い、その導電体にＡｕ、Ａｇ、Ｃ
ｕおよびＰｄの少なくとも１種を用いることが可能とな
った。
板が開発されたのに伴い、その導電体にＡｕ、Ａｇ、Ｃ
ｕおよびＰｄの少なくとも１種を用いることが可能とな
った。
【０００３】これらの金属は、従来のセラミック多層配
線基板に用いられてきたＷやＭｏ等に比べて導体抵抗お
よび焼結温度がともに低いので、安全性のよい設備を用
いて良質の多層配線基板を低コストで製造することがで
きる。
線基板に用いられてきたＷやＭｏ等に比べて導体抵抗お
よび焼結温度がともに低いので、安全性のよい設備を用
いて良質の多層配線基板を低コストで製造することがで
きる。
【０００４】かかる多層配線基板の製造方法に、グリー
ンシート積層法と、厚膜印刷法とがある。前者は高積層
に適し、微細な配線パターンを形成することができる。
しかし、焼成時の基板収縮にばらつきが生じやすいの
で、製造歩留がよくないという欠点がある。一方、後者
は焼成時における基板の板面方向への収縮量が少ないの
で、多層配線基板を歩留まりよく製造することができ
る。しかし、配線パターンによる段差が基板の表面に生
じるので、高積層や微細な配線パターンの形成には適し
ない。
ンシート積層法と、厚膜印刷法とがある。前者は高積層
に適し、微細な配線パターンを形成することができる。
しかし、焼成時の基板収縮にばらつきが生じやすいの
で、製造歩留がよくないという欠点がある。一方、後者
は焼成時における基板の板面方向への収縮量が少ないの
で、多層配線基板を歩留まりよく製造することができ
る。しかし、配線パターンによる段差が基板の表面に生
じるので、高積層や微細な配線パターンの形成には適し
ない。
【０００５】多層配線基板の製造においては、多層配線
基板を構成する絶縁層にスルーホール（以下、ビア穴と
いう）が設けられ、このビア穴内に埋め込まれる導電体
（以下、ビア導体という）の素材たる導電性ペーストの
選択が重要な課題となる。その理由は、導電性ペースト
の焼成・焼結時における収縮量が、絶縁層の素材たる低
温焼結ガラス・セラミック材の焼成・焼結時における収
縮量に近似していないと、焼成・焼結後のビア導体や、
ビア導体と絶縁層との間などに内部ポアやクラックが発
生するからである。そこで、許容される導体抵抗値の範
囲内で、前記導電性ペーストに電気絶縁性の収縮抑制材
を添加している。
基板を構成する絶縁層にスルーホール（以下、ビア穴と
いう）が設けられ、このビア穴内に埋め込まれる導電体
（以下、ビア導体という）の素材たる導電性ペーストの
選択が重要な課題となる。その理由は、導電性ペースト
の焼成・焼結時における収縮量が、絶縁層の素材たる低
温焼結ガラス・セラミック材の焼成・焼結時における収
縮量に近似していないと、焼成・焼結後のビア導体や、
ビア導体と絶縁層との間などに内部ポアやクラックが発
生するからである。そこで、許容される導体抵抗値の範
囲内で、前記導電性ペーストに電気絶縁性の収縮抑制材
を添加している。
【０００６】この種の収縮抑制材には、低温焼結ガラス
・セラミック材の焼結温度では焼結しない（収縮しな
い）材料が用いられる。この収縮抑制材にＡｌ2 Ｏ3 を
用いた事例を図４に示す。ここで、曲線ａは低温焼結ガ
ラス・セラミック材の収縮率特性を、曲線ｂは第１の導
電性ペーストの収縮率特性を、そして、曲線ｃは第２の
導電性ペーストの収縮率特性をそれぞれ示している。第
１の導電極性ペーストとは、無機質材料に平均粒径５μ
ｍのＣｕ粉末のみを混入した組成のものを指し、第２の
導電性ペーストとは、無機質材料に平均粒径５μｍのＣ
ｕ粉末と、収縮抑制材たる平均粒径２μｍのＡｌ2 Ｏ3
粉末（ペースト組成中２０重量％）とを混入した組成の
ものを指す。
・セラミック材の焼結温度では焼結しない（収縮しな
い）材料が用いられる。この収縮抑制材にＡｌ2 Ｏ3 を
用いた事例を図４に示す。ここで、曲線ａは低温焼結ガ
ラス・セラミック材の収縮率特性を、曲線ｂは第１の導
電性ペーストの収縮率特性を、そして、曲線ｃは第２の
導電性ペーストの収縮率特性をそれぞれ示している。第
１の導電極性ペーストとは、無機質材料に平均粒径５μ
ｍのＣｕ粉末のみを混入した組成のものを指し、第２の
導電性ペーストとは、無機質材料に平均粒径５μｍのＣ
ｕ粉末と、収縮抑制材たる平均粒径２μｍのＡｌ2 Ｏ3
粉末（ペースト組成中２０重量％）とを混入した組成の
ものを指す。
【０００７】第１の導電性ペースト（曲線ｂ）は、低温
焼結ガラス・セラミック材（曲線ａ）よりも高い収縮率
を示すのに対し、第２の導電性ペースト（曲線ｃ）は、
低温焼結ガラス・セラミック材（曲線ａ）に近似した収
縮率を示す。このため、第１の導電性ペーストを用いて
形成されたビア導体は図５の（ａ）に示すような形状と
なり、第２の導電性ペーストを用いて形成されたビア導
体は図５の（ｂ）に示すような形状となる。すなわち、
図５の（ａ）においては、上側絶縁層１のビア穴２内に
設けられた焼成処理後のビア導体３とビア穴２との間に
クラック４が発生しているのに対し、図５の（ｂ）には
かかるクラックが存在しない。なお、図中の５は下側絶
縁層、６は配線用のライン状導体を示す。
焼結ガラス・セラミック材（曲線ａ）よりも高い収縮率
を示すのに対し、第２の導電性ペースト（曲線ｃ）は、
低温焼結ガラス・セラミック材（曲線ａ）に近似した収
縮率を示す。このため、第１の導電性ペーストを用いて
形成されたビア導体は図５の（ａ）に示すような形状と
なり、第２の導電性ペーストを用いて形成されたビア導
体は図５の（ｂ）に示すような形状となる。すなわち、
図５の（ａ）においては、上側絶縁層１のビア穴２内に
設けられた焼成処理後のビア導体３とビア穴２との間に
クラック４が発生しているのに対し、図５の（ｂ）には
かかるクラックが存在しない。なお、図中の５は下側絶
縁層、６は配線用のライン状導体を示す。
【０００８】このように、ビア導体３の素材たる導電性
ペーストの焼成温度における収縮率特性を、低温焼結ガ
ラス・セラミック材の焼結温度における収縮率特性に近
似させることによって、多層配線基板の焼結後における
クラックの発生を抑制でき、高湿度下においても信頼性
の高い多層配線基板を得ることができる。
ペーストの焼成温度における収縮率特性を、低温焼結ガ
ラス・セラミック材の焼結温度における収縮率特性に近
似させることによって、多層配線基板の焼結後における
クラックの発生を抑制でき、高湿度下においても信頼性
の高い多層配線基板を得ることができる。
【０００９】
【発明が解決しようとする課題】しかしながら、ビア導
体用導電性ペーストの焼成温度における収縮率特性を、
低温焼結ガラス・セラミック材の焼成温度における収縮
率特性に近似させるために、Ａｌ2 Ｏ3 などの電気絶縁
性の収縮抑制材を導電性ペーストに添加すると、ビア導
体の抵抗値が必要以上に大きくなる。
体用導電性ペーストの焼成温度における収縮率特性を、
低温焼結ガラス・セラミック材の焼成温度における収縮
率特性に近似させるために、Ａｌ2 Ｏ3 などの電気絶縁
性の収縮抑制材を導電性ペーストに添加すると、ビア導
体の抵抗値が必要以上に大きくなる。
【００１０】したがって本発明の目的は、ビア導体の抵
抗値を低く抑えながら、内部ポアやクラックの発生を抑
制することのできる信頼性の高い配線基板用導電性ペー
ストおよび配線基板の製造方法を提供することにある。
抗値を低く抑えながら、内部ポアやクラックの発生を抑
制することのできる信頼性の高い配線基板用導電性ペー
ストおよび配線基板の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明によると、上述し
た目的を達成するために、ガラス・セラミック材からな
る絶縁層のスルーホール内に導電体を設けるための導電
性ペーストであって、第１の金属酸化物および第２の金
属酸化物を主成分とし、第１の金属酸化物の還元後にお
ける焼結温度をＴ1 、第２の金属酸化物の還元後におけ
る焼結温度をＴ2 、そして、ガラス・セラミック材の焼
結温度をＴとするとき、Ｔ1 ＜Ｔ＜Ｔ2の関係を満たす
ことを特徴とする配線基板用導電性ペーストが提供され
る。
た目的を達成するために、ガラス・セラミック材からな
る絶縁層のスルーホール内に導電体を設けるための導電
性ペーストであって、第１の金属酸化物および第２の金
属酸化物を主成分とし、第１の金属酸化物の還元後にお
ける焼結温度をＴ1 、第２の金属酸化物の還元後におけ
る焼結温度をＴ2 、そして、ガラス・セラミック材の焼
結温度をＴとするとき、Ｔ1 ＜Ｔ＜Ｔ2の関係を満たす
ことを特徴とする配線基板用導電性ペーストが提供され
る。
【００１２】第１の金属酸化物がＣｕＯで、第２の金属
酸化物がＮｉ2 Ｏである構成となすことができる。
酸化物がＮｉ2 Ｏである構成となすことができる。
【００１３】また、ペースト組成中に占める第１の金属
酸化物が６０〜８０重量％、第２の金属酸化物が１０〜
３０重量％、電気絶縁材が０〜１０重量％、そして、有
機質材が１０〜３０重量％である構成となすことができ
る。
酸化物が６０〜８０重量％、第２の金属酸化物が１０〜
３０重量％、電気絶縁材が０〜１０重量％、そして、有
機質材が１０〜３０重量％である構成となすことができ
る。
【００１４】さらに、かかる導電性ペーストを絶縁層の
スルーホール内に充填する工程と、スルーホール内に充
填された導電性ペースト中の樹脂成分を大気中で熱分解
して燃焼させる工程と、第１および第２の金属酸化物を
第１および第２の金属にそれぞれ還元させるために還元
ガス雰囲気中で高温に加熱する工程と、第１および第２
の金属を絶縁層とともに中性ガス雰囲気中で温度Ｔで焼
成して、第１の金属および絶縁層のみを焼結させる工程
とを備えることを特徴とする配線基板の製造方法が提供
される。
スルーホール内に充填する工程と、スルーホール内に充
填された導電性ペースト中の樹脂成分を大気中で熱分解
して燃焼させる工程と、第１および第２の金属酸化物を
第１および第２の金属にそれぞれ還元させるために還元
ガス雰囲気中で高温に加熱する工程と、第１および第２
の金属を絶縁層とともに中性ガス雰囲気中で温度Ｔで焼
成して、第１の金属および絶縁層のみを焼結させる工程
とを備えることを特徴とする配線基板の製造方法が提供
される。
【００１５】
【作用】本発明に係る導電性ペーストは、第１および第
２の金属酸化物を主成分とし、両金属酸化物は還元処理
によってビア穴内で第１および第２の金属と化す。そし
て、第１の金属はガラス・セラミック材の焼成温度で焼
結するが、第２の金属は焼結しない。すなわち、第１お
よび第２の金属はともにビア穴内でビア導体の導電材料
となるが、第２の金属はガラス・セラミック材の焼成時
に焼結挙動を示さず、ビア導体の収縮抑制材の役割を果
たす。つまり、第２の金属は導電材料であるとともに収
縮抑制材でもあるという一人二役を果たし、したがっ
て、電気絶縁性のＡｌ2 Ｏ3 等を収縮抑制材としてきた
従来のビア導体に比べて格段に低い抵抗値を示すビア導
体が得られる。
２の金属酸化物を主成分とし、両金属酸化物は還元処理
によってビア穴内で第１および第２の金属と化す。そし
て、第１の金属はガラス・セラミック材の焼成温度で焼
結するが、第２の金属は焼結しない。すなわち、第１お
よび第２の金属はともにビア穴内でビア導体の導電材料
となるが、第２の金属はガラス・セラミック材の焼成時
に焼結挙動を示さず、ビア導体の収縮抑制材の役割を果
たす。つまり、第２の金属は導電材料であるとともに収
縮抑制材でもあるという一人二役を果たし、したがっ
て、電気絶縁性のＡｌ2 Ｏ3 等を収縮抑制材としてきた
従来のビア導体に比べて格段に低い抵抗値を示すビア導
体が得られる。
【００１６】第１の金属酸化物にＣｕＯを用い、第２の
金属酸化物にＮｉ2 Ｏを用いると、還元処理によって前
者はＣｕとなり、後者はＮｉとなる。Ｃｕの比抵抗は
１．６７×１０-6Ωｃｍ（２０℃）であり、Ｎｉの比抵
抗は６．８４×１０-6Ωｃｍ（２０℃）であるので、ペ
ースト組成中のＣｕＯを６０〜８０重量％、Ｎｉ2 Ｏを
１０〜３０重量％とすることによって、最も低い抵抗値
を示すビア導体を得ることができる。しかも、この組成
比の導電性ペーストは、ガラス・セラミック材の収縮率
特性に近似した収縮率特性を示す。
金属酸化物にＮｉ2 Ｏを用いると、還元処理によって前
者はＣｕとなり、後者はＮｉとなる。Ｃｕの比抵抗は
１．６７×１０-6Ωｃｍ（２０℃）であり、Ｎｉの比抵
抗は６．８４×１０-6Ωｃｍ（２０℃）であるので、ペ
ースト組成中のＣｕＯを６０〜８０重量％、Ｎｉ2 Ｏを
１０〜３０重量％とすることによって、最も低い抵抗値
を示すビア導体を得ることができる。しかも、この組成
比の導電性ペーストは、ガラス・セラミック材の収縮率
特性に近似した収縮率特性を示す。
【００１７】導電性ペーストにＣｕＯや、Ｎｉ2 Ｏなど
の金属酸化物を用いると、高温エア中で脱脂処理を施し
ても、ビア導体自身の金属酸化による体積膨張がなく、
絶縁層にクラックを生じさせる危険がない。
の金属酸化物を用いると、高温エア中で脱脂処理を施し
ても、ビア導体自身の金属酸化による体積膨張がなく、
絶縁層にクラックを生じさせる危険がない。
【００１８】
【実施例】つぎに、本発明の実施例を説明する。実施例
の導電性ペーストは、第１の金属酸化物として平均粒径
５μｍのＣｕＯ粉末を７０重量％、第２の金属酸化物と
して平均粒径２μｍのＮｉ2 Ｏ粉末を１５重量％、電気
絶縁材として平均粒径１．８μｍのガラス粉末を２重量
％、バインダとしてエチルセルローズ樹脂を０．８重量
％、そして、溶剤としてのテルピネオールを１２．２重
量％含む。これらの原料を３本ロールで混合・混練し
て、ビア導体用の導電性ペーストを調製する。
の導電性ペーストは、第１の金属酸化物として平均粒径
５μｍのＣｕＯ粉末を７０重量％、第２の金属酸化物と
して平均粒径２μｍのＮｉ2 Ｏ粉末を１５重量％、電気
絶縁材として平均粒径１．８μｍのガラス粉末を２重量
％、バインダとしてエチルセルローズ樹脂を０．８重量
％、そして、溶剤としてのテルピネオールを１２．２重
量％含む。これらの原料を３本ロールで混合・混練し
て、ビア導体用の導電性ペーストを調製する。
【００１９】一方、多層配線基板の絶縁層としてのガラ
ス・セラミックグリーンシート（以下、グリーンシート
と略称する）は、Ｂ2 Ｏ3 −ＳｉＯ2 −ＰｂＯガラス粉
末およびＡｌ2 Ｏ3 を重量比で４０対６０の割合で混合
した組成物（日本硝子社製ＭＬＳ−１０００）と、バイ
ンダとしてのポリビニルブチラールと、可塑剤としての
ブチルベンジルフタレートと、溶剤としてのトルエンと
を原料とする。これらの原料をよく混合してスラリーと
なし、ドクターブレード法を適用してフィルム上にグリ
ーンシートを形成する。
ス・セラミックグリーンシート（以下、グリーンシート
と略称する）は、Ｂ2 Ｏ3 −ＳｉＯ2 −ＰｂＯガラス粉
末およびＡｌ2 Ｏ3 を重量比で４０対６０の割合で混合
した組成物（日本硝子社製ＭＬＳ−１０００）と、バイ
ンダとしてのポリビニルブチラールと、可塑剤としての
ブチルベンジルフタレートと、溶剤としてのトルエンと
を原料とする。これらの原料をよく混合してスラリーと
なし、ドクターブレード法を適用してフィルム上にグリ
ーンシートを形成する。
【００２０】このグリーンシートのビア導体形成位置
に、パンチング加工を施してビア穴を形成したのち、こ
のグリーンシートの表面をメタルマスクで覆い、このメ
タルマスクを介してグリーンシートの表面上に前記導電
性ペーストを印刷する。メタルマスクはビア穴に対応し
た位置に開口を有しているので、スキージによって展延
された導電性ペーストの一部分がビア穴に充墳される。
このとき、グリーンシートの裏面側から焼結金属および
ろ紙を通じて真空吸引する。
に、パンチング加工を施してビア穴を形成したのち、こ
のグリーンシートの表面をメタルマスクで覆い、このメ
タルマスクを介してグリーンシートの表面上に前記導電
性ペーストを印刷する。メタルマスクはビア穴に対応し
た位置に開口を有しているので、スキージによって展延
された導電性ペーストの一部分がビア穴に充墳される。
このとき、グリーンシートの裏面側から焼結金属および
ろ紙を通じて真空吸引する。
【００２１】次いで、配線用のライン状導体をグリーン
シート上に設ける印刷処理を施したのち、複数のグリー
ンシートを積層して熱プレスで積層体となし、この積層
体を加熱炉内に納め、大気中で脱脂（脱バインダ）処理
を施す。次いで、この積層体を水素雰囲気中で高温に加
熱し、導電性ペースト中のＣｕＯ粉末およびＮｉ2 Ｏ粉
末をＣｕおよびＮｉにそれぞれ還元させる。その後、Ｃ
ｕおよびＮｉを酸化させないように窒素雰囲気中で焼成
処理を施し、これによって、ガラス・セラミック材から
なる絶縁層およびＣｕを焼結させる。
シート上に設ける印刷処理を施したのち、複数のグリー
ンシートを積層して熱プレスで積層体となし、この積層
体を加熱炉内に納め、大気中で脱脂（脱バインダ）処理
を施す。次いで、この積層体を水素雰囲気中で高温に加
熱し、導電性ペースト中のＣｕＯ粉末およびＮｉ2 Ｏ粉
末をＣｕおよびＮｉにそれぞれ還元させる。その後、Ｃ
ｕおよびＮｉを酸化させないように窒素雰囲気中で焼成
処理を施し、これによって、ガラス・セラミック材から
なる絶縁層およびＣｕを焼結させる。
【００２２】このようにして作製された低温焼結ガラス
・セラミック多層配線基板のビア導体の抵抗値を測定し
たところ、３ｍΩ／１ビア導体であった。これは従来の
導電性ペーストを用いた場合の５ｍΩ／１ビア導体に比
べて格段に低い値である。そして、上述した実施例で作
製したビア導体用導電性ペーストは、図１の曲線ａに示
すような収縮率特性を示した。曲線ｂはガラス・セラミ
ック材の収縮率特性を示すもので、曲線ａは曲線ｂに近
似したものとなっている。
・セラミック多層配線基板のビア導体の抵抗値を測定し
たところ、３ｍΩ／１ビア導体であった。これは従来の
導電性ペーストを用いた場合の５ｍΩ／１ビア導体に比
べて格段に低い値である。そして、上述した実施例で作
製したビア導体用導電性ペーストは、図１の曲線ａに示
すような収縮率特性を示した。曲線ｂはガラス・セラミ
ック材の収縮率特性を示すもので、曲線ａは曲線ｂに近
似したものとなっている。
【００２３】上述した実施例のビア導体用導電性ペース
トのほかに第１および第２の金属酸化物の添加量を変え
た種々の導電性ペーストを用いてビア導体を試作した。
図１の曲線ｃは第１の金属酸化物として平均粒径５μｍ
のＣｕＯ粉末を８５重量％、第２の酸化物として平均粒
径２μｍのＮｉ2 Ｏ粉末を５重量％を含ませた導電性ペ
ースト（比較例１）の収縮率特性を示している。また、
曲線ｄは第１の金属酸化物として平均粒径５μｍのＣｕ
Ｏ粉末を４０重量％、第２の金属酸化物として平均粒径
２μｍのＮｉ2 Ｏを４０重量％を含ませた導電性ペース
ト（比較例２）の収縮率特性を示している。そして、比
較例１、２の曲線ｃ、ｄはいずれも、ガラス・セラミッ
ク材からなる絶縁層の曲線ｂから離れたものとなってい
る。
トのほかに第１および第２の金属酸化物の添加量を変え
た種々の導電性ペーストを用いてビア導体を試作した。
図１の曲線ｃは第１の金属酸化物として平均粒径５μｍ
のＣｕＯ粉末を８５重量％、第２の酸化物として平均粒
径２μｍのＮｉ2 Ｏ粉末を５重量％を含ませた導電性ペ
ースト（比較例１）の収縮率特性を示している。また、
曲線ｄは第１の金属酸化物として平均粒径５μｍのＣｕ
Ｏ粉末を４０重量％、第２の金属酸化物として平均粒径
２μｍのＮｉ2 Ｏを４０重量％を含ませた導電性ペース
ト（比較例２）の収縮率特性を示している。そして、比
較例１、２の曲線ｃ、ｄはいずれも、ガラス・セラミッ
ク材からなる絶縁層の曲線ｂから離れたものとなってい
る。
【００２４】図２の（ａ）に示すように、本発明の実施
例で形成されたビア導体７は、上側の絶縁層８に設けら
れたビア穴９内に安定に納まり、上側の絶縁層８と下側
の絶縁層１０との間に設けられた配線用のライン状導体
１１に当接している。一方、図２の（ｂ）に示すビア導
体１２は、比較例１の導電性ペーストを用いて形成した
もので、焼成時に生じたクラック１３をビア穴９との間
に有している。また、図２の（ｃ）に示すビア導体１４
は、比較例２の導電性ペーストを用いて形成したもの
で、焼成時に生じたクラック１５を有している。
例で形成されたビア導体７は、上側の絶縁層８に設けら
れたビア穴９内に安定に納まり、上側の絶縁層８と下側
の絶縁層１０との間に設けられた配線用のライン状導体
１１に当接している。一方、図２の（ｂ）に示すビア導
体１２は、比較例１の導電性ペーストを用いて形成した
もので、焼成時に生じたクラック１３をビア穴９との間
に有している。また、図２の（ｃ）に示すビア導体１４
は、比較例２の導電性ペーストを用いて形成したもの
で、焼成時に生じたクラック１５を有している。
【００２５】導電性ペーストをビア穴内に充填してなる
グリーンシートの積層体を加熱炉に納め、脱バインダ処
理を施す工程、還元処理を施す工程および焼成・焼結処
理を施す工程の各プロファイルたる温度特性を、図３の
（ａ）、（ｂ）、（ｃ）にそれぞれ示す。
グリーンシートの積層体を加熱炉に納め、脱バインダ処
理を施す工程、還元処理を施す工程および焼成・焼結処
理を施す工程の各プロファイルたる温度特性を、図３の
（ａ）、（ｂ）、（ｃ）にそれぞれ示す。
【００２６】
【発明の効果】以上のように本発明に係る導電性ペース
トは、とくに低温焼結のガラス・セラミック多層配線基
板のビア導体に用いて、その抵抗値を格段に低下させる
ことができる。また、基板焼成後のビア導体およびその
周辺部に内部ポアやクラックを生じることがないので、
高湿度雰囲気下においても高い信頼性を示す多層配線基
板を得ることができる。
トは、とくに低温焼結のガラス・セラミック多層配線基
板のビア導体に用いて、その抵抗値を格段に低下させる
ことができる。また、基板焼成後のビア導体およびその
周辺部に内部ポアやクラックを生じることがないので、
高湿度雰囲気下においても高い信頼性を示す多層配線基
板を得ることができる。
【図１】本発明の一実施例の導電性ペーストの収縮率特
性を他と比較する特性図。
性を他と比較する特性図。
【図２】本発明の一実施例におけるビア導体の形状を他
と比較して示す断面図。
と比較して示す断面図。
【図３】本発明の一実施例における熱処理工程の温度特
性図。
性図。
【図４】従来のビア導体用導電性ペーストの収縮率特性
を他と比較する特性図。
を他と比較する特性図。
【図５】従来のビア導体の形状を示す断面図。
７ ビア導体 ８、１０ 絶縁層 ９ ビア穴 １１ ライン状導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊谷 浩一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (4)
- 【請求項１】 ガラス・セラミック材からなる絶縁層の
スルーホール内に導電体を設けるための導電性ペースト
であって、第１の金属酸化物および第２の金属酸化物を
主成分とし、第１の金属酸化物の還元後における焼結温
度をＴ1 、第２の金属酸化物の還元後における焼結温度
をＴ2 、そして、ガラス・セラミック材の焼結温度をＴ
とするとき、Ｔ1 ＜Ｔ＜Ｔ2 の関係を満たすことを特徴
とする配線基板用導電性ペースト。 - 【請求項２】 第１の金属酸化物がＣｕＯで、第２の金
属酸化物がＮｉ2 Ｏである請求項１記載の配線基板用導
電性ペースト。 - 【請求項３】 ペースト組成中に占める第１の金属酸化
物が６０〜８０重量％、第２の金属酸化物が１０〜３０
重量％、電気絶縁材が０〜１０重量％、そして、有機質
材が１０〜３０重量％である請求項１または２記載の配
線基板用導電性ペースト。 - 【請求項４】 請求項１または２または３記載の導電性
ペーストを絶縁層のスルーホール内に充填する工程と、 スルーホール内に充填された導電性ペースト中の樹脂成
分を大気中で熱分解して燃焼させる工程と、 第１および第２の金属酸化物を第１および第２の金属に
それぞれ還元させるために還元ガス雰囲気中で高温に加
熱する工程と、 第１および第２の金属を絶縁層とともに中性ガス雰囲気
中で温度Ｔで焼成して、第１の金属および絶縁層のみを
焼結させる工程とを備えることを特徴とする配線基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4376095A JPH08242050A (ja) | 1995-03-03 | 1995-03-03 | 配線基板用導電性ペーストおよび配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4376095A JPH08242050A (ja) | 1995-03-03 | 1995-03-03 | 配線基板用導電性ペーストおよび配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08242050A true JPH08242050A (ja) | 1996-09-17 |
Family
ID=12672724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4376095A Pending JPH08242050A (ja) | 1995-03-03 | 1995-03-03 | 配線基板用導電性ペーストおよび配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08242050A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012222328A (ja) * | 2011-04-14 | 2012-11-12 | Kyocera Corp | 配線基板およびその製造方法 |
-
1995
- 1995-03-03 JP JP4376095A patent/JPH08242050A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012222328A (ja) * | 2011-04-14 | 2012-11-12 | Kyocera Corp | 配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| JP3571957B2 (ja) | 導体ペーストおよびセラミック多層基板の製造方法 | |
| JPH05102666A (ja) | 多層セラミツク基板の製造方法 | |
| JP3351043B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH06237081A (ja) | 多層セラミック基板の製造方法 | |
| JP3467873B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3121822B2 (ja) | 導体ペーストおよび配線基板 | |
| JPH06100377A (ja) | 多層セラミック基板の製造方法 | |
| JPH06223621A (ja) | 導体ペースト組成物 | |
| JP2003031948A (ja) | セラミック多層基板の製造方法 | |
| JPH0650703B2 (ja) | ペースト組成物および積層セラミックコンデンサの製造方法 | |
| JPH08242050A (ja) | 配線基板用導電性ペーストおよび配線基板の製造方法 | |
| JP2001291959A (ja) | 多層セラミック基板の製造方法および銅系導電性ペースト | |
| JP3981270B2 (ja) | 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法 | |
| JP3216260B2 (ja) | 低温焼成セラミックス多層基板及びその製造方法 | |
| JPH05136572A (ja) | 多層セラミツク基板の製造方法 | |
| JPH05167253A (ja) | 多層セラミック基板の製造方法 | |
| JPH08242049A (ja) | 多層配線基板用導電性ペースト | |
| JPH0588557B2 (ja) | ||
| JPS61144813A (ja) | 積層セラミツクコンデンサとその製造方法 | |
| JP3850245B2 (ja) | ガラスセラミック基板の製造方法 | |
| JPH08134388A (ja) | 導電性インキ | |
| JP3850243B2 (ja) | ガラスセラミック基板の製造方法 | |
| JPH06326470A (ja) | 多層セラミック基板の製造方法 | |
| JPS6029240B2 (ja) | セラミック回路基板の製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040629 |